一種半導(dǎo)體器件的制造方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法和電子裝 置。
【背景技術(shù)】
[0002] 在半導(dǎo)體技術(shù)領(lǐng)域中，嵌入式閃存（eFlash)技術(shù)是將邏輯器件與閃存集成在一 起的技術(shù)。由于邏輯器件的制造工藝與閃存的制造工藝具有不同的需求，因此在嵌入式閃 存的制造過程中，邏輯器件制造工藝與閃存的制造工藝之間存在著此消彼長(zhǎng)的關(guān)系，很難 同時(shí)將二者均控制在比較好的工藝條件。
[0003] 目前的一種嵌入式閃存的制造方法，先形成閃存的柵極，后形成邏輯器件的柵極。 在形成閃存的柵極之后，如圖IA所示，在閃存單元區(qū)將同時(shí)存在用于形成邏輯器件的柵極 的材料（通常為多晶娃）W及控制柵材料和浮柵材料，即閃存的柵極包括上述H種材料， 如圖IA中101所示。此時(shí)，閃存單元區(qū)與邏輯器件區(qū)的高度差h很大，例如很可能將達(dá)到 1000A。送就導(dǎo)致在形成用于刻蝕邏輯器件的柵極的掩膜的過程中，形成的底部抗反射層 110和光刻膠120的厚度難W滿足刻蝕需要，如圖IB所示。于是，在刻蝕形成邏輯器件的柵 極的過程中，往往會(huì)造成閃存的控制柵130被不當(dāng)刻蝕，如圖IC所示。
[0004] 由于上述方法容易造成閃存的控制柵被不當(dāng)刻蝕，現(xiàn)有技術(shù)中的另一種嵌入式閃 存的制造方法采用先形成邏輯器件的柵極再形成閃存的柵極的工藝。該工藝具體包括如下 步驟；多晶娃沉積（P〇ly2 (1巧）；高壓多晶娃預(yù)滲雜（HV poly pre-doping) ;BNP離子注入； 形成邏輯器件的柵極；形成控制柵；柵極再氧化（GT Re-ox);對(duì)高壓器件中的N型晶體管進(jìn) 行LDD ;對(duì)高壓器件中的P型晶體管進(jìn)行LDD ;形成偏移側(cè)壁等。送種方法可W改善閃存的 控制柵（CG)被不當(dāng)刻蝕的問題，但是，相對(duì)于上述第一種嵌入式閃存的制造方法所制得的 嵌入式閃存，送種方法制得的嵌入式閃存的擊穿電壓化reak down voltage)大幅下降，通 常會(huì)下降10%左右。也就是說，第二種嵌入式閃存的制造方法，會(huì)導(dǎo)致器件的性能下降。
[0005] 可見，現(xiàn)有技術(shù)中的兩種嵌入式閃存的制造方法，均難W同時(shí)保證器件的良率和 性能。因此，為解決送一問題，有必要提出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0006] 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件的制造方法，所述方法包括：
[0007] 步驟SlOl ;提供包括閃存單元區(qū)和邏輯器件區(qū)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底 上形成柵極材料層，對(duì)所述柵極材料層進(jìn)行刻蝕W形成位于所述邏輯器件區(qū)的邏輯器件的 柵極；
[0008] 步驟S102 ;在所述閃存單元區(qū)形成閃存的柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括浮 柵、位于所述浮柵之上的控制柵W及位于所述浮柵與所述控制柵之間的柵間介電層；
[0009] 步驟S103 ;進(jìn)行氧化處理W在所述邏輯器件的柵極和所述閃存的柵極結(jié)構(gòu)的側(cè) 面與頂面形成氧化物層；
[0010] 步驟S104 ;形成覆蓋所述半導(dǎo)體襯底和所述氧化物層的偏移側(cè)壁材料層，對(duì)所述 閃存單元區(qū)進(jìn)行LDD處理，對(duì)所述偏移側(cè)壁材料層進(jìn)行刻蝕W在所述邏輯器件的柵極的兩 側(cè)和所述閃存的柵極結(jié)構(gòu)的兩側(cè)形成偏移側(cè)壁層；
[0011] 步驟S105 ;對(duì)所述邏輯器件區(qū)進(jìn)行L孤處理；
[0012] 步驟S106 ;形成覆蓋所述半導(dǎo)體襯底、所述閃存的柵極結(jié)構(gòu)W及所述邏輯器件的 柵極的側(cè)壁材料層，進(jìn)行離子注入W在所述閃存單元區(qū)形成閃存的源極和漏極，對(duì)所述側(cè) 壁材料層進(jìn)行刻蝕W在所述邏輯器件的柵極的兩側(cè)和所述閃存的柵極結(jié)構(gòu)的兩側(cè)形成側(cè) 壁層。
[0013] 可選地，在所述步驟Sioi中，對(duì)所述柵極材料層進(jìn)行刻蝕W形成位于所述邏輯器 件區(qū)的邏輯器件的柵極的方法包括：
[0014] 在所述柵極材料層上形成覆蓋擬形成的邏輯器件的柵極所在的區(qū)域的圖形化的 掩膜層；
[0015] 對(duì)所述柵極材料層進(jìn)行刻蝕W形成邏輯器件的柵極。
[0016] 可選地，在所述步驟Sioi中，所述掩膜層包括光刻膠，所述掩膜層的線寬的關(guān)鍵 尺寸的范圍為55~65nm，所述掩膜層中圖形的間距的關(guān)鍵尺寸的范圍為115~125nm。
[0017] 可選地，在所述步驟Sioi中，所述掩膜層的線寬的關(guān)鍵尺寸為60nm，所述掩膜層 的間距的關(guān)鍵尺寸為120皿。
[0018] 可選地，在所述步驟S103中，所述氧化物層的厚度為5~25A。
[0019] 可選地，在所述步驟S104中，所述偏移側(cè)壁材料層的材料包括氮化娃，所述偏移 側(cè)壁材料層的厚度為50~150 A。
[0020] 可選地，在所述步驟S106中，所述側(cè)壁材料層為氧化娃層或由氧化娃層、氮化娃 層和氧化娃層構(gòu)成的復(fù)合層，所述側(cè)壁材料層的厚度為200~700 A。
[0021] 可選地，在所述步驟S106之后還包括步驟S107 ;進(jìn)行離子注入W在所述邏輯器件 區(qū)形成邏輯器件的源極和漏極。
[0022] 可選地，在所述步驟SlOl中，在形成所述柵極材料層的步驟與形成邏輯器件的柵 極的步驟之間還包括如下步驟：
[0023] 對(duì)所述柵極材料層進(jìn)行閃存區(qū)域的高壓器件的預(yù)滲雜處理；
[0024] 對(duì)所述柵極材料層進(jìn)行邏輯區(qū)域的局部器件的離子注入。
[00巧]本發(fā)明還提供一種電子裝置，包括電子組件W及與該電子組件相連的半導(dǎo)體器 件，其中所述半導(dǎo)體器件采用上述任一項(xiàng)所述的半導(dǎo)體器件的制造方法制備。
[0026] 本發(fā)明的半導(dǎo)體器件的制造方法，由于先形成邏輯器件的柵極后形成閃存的柵極 結(jié)構(gòu)，因而可W避免對(duì)閃存區(qū)域的控制柵的不當(dāng)刻蝕；由于將對(duì)閃存單元區(qū)進(jìn)行LDD處理 的步驟插入到形成偏移側(cè)壁材料層的步驟與對(duì)偏移側(cè)壁材料層進(jìn)行刻蝕W形成偏移側(cè)壁 層的步驟之間，將進(jìn)行離子注入W形成閃存的源極和漏極的步驟插入到形成側(cè)壁材料層的 步驟與對(duì)側(cè)壁材料層進(jìn)行刻蝕W形成側(cè)壁層的步驟之間，因而可W提高閃存器件的擊穿電 壓。因此，本發(fā)明的方法可W提高制得的半導(dǎo)體器件的性能和良率。本發(fā)明的電子裝置，由 于包括上述的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
【附圖說明】
[0027] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0028] 附圖中：
[0029] 圖IA和圖IB為現(xiàn)有技術(shù)中一種半導(dǎo)體器件的制造方法的相關(guān)步驟所形成的結(jié)構(gòu) 的示意性剖視圖；
[0030] 圖IC為現(xiàn)有技術(shù)中一種半導(dǎo)體器件的制造方法的形成邏輯器件的柵極的步驟所 形成的結(jié)構(gòu)的沈M圖；
[0031] 圖2A至圖化為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu) 的示意性剖視圖；
[0032] 圖3為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法的一種示意性流程圖。
【具體實(shí)施方式】
[0033] 在下文的描述中，給出了大量具體的細(xì)節(jié)W便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可W無需一個(gè)或多個(gè)送些細(xì)節(jié)而得W 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0034] 應(yīng)當(dāng)理解的是，本發(fā)明能夠W不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于送里提出的 實(shí)施例。相反地，提供送些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸W及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0035] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"禪合到"其 它元件或?qū)訒r(shí)，其可W直接地在其它元件或?qū)由?、與之相鄰、連接或禪合到其它元件或?qū)樱?或者可W存在居間的元件或?qū)?。相反，?dāng)元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接禪合到"其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管 可使用術(shù)語第一、第二、第H等描述各種元件、部件、區(qū)、層和/或部分，送些元件、部件、區(qū)、 層和/或部分不應(yīng)當(dāng)被送些術(shù)語限制。送些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部 分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元 件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0036] 空間關(guān)系術(shù)語例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，