修復(fù)控制電路和使用修復(fù)控制電路的半導(dǎo)體集成電路的制作方法
【專利摘要】本發(fā)明提供了一種能夠減少測試時間的修復(fù)控制電路和使用修復(fù)控制電路的半導(dǎo)體集成電路。所述半導(dǎo)體集成電路包括：多個存儲塊，其中布置有多個字線；多個字線驅(qū)動器，所述多個字線驅(qū)動器響應(yīng)于多個存儲塊選擇信號而驅(qū)動多個字線中的一個或更多個；以及修復(fù)控制電路，所述修復(fù)控制電路通過將響應(yīng)于剩余地址和所述多個存儲塊選擇信號而產(chǎn)生的修復(fù)地址與外部地址進行比較來判定是否執(zhí)行修復(fù)。
【專利說明】修復(fù)控制電路和使用修復(fù)控制電路的半導(dǎo)體集成電路
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年5月30日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2012-0057328的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種半導(dǎo)體電路，更具體而言，涉及一種修復(fù)控制電路和使用修復(fù)控制電路的半導(dǎo)體集成電路。
【背景技術(shù)】
[0004]如圖1所示，現(xiàn)有技術(shù)中的半導(dǎo)體集成電路I包括多個單位存儲塊(在下文中被稱為“MAT”)，每個單位存儲塊設(shè)置有多個存儲器單元、多個位線感測放大器BLSA、字線驅(qū)動器10和修復(fù)控制電路20。
[0005]如圖2所示，修復(fù)控制電路20包括修復(fù)地址發(fā)生單元21、比較單元22以及修復(fù)單元23。
[0006]修復(fù)地址發(fā)生單元21響應(yīng)于多個MAT選擇信號MATSEL〈0:n>和存儲體激活信號ActiveBK而產(chǎn)生修復(fù)列地址CRADDR〈0:n>。
[0007]如果列地址CADDR〈0:n>和修復(fù)列地址CRADDR〈0:n>彼此相一致，則比較單元22
激活修復(fù)信號REP。
[0008]如果修復(fù)信號REP被激活，則修復(fù)單元23激活修復(fù)列選擇信號RYi〈c>。
[0009]作為在現(xiàn)有技術(shù)中用以減少測試時間的方法，同時激活多個字線以減少在讀取命令之后的列存取時間tRCD并且減少在列存取之后的預(yù)充電時間tRTP。
[0010]參見圖1，已經(jīng)使用了一種同時激活多個字線WL〈a>和WL〈b>的方法以減少用于測試的時間。
[0011]然而，在修復(fù)已經(jīng)產(chǎn)生缺陷的單元之后不能使用這種方法，原因如下。
[0012]如果在執(zhí)行修復(fù)之后激活多個字線WL〈a>和WL〈b>，則產(chǎn)生相對應(yīng)的MAT選擇信號MATSEL<0:n>o
[0013]然后需要根據(jù)一個MAT選擇信號MATSEL〈i>來產(chǎn)生與一個修復(fù)列地址CRADDR<0:n>相對應(yīng)的修復(fù)列選擇信號RYi。
[0014]然而，由于同時產(chǎn)生了多個MAT選擇信號，例如兩個MAT選擇信號MATSEL〈i，j>，所以同時激活了與不同的列地址相對應(yīng)的列選擇信號Yi〈a，b>，這導(dǎo)致產(chǎn)生列修復(fù)錯誤。
[0015]不是激活正常的列選擇信號而是激活了錯誤的修復(fù)列選擇信號RYi，并且輸出了與測試操作中所需要的數(shù)據(jù)不同的數(shù)據(jù)，這可能導(dǎo)致嚴重問題。
[0016]因此，在修復(fù)之后不能使用現(xiàn)有技術(shù)中的通過將多個字線同時使能的測試方法，因而不能減少測試時間。

【發(fā)明內(nèi)容】
[0017]本發(fā)明的一個實施例涉及一種能夠減少測試時間的修復(fù)控制電路和使用修復(fù)控制電路的半導(dǎo)體集成電路。
[0018]在本發(fā)明的一個實施例中，一種修復(fù)控制電路包括:選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成響應(yīng)于剩余地址而產(chǎn)生選擇信號；選擇單元，所述選擇單元被配置成響應(yīng)于選擇信號而選擇性地輸出用于選擇與字線連接的多個存儲塊中的一個或更多個的多個存儲塊選擇信號；以及修復(fù)地址發(fā)生單元，所述修復(fù)地址發(fā)生單元被配置成響應(yīng)于選擇單元的輸出和選擇信號而產(chǎn)生修復(fù)地址。
[0019]在本發(fā)明的一個實施例中，一種半導(dǎo)體集成電路包括:多個存儲塊，其中布置有多個字線；多個字線驅(qū)動器，所述多個字線驅(qū)動器響應(yīng)于多個存儲塊選擇信號而驅(qū)動多個字線中的一個或更多個；以及修復(fù)控制電路，所述修復(fù)控制電路通過將響應(yīng)于剩余地址和所述多個存儲塊選擇信號而產(chǎn)生的修復(fù)地址和與外部地址進行比較而判定是否執(zhí)行修復(fù)。
[0020]根據(jù)本發(fā)明的實施例，即使在對已經(jīng)產(chǎn)生缺陷的單元執(zhí)行修復(fù)之后也可以執(zhí)行同時激活多個字線的測試，因而可以減少測試時間。
【專利附圖】

【附圖說明】
[0021]結(jié)合附圖描述本發(fā)明的特點、方面和實施例，其中:
[0022]圖1是說明現(xiàn)有技術(shù)中的半導(dǎo)體集成電路的配置的框圖，
[0023]圖2是說明圖1中的修復(fù)控制電路的內(nèi)部配置的框圖，
[0024]圖3是說明根據(jù)本發(fā)明一個實施例的半導(dǎo)體集成電路的配置的框圖，
[0025]圖4是說明圖3中的修復(fù)控制電路的內(nèi)部配置的框圖，
[0026]圖5是說明圖4中的選擇信號發(fā)生單元的內(nèi)部配置的電路圖，
[0027]圖6是說明圖4中的選擇單元的內(nèi)部配置的電路圖，
[0028]圖7是說明圖4中的修復(fù)地址發(fā)生單元的內(nèi)部配置的電路圖，
[0029]圖8是說明圖4中的修復(fù)地址發(fā)生單元的內(nèi)部配置的電路圖，以及
[0030]圖9是說明根據(jù)本發(fā)明一個實施例的修復(fù)控制電路的操作的時序圖。
【具體實施方式】
[0031]在下文中，將參照附圖通過不同的實施例來詳細地描述本發(fā)明。
[0032]圖3是說明根據(jù)本發(fā)明一個實施例的半導(dǎo)體集成電路100的配置的框圖。
[0033]如圖3所示，根據(jù)本發(fā)明一個實施例的半導(dǎo)體集成電路100包括多個單位存儲塊(在下文中稱為“MAT”)，每個單位存儲塊設(shè)置有多個存儲器單元、多個位線感測放大器BLSA、多個字線驅(qū)動器10以及多個修復(fù)控制電路200。
[0034]多個單位存儲塊可以分成第一塊110和第二塊120。
[0035]根據(jù)本發(fā)明一個實施例的半導(dǎo)體集成電路100即使在對已經(jīng)產(chǎn)生缺陷的單元執(zhí)行修復(fù)之后也可以利用同時激活多個字線WL〈a>和WL〈b>的方法來執(zhí)行測試。
[0036]圖4是說明圖3中的修復(fù)控制電路200的內(nèi)部配置的框圖。
[0037]如圖4所示，修復(fù)控制電路200包括選擇信號發(fā)生單元210、修復(fù)地址發(fā)生單元230、比較單元240以及修復(fù)單元250。
[0038]選擇信號發(fā)生單元210被配置成響應(yīng)于存儲體激活信號ActiveBK和諸如剩余列地址CA〈12>的列地址而產(chǎn)生選擇信號SIOSEL_L和SIOSELJL
[0039]選擇單元220被配置成響應(yīng)于選擇信號S10SEL_L和S10SEL_H而選擇多個存儲塊選擇信號(在下文中，稱為“多個MAT選擇信號，，)MATSEL<0: n/2~l>和MATSEL〈n/2: n>中的一個，并輸出選中的信號作為最終的MAT選擇信號MATINF〈0:n>。
[0040]第一塊110的MAT可以根據(jù)MATSEL〈0:n/2-l>被選中，第二塊120的MAT可以根據(jù) MATSEL〈n/2: n> 被選中。
[0041 ] 修復(fù)地址發(fā)生單元230被配置成響應(yīng)于最終的MAT選擇信號MATINF〈0: n>、存儲體激活信號ActiveBK以及選擇信號S10SEL_L和S10SEL_H而產(chǎn)生修復(fù)列地址CRADDR〈0:n>。
[0042]修復(fù)地址發(fā)生單元230可以分成第一塊231和第二塊232。
[0043]比較單元240被配置成如果修復(fù)列地址CRADDR〈0:n>與列地址CADDR〈0:n>相一致則激活修復(fù)信號REP。
[0044]修復(fù)單元250被配置成如果修復(fù)信號REP被激活則激活修復(fù)列選擇信號RYi〈c>。
[0045]圖5是說明圖4中的選擇信號發(fā)生單元210的內(nèi)部配置的電路圖。
[0046]如圖5所示，選擇信號發(fā)生單元210包括多個反相器和多個與非門。
[0047]選擇信號發(fā)生單元210對存儲體激活信號ActiveBK和剩余列地址CA〈12>執(zhí)行邏輯積以產(chǎn)生選擇信號S10SEL_H，以及對存儲體激活信號ActiveBK和反相的剩余列地址CA<12>執(zhí)行邏輯積以產(chǎn)生選擇信號S10SEL_L。
[0048]圖6是說明圖4中的選擇單元220的內(nèi)部配置的電路圖。
[0049]如圖6所示，選擇單元220包括多個與非門和多個反相器。
[0050]選擇單元220對選擇信號S10SEL_L和多個MAT選擇信號MATSEL〈0: n/2_l>執(zhí)行邏輯積以輸出最終的MAT選擇信號MATINF〈0:n/2-l>，以及對選擇信號S10SEL_H和多個MAT選擇信號MATSEL〈n/2:n>執(zhí)行邏輯積以輸出最終的MAT選擇信號MATINF〈n/2:n>。
[0051]圖7是說明圖4的修復(fù)地址發(fā)生單元231的內(nèi)部配置的電路圖。
[0052]如圖7所示，修復(fù)地址發(fā)生單元230的第一塊231包括多個或非門、多個與非門、多個反相器以及多個延遲元件DLYl至DLY5。
[0053]第一塊231響應(yīng)于選擇信號S10SEL_L P S10SEL_H以及存儲體激活信號ActiveBK而利用以預(yù)定時間差產(chǎn)生的脈沖信號來產(chǎn)生修復(fù)地址控制信號ResetRA和SetRA。
[0054]修復(fù)地址控制信號ResetRA和SetRA的移位由選擇信號S10SEL_L和S10SEL_H以及存儲體激活信號ActiveBK來確定。
[0055]修復(fù)地址控制信號ResetRA和SetRA的移位定時由延遲元件DLYl至DLY3來確定。
[0056]修復(fù)地址控制信號ResetRA和SetRA的脈沖寬度由延遲元件DLY4和DLY5來確定。
[0057]圖8是說明圖4中的修復(fù)地址發(fā)生單元232的內(nèi)部配置的電路圖。
[0058]如圖8所示，修復(fù)地址發(fā)生單元230的第二塊232包括多個反相器、多個晶體管以及多個熔絲。
[0059]第二塊232根據(jù)在修復(fù)地址控制信號ResetRA的低電平時段期間與最終的MT選擇信號MATINF〈0:n>相對應(yīng)的熔絲是否被切斷來產(chǎn)生修復(fù)列地址CRADDR〈0:n>。
[0060]圖9是說明根據(jù)本發(fā)明一個實施例的修復(fù)控制電路200的操作的時序圖。
[0061]參見圖9，將描述根據(jù)本發(fā)明的修復(fù)控制操作。
[0062]在用于測試操作的存儲體激活信號ActiveBK的激活時段期間同時激活兩個字線。
[0063]在存儲體激活信號ActiveBK的激活狀態(tài)下利用具有低電平的剩余列地址CA〈12>激活選擇信號S10SEL_L (見圖5)。
[0064]多個MAT 選擇信號 MATSEL〈0:n/2-l> 和 MATSEL〈n/2:n> 中的一個MATSEL<0:n/2-l>利用激活的選擇信號S10SEL_L而被選中，并被輸出為最終的MAT選擇信號 MATINF〈0:n> (見圖 6)。
[0065]另一方面，在選擇信號S10SEL_L的激活時段期間產(chǎn)生修復(fù)地址控制信號ResetRA和SetRA (見圖7)。
[0066]根據(jù)與選中MATSEL〈0: n/2_l>所產(chǎn)生的最終的MAT選擇信號MATINF〈0: n>相對應(yīng)的熔絲是否已經(jīng)切斷以及修復(fù)地址控制信號Re s e t RA和S e t RA，產(chǎn)生修復(fù)列地址CRADDR<0:n> (見圖 8)。
[0067]如果修復(fù)列地址CRADDR〈0: n>與列地址CADDR〈0: n>相一致，則激活修復(fù)信號REP，因而激活修復(fù)列選擇信號RYi〈c>以執(zhí)行修復(fù)操作(見圖4)。
[0068]然后，通過剩余列地址CA〈12>移位成高電平而激活選擇信號S10SEL_H (見圖5)。
[0069]多個MAT 選擇信號 MATSEL〈0: n/2_l> 和 MATSEL〈n/2: n> 中的一個 MATSEL〈n/2: n>利用激活的選擇信號S10SEL_H而被選中，并被輸出為最終的MAT選擇信號MATINF〈0:n>(見圖6)。
[0070]另一方面，在選擇信號S10SEL_H的激活時段期間產(chǎn)生修復(fù)地址控制信號ResetRA和SetRA (見圖7)。
[0071]根據(jù)與選中MATSEL〈n/2: n>所產(chǎn)生的最終的MAT選擇信號MATINF〈0: n>相對應(yīng)的熔絲是否已經(jīng)切斷以及修復(fù)地址控制信號ResetRA和SetRA，產(chǎn)生修復(fù)列地址CRADDR〈0:n>(見圖8)。
[0072]如果修復(fù)列地址CRADDR〈0: n>與列地址CADDR〈0: n>相一致，則激活修復(fù)信號REP，因而激活修復(fù)列選擇信號RYi〈c>以執(zhí)行修復(fù)操作(見圖4)。
[0073]如上所述，根據(jù)本發(fā)明的一個實施例，利用剩余列地址CA〈12>而順序地產(chǎn)生MAT選擇信號，因而產(chǎn)生分別對應(yīng)于MAT選擇信號的正常的修復(fù)列地址CRADDR〈0:n>。因此。即使在對已經(jīng)產(chǎn)生缺陷的單元執(zhí)行修復(fù)之后，也可以執(zhí)行同時激活多個字線WL〈a>和WL〈b>的測試。
[0074]盡管以上已經(jīng)描述了某些實施例，但是本領(lǐng)域的技術(shù)人員將會理解的是，描述的實施例僅僅是示例性的。因此，不應(yīng)基于所描述的實施例來限定本發(fā)明所述的半導(dǎo)體存儲裝置。確切地說，應(yīng)當僅在結(jié)合以上描述和附圖的情況下根據(jù)所附權(quán)利要求來限定本發(fā)明所述的半導(dǎo)體存儲裝置。
【權(quán)利要求】
1.一種修復(fù)控制電路，包括: 選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成響應(yīng)于剩余地址而產(chǎn)生選擇信號; 選擇單元，所述選擇單元被配置成響應(yīng)于所述選擇信號而選擇性地輸出用于選擇與字線連接的多個存儲塊中的一個或更多個的多個存儲塊選擇信號；以及 修復(fù)地址發(fā)生單元，所述修復(fù)地址發(fā)生單元被配置成響應(yīng)于所述選擇單元的輸出和所述選擇信號而產(chǎn)生修復(fù)地址。
2.如權(quán)利要求1所述的修復(fù)控制電路，其中，所述選擇信號發(fā)生單元被配置成根據(jù)所述剩余地址的電平而產(chǎn)生具有不同電平的所述選擇信號。
3.如權(quán)利要求1所述的修復(fù)控制電路，其中，所述選擇信號發(fā)生單元被配置成響應(yīng)于激活信號和所述剩余地址而產(chǎn)生所述選擇信號。
4.如權(quán)利要求1所述的修復(fù)控制電路，其中，所述選擇信號發(fā)生單元被配置成在激活信號的激活時段響應(yīng)于所述剩余地址而改變所述選擇信號的值。
5.如權(quán)利要求1所述的修復(fù)控制電路，還包括比較單元，所述比較單元被配置成將所述修復(fù)地址與外部地址進行比較并產(chǎn)生修復(fù)信號。
6.如權(quán)利要求1所述的修復(fù)控制電路，其中，列地址用作所述剩余地址。
7.如權(quán)利要求1所述的修復(fù)控制電路，還包括修復(fù)單元，所述修復(fù)單元被配置成如果修復(fù)信號被激活則激活修復(fù)列選擇信號。
8.—種半導(dǎo)體集成電 路，包括: 多個存儲塊，其中布置有多個字線； 多個字線驅(qū)動器，所述多個字線驅(qū)動器響應(yīng)于多個存儲塊選擇信號而驅(qū)動所述多個字線中的一個或更多個；以及 修復(fù)控制電路，所述修復(fù)控制電路通過將響應(yīng)于剩余地址和所述多個存儲塊選擇信號而產(chǎn)生的修復(fù)地址與外部地址進行比較來判定是否執(zhí)行修復(fù)。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，所述剩余地址在存儲體激活信號的激活時段中針對不同時段具有不同的邏輯電平。
10.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，所述多個存儲塊分成第一組和第二組，并且所述多個存儲塊選擇信號獨立地分配給所述第一組和所述第二組。
11.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，所述修復(fù)控制電路被配置成在所述剩余地址具有第一邏輯電平的時間判定是否執(zhí)行關(guān)于所述多個存儲塊的一部分的修復(fù)，以及在所述剩余地址具有第二邏輯電平的時間判定是否執(zhí)行關(guān)于所述多個存儲塊的其余部分的修復(fù)。
12.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，所述修復(fù)控制電路包括: 選擇信號發(fā)生單元，所述選擇信號發(fā)生單元被配置成響應(yīng)于所述剩余地址而產(chǎn)生選擇信號; 選擇單元，所述選擇單元被配置成響應(yīng)于所述選擇信號而選擇性地輸出所述多個存儲塊選擇信號；以及 修復(fù)地址發(fā)生單元，所述修復(fù)地址發(fā)生單元被配置成響應(yīng)于所述選擇單元的輸出和所述選擇信號而產(chǎn)生所述修復(fù)地址。
13.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，所述選擇信號發(fā)生單元被配置成根據(jù)所述剩余地址的邏輯電平來產(chǎn)生具有不同電平的所述選擇信號。
14.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，所述選擇信號發(fā)生單元被配置成響應(yīng)于存儲體激活信號和所述剩余地址而產(chǎn)生所述選擇信號。
15.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，所述選擇信號發(fā)生單元被配置成在存儲體激活信號的激活時段響應(yīng)于所述剩余地址而改變所述選擇信號的值。
16.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，列地址的指定比特用作剩余地址。
17.如權(quán)利要求12所述的半導(dǎo)體集成電路，還包括比較單元，所述比較單元被配置成將所述修復(fù)地址與外部地址進行比較并產(chǎn)生修復(fù)信號。
18.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，列地址用作所述剩余地址。
19.如權(quán)利要求12所示的半導(dǎo)體集成電路,還包括修復(fù)單元,所述修復(fù)單元被配置成如果修復(fù)信號被激活則激活修復(fù)列選擇信號。
【文檔編號】G11C29/44GK103456369SQ201210390230
【公開日】2013年12月18日 申請日期:2012年10月15日 優(yōu)先權(quán)日:2012年5月30日
【發(fā)明者】劉正宅 申請人:愛思開海力士有限公司