存儲器裝置以及冗余方法
【專利摘要】一種存儲器裝置，包括：至少一存儲器；一控制器，控制所述至少一存儲器；以及連接單元，連接至所述至少一存儲器與所述控制器。所述至少一存儲器包括：一存儲器區(qū)域，包括多個存儲元件；一冗余存儲器區(qū)域，包括多個存儲元件；以及冗余信息存儲部，存儲用于所述存儲器區(qū)域的存儲元件的冗余信息。所述控制器包括：控制部，根據(jù)所述冗余信息存儲部所存儲的所述冗余信息，控制從所述至少一存儲器讀出的數(shù)據(jù)以及寫入至所述至少一存儲器的數(shù)據(jù)。本發(fā)明提供的存儲器裝置中存儲器的周邊電路的組成較為簡潔，因此周邊電路所占有的面積可以減少，可以縮小高集成的存儲器晶片的大小。
【專利說明】存儲器裝置以及冗余方法
【技術領域】
[0001]本發(fā)明是有關于半導體存儲裝置，且特別有關于NAND型快閃存儲器的冗余(redundancy)。
【背景技術】
[0002]NAND型快閃存儲器的組成包括由多個區(qū)塊所形成的存儲器陣列，而每個區(qū)塊具有沿著列方向配置的多個NAND串列。NAND串列具有串聯(lián)連接的多個存儲單元以及連接至其兩端的選擇電晶體，在其中一端，NAND串列透過選擇電晶體連接至位元線，而在另外一端，NAND串列透過選擇電晶體連接至源極線。數(shù)據(jù)的讀出和寫入(程式化,program)是透過連接至NAND串列的位元線進行。
[0003]對于快閃存儲器、動態(tài)隨機存取存儲器等半導體存儲器而言，其集成程度隨年增力口，而制作沒有不良或缺陷的存儲元件的難度也隨之提升。因此，為了補償制造過程中所產(chǎn)生的存儲元件的明顯物理缺陷，在存儲器晶片中會使用冗余架構(redundancy scheme)。舉例而言，有些冗余架構包括:轉換電路，將具有物理缺陷的存儲元件的位址轉換為冗余存儲器區(qū)域的存儲元件的位址；以及冗余存儲器區(qū)域，用以補償具有缺陷的存儲元件。具有缺陷的存儲元件以及冗余存儲器區(qū)域的存儲元件的位址信息會在測試存儲器晶片時或是準備出貨時儲存于熔絲唯讀存儲器(fuse ROM)或暫存器等的儲存元件中。然后，當輸入具有缺陷的存儲元件的位址時會檢測出此位址，并禁止存取具有缺陷的存儲元件，轉而存取冗余存儲器區(qū)域的存儲元件。因此，從外部看來相當于沒有具有缺陷的存儲元件(例如專利文獻I和2)。綜上所述，通過使用冗余架構，即使有少數(shù)的存儲元件發(fā)生缺陷，還是可以作為良品使用，因此可以提升良率并減少存儲器的成本。
[0004]與先前技術相關的文件:
[0005][專利文獻I]日本專利申請案公開第2000-311496號
[0006][專利文獻2]日本專利申請案公開第2002-288993號
[0007]如上所述，在快閃存儲器等的半導體存儲器上搭載用來補償具有缺陷的存儲元件的冗余功能。圖10所示為在快閃存儲器的頁面讀出動作中以冗余位元RB替換缺陷位元FB的例子的示意圖?？扉W存儲器400的頁面緩沖器410中存放著從存儲器陣列讀出的一頁面大小之數(shù)據(jù)。在此一頁面中包含從主存儲器區(qū)域MM以及冗余存儲器區(qū)域MR讀出的數(shù)據(jù)。欄控制電路420包括存放頁面緩沖器平行傳送的數(shù)據(jù)的數(shù)據(jù)暫存器，舉例而言，一邊增加計數(shù)器的位址值一邊將數(shù)據(jù)暫存器所存放的數(shù)據(jù)依序串列連續(xù)讀出，并將所讀出的數(shù)據(jù)傳送至輸入/輸出緩沖器430。在主存儲器區(qū)域MM的欄位址AddF處具有缺陷位元FB的情況下，若計數(shù)器的位址值與缺陷位元(即欄位址AddF) —致，則欄控制電路通過位址指標將位址值變更為冗余存儲器區(qū)域MR的冗余位元RB，將缺陷位元FB置換成冗余位元RB。
[0008]缺陷位元FB是產(chǎn)品出貨時即存在的包括電氣短路或斷路等的物理缺陷。缺陷位元的欄位址和替換此缺陷位元的冗余位元的欄位址等的冗余信息是儲存于唯讀存儲器或其他非揮發(fā)性媒體中。然后，如上所示，當讀出頁面，與缺陷位元的位址一致時，禁止對缺陷位元的存取，而在冗余位元的位址處進行指標移動控制。除此之外，在寫入數(shù)據(jù)時也是類似的作法，也就是將對缺陷位元FB的存取切換為對冗余位元RB的存取。
[0009]盡管如此,為了將缺陷位元FB替換成冗余位元RB而進行的位址指標移動控制需要一定的時間，因此對于高速讀出或?qū)懭霐?shù)據(jù)而言并不是一件好事。此外，快閃存儲器等非揮發(fā)性存儲器晶片的大小是基于基本核心(存儲單元陣列)的樣式發(fā)展，圍繞基本核心的周邊電路(解碼器或控制電路)所占有的面積較基本核心大，而存儲器晶片上進行的冗余功能和周邊電路所占有的面積也是增大周邊電路面積的一個因素，成為影響存儲器晶片小型化的障礙。

【發(fā)明內(nèi)容】

[0010]有鑒于此，本發(fā)明的目的在于提供一種具備可在高速讀出或?qū)懭霐?shù)據(jù)時進行的冗余功能的存儲器裝置。
[0011]除此之外，本發(fā)明的目的還在于提供一種縮減存儲器晶片的周邊電路的面積的同時也增加存儲單元陣列的存儲容量的存儲器裝置。
[0012]本發(fā)明的存儲器裝置包括:至少一存儲器；一控制器，控制所述至少一存儲器；以及連接單元，連接至所述至少一存儲器與所述控制器；其中所述至少一存儲器包括:一存儲器區(qū)域，包括多個存儲元件；一冗余存儲器區(qū)域，包括多個存儲元件；以及冗余信息存儲部，存儲用于所述存儲器區(qū)域的存儲元件的冗余信息；其中所述控制器包括:控制部，根據(jù)所述冗余信息存儲部所存儲的所述冗余信息，控制從所述至少一存儲器讀出的數(shù)據(jù)以及寫入至所述至少一存儲器的數(shù)據(jù)。
[0013]所述控制部更包括:請求部，對所述至少一存儲器請求傳送所述冗余信息；冗余信息存放部，存放所傳送來的所述冗余信息；以及欄控制部，根據(jù)所存放的所述冗余信息，對從所述至少一存儲器讀出的數(shù)據(jù)以及寫入至所述至少一存儲器的數(shù)據(jù)進行欄控制。所述冗余信息包括所述存儲器區(qū)域中具有物理缺陷的存儲元件的欄位址信息。所述至少一存儲器更包括；輸出部，連續(xù)輸出從所述存儲器區(qū)域以及所述冗余存儲器區(qū)域讀出的數(shù)據(jù)；其中所述控制器的所述控制部根據(jù)所述冗余信息，將從所述存儲器區(qū)域中具有缺陷的存儲元件讀出的數(shù)據(jù)替換成從所述冗余存儲器區(qū)域的存儲元件讀出的數(shù)據(jù)。所述輸出部還包括:數(shù)據(jù)存放部，存放透過所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的各位元線所讀出的數(shù)據(jù)；其中所述輸出部連續(xù)串列地輸出所述數(shù)據(jù)存放部所存放的數(shù)據(jù)。所述至少一存儲器更包括；輸入部，接收寫入至所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的數(shù)據(jù)；其中所述控制器的所述控制部根據(jù)所述冗余信息，將寫入至所述存儲器區(qū)域中的具有缺陷的存儲元件的數(shù)據(jù)替換成寫入至所述冗余存儲器區(qū)域的存儲元件的數(shù)據(jù)。所述輸入部還包括；數(shù)據(jù)存放部，存放透過所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的各位元線所寫入的數(shù)據(jù)；其中所述輸入部被連續(xù)串列地輸入從所述控制器來的寫入數(shù)據(jù)，并將所輸入的寫入數(shù)據(jù)傳送至所述數(shù)據(jù)存放部。
[0014]在輸入電力至所述控制器時，所述請求部發(fā)出對所述至少一存儲器請求傳送所述冗余信息的命令。所述冗余信息存放部最好為非揮發(fā)性存儲器。所述至少一存儲器為由硅基板上的多個NAND串列所形成的快閃存儲器晶片，所述控制器為形成于與所述快閃存儲器晶片不同的硅基板上的控制器晶片，且所述快閃存儲器晶片和所述控制器晶片為被模塊化。在所述快閃存儲器晶片和所述控制器晶片是配置于一個封裝內(nèi)。
[0015]除此之外，本發(fā)明還提供一種快閃存儲器的存儲器區(qū)域中的具有缺陷的存儲器元件的冗余方法，包括:在輸入電力至控制器時，傳送快閃存儲器所存儲的與所述具有缺陷的存儲器元件有關的冗余信息至所述控制器；在對所述快閃存儲器進行數(shù)據(jù)讀出以及數(shù)據(jù)寫入時，由所述控制器根據(jù)所述冗余信息控制所讀出的數(shù)據(jù)以及待寫入的數(shù)據(jù)。
[0016]所述控制器根據(jù)所述冗余信息將具有缺陷的存儲器元件的數(shù)據(jù)替換成冗余用的存儲元件的數(shù)據(jù)。在所述快閃存儲器中頁面所讀出的頁面數(shù)據(jù)包括存儲器區(qū)域的存儲元件的數(shù)據(jù)以及冗余存儲器區(qū)域的存儲元件的數(shù)據(jù)，所述頁面數(shù)據(jù)是從數(shù)據(jù)暫存器連續(xù)讀出并提供至所述控制器。在對所述快閃存儲器的寫入動作中，所述控制器根據(jù)所述冗余信息形成頁面數(shù)據(jù)，并將所形成的頁面數(shù)據(jù)傳送至所述快閃存儲器，其中所述快閃存儲器將所述頁面數(shù)據(jù)連續(xù)地輸入數(shù)據(jù)暫存器，并透過各位元線將所輸入的頁面數(shù)據(jù)提供至存儲器區(qū)域的存儲元件以及冗余存儲器區(qū)域的存儲元件。
[0017]根據(jù)本發(fā)明，存儲器所存儲的冗余信息系被傳送至控制器，而通過在控制器側根據(jù)冗余信息所進行的數(shù)據(jù)控制，存儲器的數(shù)據(jù)讀出與數(shù)據(jù)寫入相較于先前技術更可以高速進行。另外，由于補償具有缺陷的存儲單元等的冗余功能的欄控制是在控制器側進行，因此存儲器的周邊電路的組成會較為簡潔，因此周邊電路所占有的面積也可以減少。藉此，可以縮小聞集成的存儲器晶片的大小。
【專利附圖】

【附圖說明】
[0018]圖1A與圖1B所示為根據(jù)本發(fā)明實施例的存儲器裝置的組成示意圖；
[0019]圖2A與圖2B所示為圖1的存儲器裝置的布局范例的示意圖；
[0020]圖3所示為根據(jù)本發(fā)明實施例的快閃存儲器的組成示意圖；
[0021]圖4所示為說明存儲器區(qū)塊與頁面緩沖器之間的關系的示意圖；
[0022]圖5所示為NAND串列單元的組成示意圖；
[0023]圖5A所示為冗余信息存儲部中冗余信息的儲存范例的示意圖；
[0024]圖6所示為控制器的示意圖；
[0025]圖7所示為控制器的冗余控制程式的功能示意圖；
[0026]圖8所示為實施例的存儲器裝置的取得冗余信息動作的流程圖；
[0027]圖9所示為實施例的存儲器裝置的頁面讀出動作的流程圖；
[0028]圖9A所示為實施例的頁面讀出動作的示意圖；
[0029]圖9B所示為實施例的頁面寫入動作的示意圖；
[0030]圖10所示為習知快閃存儲器的冗余功能的示意圖。
[0031]附圖標號:
[0032]10?主裝置；
[0033]20?存儲器裝置；
[0034]30?控制器；
[0035]40、40-1、40-2、40_K、400 ?快閃存儲器；
[0036]30A、40A ?裸晶片；
[0037]50?基板；[0038]100?存儲器陣列；
[0039]110、430?輸入/輸出緩沖器；
[0040]120?位址暫存器；
[0041]130?控制部；
[0042]140?冗余信息存儲部；
[0043]150?字元線選擇電路；
[0044]160?頁面緩沖器/感測電路；
[0045]170,340?數(shù)據(jù)暫存器；
[0046]180?列選擇電路；
[0047]190?內(nèi)部電壓產(chǎn)生電路；
[0048]200?主裝置介面；
[0049]210?存儲器介面；
[0050]220?中央處理單元；
[0051]230?唯讀存儲器；
[0052]240?隨機存取存儲器；
[0053]300?冗余控制程式；
[0054]310?冗余信息請求部；
[0055]320?冗余信息存放部；
[0056]330?欄控制部；
[0057]332?位址比較部；
[0058]334?數(shù)據(jù)轉換部；
[0059]336,410?頁面緩沖器；
[0060]420?欄控制電路；
[0061]Ax?行位址信息；
[0062]Ay?列位址信息；
[0063]BLK (0)、BLK(I)、BLK (m_l)?存儲器區(qū)塊；
[0064]BSEL?區(qū)塊選擇線；
[0065]FB?缺陷位元；
[0066]FBff, RBff ?數(shù)據(jù)；
[0067]GBLO, GBL1、GBLn-2、GBLn-1 ?總體位元線；
[0068]MC0、MC1、MC2、MC31 ?存儲單元；
[0069]麗?存儲器區(qū)域；
[0070]MR?冗余存儲器區(qū)域；
[0071]NU?單元單位；
[0072]RB?冗余位元；
[0073]SEL-D?漏極選擇電晶體；
[0074]SEL-S?源極選擇電晶體；
[0075]S⑶?漏極選擇線；
[0076]SGS?源極選擇線；[0077]SL~源極線；
[0078]SLK~串列時脈訊號；
[0079]Vers~抹除電壓；
[0080]Vpgm~寫入電壓；
[0081]Vread~讀出脈沖電壓；
[0082]Vpass~傳輸電壓；
[0083]WL0、WL1、WL2、WL31 ~字元線；
[0084]S100、S102、…、S108、S200、S202、...、S210 ~步驟。
【具體實施方式】
[0085]以下參照圖示詳細說明本發(fā)明的實施例。本發(fā)明可適用于具有各種形式的存儲構造的非揮發(fā)性存儲器。在此，以NAND型快閃存儲器的例子作為較佳實施例。此外，須注意的是，為圖示簡潔與方便了解起見，圖示中各部件可能會被放大而與實際裝置的比例不同。
[0086]圖1所示為根據(jù)本發(fā)明實施例的存儲器裝置的組成示意圖。存儲器裝置20連接至主裝置10，存儲器裝置20回應主裝置10的要求。存儲器裝置20包括控制器30與快閃存儲器40?？刂破?0回應主裝置10所傳達的命令并控制存儲器40的動作。舉例而言，當控制器30從主裝置10接收到寫入命令及寫入數(shù)據(jù)時，控制器30會將寫入命令、位址數(shù)據(jù)以及寫入數(shù)據(jù)傳送至快閃存儲器40，然后快閃存儲器40會根據(jù)這些信息進行數(shù)據(jù)寫入。除此之外，當控制器30從主裝`置10接收到讀出命令時，控制器30會將讀出命令以及位址數(shù)據(jù)傳送至快閃存儲器40，然后快閃存儲器40根據(jù)這些信息讀出數(shù)據(jù)，并將所讀出的數(shù)據(jù)傳送至控制器30，接著控制器30再將讀出的數(shù)據(jù)傳送至主裝置10。藉此，控制器30可以達成作為主裝置10與快閃存儲器40之間的介面的效果。
[0087]如圖1A所示，存儲器裝置20可以為具有單一快閃存儲器40的存儲器裝置，也可以如圖1B所示為具有多個快閃存儲器40-1、40-2、…、40-K的存儲器裝置。在第IB圖所示的組成的情況下，在一較佳實施例中，各快閃存儲器皆為相同的快閃存儲器，控制器30可從多個快閃存儲器中選擇任意一快閃存儲器，并對所選擇的快閃存儲器進行數(shù)據(jù)讀寫?；蛘?，控制器30可同時選擇復數(shù)個快閃存儲器，并對所選擇的復數(shù)個快閃存儲器平行且同時地進行數(shù)據(jù)讀寫。除此之外，在快閃存儲器40中，其存儲元件可以是存儲一位元的SLC類型的NAND，也可以是存儲多位元的MLC類型的NAND。
[0088]圖2所示為存儲器裝置20的物理布局范例的示意圖。如圖2A所示，構成控制器30的裸晶片(bare chip) 30A以及構成快閃存儲器40的裸晶片40A配置在印刷電路基板或可撓式電路基板50上，裸晶片30A與裸晶片40A藉由基板50上的導電配線電氣連結。另外，如圖2B所示，多個分別構成快閃存儲器40-1、40-2、…、40-K的裸晶片40A可堆迭在一起。此種組成僅為一范例，在存儲器裝置20的物理組成中，各晶片也可以是以任何形式模組化的部件。除此之外，構成主裝置10的晶片也可配置在同一電路基板上。
[0089]接著，圖3所示為快閃存儲器的典型內(nèi)部組成的示意圖。須注意的是，圖3所示的快閃存儲器僅為例示，本發(fā)明并限定于此種組成。此外，在以下的說明中，為簡明起見，具有物理缺陷的存儲單元(存儲元件)稱為“缺陷單元”，缺陷單元的列(欄)位址稱為“缺陷位址”，冗余存儲器區(qū)域的存儲單元(存儲元件)稱為冗余單元，冗余單元的列(欄)位址稱為“冗余位址”。
[0090]本實施例的快閃存儲器40包括存儲器陣列100、輸入/輸出緩沖器110、位址暫存器120、控制部130、冗余信息存儲部140、字元線選擇電路150、頁面緩沖器/感測電路160、數(shù)據(jù)暫存器170、列選擇電路180以及內(nèi)部電壓產(chǎn)生電路190。存儲器陣列100由多個存儲單元以行列狀排列而成。輸入/輸出緩沖器110連接至外部輸入/輸出端子并存放輸入/輸出數(shù)據(jù)。位址暫存器120從輸入/輸出緩沖器110接收位址數(shù)據(jù)。控制部130接收從輸A /輸出緩沖器110來的命令或外部控制訊號并控制各部件。冗余信息存儲部140存儲與存儲器陣列100所包含的存儲單元有關的冗余信息。字元線選擇電路150從位址暫存器120接收行位址信息Ax，解碼行位址信息Ax，并根據(jù)解碼結果進行區(qū)塊的選擇以及字元線的選擇等。頁面緩沖器/感測電路160存放從字元線選擇電路150所選擇的頁面讀出的數(shù)據(jù)，或者存放待寫入所選擇的頁面的寫入數(shù)據(jù)。數(shù)據(jù)暫存器170連接至頁面緩沖器/感測電路160并存放透過輸入/輸出緩沖器110輸入/輸出的數(shù)據(jù)。列選擇電路180從位址暫存器120接收列位址信息Ay，解碼列位址信息Ay，并根據(jù)解碼結果選擇數(shù)據(jù)暫存器170內(nèi)的數(shù)據(jù)。內(nèi)部電壓產(chǎn)生電路190產(chǎn)生讀出、寫入和抹除數(shù)據(jù)等所必要的各種電壓(寫入電壓Vpgm、傳輸電壓Vpass、讀出脈沖電壓Vread、抹除電壓Vers等)。
[0091]存儲器陣列100具有沿列方向配置的m個存儲器區(qū)塊(memoryblock)BLK(O)、BLK(I)、"^BLKOn-1h圖4所示為一個存儲器區(qū)塊內(nèi)的單元陣列的示意圖。對快閃存儲器而言，存儲器區(qū)塊為抹除數(shù)據(jù)的基本單位，存儲器區(qū)塊包含多個頁面(page)，頁面為讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)的基本單位。一個頁面系由配置于NAND串列的同一行的多個存儲單元所構成。此外，在一個存儲器區(qū)塊中會依照功能劃分為進行一般數(shù)據(jù)讀寫的存儲器區(qū)域MM和冗余存儲器區(qū)域MR。在此，一個頁面是由從存儲器區(qū)域MM和冗余存儲器區(qū)域MR的存儲單元讀出的數(shù)據(jù)或?qū)懭霐?shù)據(jù)所構成。盡管如此，基于頁面單位的讀出和寫入也可以是不限定于一個頁面而是多個頁面同樣地讀出和寫入。
[0092]頁面緩沖器/感測電路160是連接至每個區(qū)塊的所有位元線，其通過感測電路感測從所選擇的區(qū)塊中的所選擇的頁面讀出的數(shù)據(jù)，并將數(shù)據(jù)存放于頁面緩沖器160中。頁面緩沖器160透過未顯示于圖中的傳輸柵連接至數(shù)據(jù)暫存器170，而頁面緩沖器160所存放的數(shù)據(jù)是透過傳輸柵傳送至數(shù)據(jù)暫存器170。當從頁面緩沖器160至數(shù)據(jù)暫存器170的數(shù)據(jù)傳送結束時，頁面緩沖器160中會存放下次讀出的頁面數(shù)據(jù)。在這期間，數(shù)據(jù)暫存器170所存放的數(shù)據(jù)依順序連續(xù)地輸出至輸入/輸出緩沖器110。
[0093]在寫入(程式化)動作中，從輸入/輸出緩沖器110輸出的數(shù)據(jù)會依順序連續(xù)地輸入至數(shù)據(jù)暫存器170并存放于數(shù)據(jù)暫存器170。當頁面緩沖器160所存放的寫入數(shù)據(jù)被寫入至所選擇的頁面時，數(shù)據(jù)暫存器170所存放的數(shù)據(jù)是透過傳輸柵傳送至頁面緩沖器。在一較佳實施例中，數(shù)據(jù)暫存器170的串列數(shù)據(jù)輸入/輸出由串列時脈訊號(serial clocksignal) SLK同步進行。
[0094]圖5所示為一個存儲器區(qū)塊內(nèi)的NAND串列的示意圖。一個存儲器區(qū)塊包括多個NAND串列，而NAND串列(以下稱為單元單位(cell unit)NU)是由多個存儲單元(存儲元件)串聯(lián)連接而成。各單元單位NU是沿著行方向配置。沿行方向配置的多個單元單位NU是形成于例如P型井的一個井內(nèi)，并構成一個存儲器區(qū)塊。如圖所示，一個存儲器區(qū)塊包括n位元(個)的單元單位NU，其中，一預定數(shù)量的位元被用來作為一般數(shù)據(jù)讀寫用的存儲器區(qū)域MM，剩下的位元則被劃分為冗余存儲器區(qū)域MR。
[0095]一個單元單位NU包括串聯(lián)連接的N個存儲單元MCi(i=0，1，...N_1)以及串聯(lián)連接于N個存儲單元兩端的源極選擇電晶體SEL-S和漏極選擇電晶體SEL-D。在此例子中，單元單位NU包括32個存儲單元。
[0096]各存儲單元MCi之柵極是連接至對應的字元線WLO~WL31。所有源極選擇電晶體SEL-S通過源極選擇線SGS共同連結，所有漏極選擇電晶體SEL-D通過漏極選擇線S⑶共同連結。源極選擇電晶體SEL-S的漏極連接至存儲單元MCO的源極，源極選擇電晶體SEL-S的源極連接至共同源極線SL，源極選擇電晶體SEL-S的柵極連接至源極選擇線SGS。漏極選擇電晶體SEL-D的源極連接至存儲單元MC31的漏極，漏極選擇電晶體SEL-D的漏極連接至對應的總體位元線(global bit line)GBL,漏極選擇電晶體SEL-D的柵極連接至漏極選擇線S⑶。字元線WLO~WL31、源極選擇線SGS以及漏極選擇線S⑶透過區(qū)塊選擇電晶體連接至字元線選擇電路150，而區(qū)塊選擇電晶體的柵極共同連接至區(qū)塊選擇線BSEL。字元線選擇電路150在選擇區(qū)塊的期間通過區(qū)塊選擇線BSEL導通區(qū)塊選擇電晶體。另外，字元線選擇電路150根據(jù)行位址Ax以透過區(qū)塊選擇線BSEL選擇區(qū)塊，并以對應動作狀態(tài)的預定電壓驅(qū)動所選擇的區(qū)塊的源極選擇線SGS以及漏極選擇線SGD。
[0097]形成于區(qū)塊內(nèi)的存儲單元MC1、源極選擇電晶體SEL-S以及漏極選擇電晶體SEL-D為形成于P型井內(nèi)的NMOS電晶體。存儲單元包括N型擴散區(qū)的源極/漏極、形成于源極/漏極之間的通道上的穿隧氧化物膜、形成于穿隧氧化物膜上的用以蓄積電荷的浮動柵(電荷蓄積層)以及在浮動柵上透過介電質(zhì)膜形成的控制柵。一般而言，在浮動柵沒有蓄積電荷時，當寫入數(shù)據(jù)“I”時，閾值處于負值，存儲單元為正常開啟；在浮動柵有蓄積電荷時，當寫入數(shù)據(jù)「O」時，閾值朝正值方向偏移，存儲單元為正常關閉。
[0098]在一較佳實施例中，連接至單元單位NU的總體位元線GBL0、GBL1、…GBLn-1是透過位元線選擇電路連接至頁面緩沖器/感測電路160。在讀出和寫入時，位元線選擇電路選擇偶數(shù)位元線或奇數(shù)位元線 ，并將所選擇的偶數(shù)位元線或奇數(shù)位元線連接至頁面緩沖器/感測電路160。若一個感測電路160由一對偶數(shù)元線和奇數(shù)位元線共有且偶數(shù)元線和奇數(shù)位元線分別構成一頁面，則頁面緩沖器/感測電路160包括一頁資料量的感測電路。在讀出時，感測電路160感測偶數(shù)位元線或奇數(shù)位元線的電位，而在寫入時，將寫入數(shù)據(jù)存放至偶數(shù)位元線或奇數(shù)位元線。列選擇電路180根據(jù)列位址信息Ay選擇位元線，寫入數(shù)據(jù)是寫入至所選擇的位元線，或者從所選擇的位元線讀出數(shù)據(jù)。
[0099]在存儲單元陣列中會包括由于制作過程中的物理缺陷(短路、斷路等)的缺陷單元。對于這種缺陷單元，可以通過冗余存儲器區(qū)域的冗余單元補償。缺陷單元可以提供出貨前的測試而檢測出，并在出貨前將與缺陷單元以及補償缺陷單元的冗余單元相關的冗余信息儲存于冗余信息存儲部140。冗余信息存儲部140由例如熔絲唯讀存儲器等的非揮發(fā)性存儲器所構成。舉例而言，冗余信息存儲部140存儲缺陷單元的缺陷位址以及補償缺陷單元的冗余單元的冗余位址。缺陷位址和冗余位址包括包含缺陷單元和冗余單元的區(qū)塊的位址以及缺陷單元和冗余單元的列位址。若必要的話，也可包括缺陷單元和冗余單元的行位址。除此之外，冗余信息存儲部140也可以一并儲存與存儲單元相關的錯誤修正信息等。圖5A所示為冗余信息存儲部140的冗余信息的一個例子。
[0100]圖6所示為控制器30的組成示意圖?？刂破?0包括可與圖1所示的主裝置10之間收送數(shù)據(jù)的主裝置介面200、可與快閃存儲器40之間收送數(shù)據(jù)的存儲器介面、中央處理單元220、儲存程序等的唯讀存儲器230以及存儲從快閃存儲器讀出的數(shù)據(jù)和從主裝置接收的寫入數(shù)據(jù)等的隨機存取存儲器240。中央處理單元220執(zhí)行唯讀存儲器230所儲存的程式以控制各部件。
[0101]須注意的是，控制器30具備快閃存儲器40的冗余功能的一部分。為此，唯讀存儲器230中儲存如圖7所示的冗余控制程式300。冗余控制程式300包括對快閃存儲器40請求傳送冗余信息的冗余信息請求部310、存放所接收的冗余信息的冗余信息存放部320以及根據(jù)冗余信息控制快閃存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)的欄控制部330。雖然冗余信息請求部310可以在任意時間進行冗余信息的請求，但在一較佳實施例中，冗余信息請求部310在控制器30的電力輸入時才進行請求。
[0102]圖8所示為說明冗余信息請求部310的動作的流程圖。冗余信息請求部310確認電力是否輸入至控制器30 (步驟S 100)并確認冗余信息存放部320是否存放冗余信息(步驟S102)。若已經(jīng)存放冗余信息，則結束流程。若并未存放冗余信息，冗余信息請求部310透過存儲器介面210發(fā)出請求快閃存儲器40傳送冗余信息的命令(步驟S104)?？扉W存儲器40的控制部130解讀此命令，并將冗余信息存儲部140所儲存的冗余信息傳送至控制器30。冗余信息請求部310從快閃存儲器40接收冗余信息(步驟S106)，并將冗余信息存放至冗余信息存放部320 (步驟S108)。除此之外，在冗余信息存放部320為非揮發(fā)性存儲器的情況下，從快閃存儲器取得冗余信息的程序在輸入電力時只須一次，在這樣的情況下，每次輸入電力不需要圖8所示的流程。
[0103]接著說明在本實施例的存儲器裝置中，當進行頁面讀出時的動作。如圖9所示的流程，為回應主裝置10的要求，控制器30將頁面讀出的命令以及位址信息傳送至快閃存儲器40 (步驟S200)?？扉W存儲器40根據(jù)位址信息選擇存儲器區(qū)塊以及頁面(行)，并將所選擇的頁面的數(shù)據(jù)讀出至頁面緩沖器160。如上所述，一個頁面中包含從存儲器區(qū)域MM以及冗余存儲器區(qū)域MR之存儲單元讀出的數(shù)據(jù)。數(shù)據(jù)暫存器170接收從頁面緩沖器160傳送的頁面數(shù)據(jù)，并連續(xù)輸出此頁面數(shù)據(jù)(步驟S202)。
[0104]控制器30透過存儲器介面210輸入頁面數(shù)據(jù)，并將頁面數(shù)據(jù)存放至數(shù)據(jù)暫存器(步驟S204)。接著，欄控制部330比較包含于數(shù)據(jù)暫存器所保存之頁面數(shù)據(jù)的位址與冗余信息中的缺陷位址，并判斷是否一致(步驟S206)。若一致的話，則將缺陷位址的缺陷單元的數(shù)據(jù)替換成同頁面數(shù)據(jù)內(nèi)冗余位址的冗余單元的數(shù)據(jù)(步驟S208)。接著，控制器30將所存放的頁面數(shù)據(jù)中冗余存儲器區(qū)域的數(shù)據(jù)以外的數(shù)據(jù)設定為應傳送至主裝置20的頁面數(shù)據(jù)(步驟S210)。
[0105]圖9A所示為上述頁面讀出動作的示意圖?？扉W存儲器40根據(jù)從控制器30而來的命令進行所選擇的區(qū)塊所選擇之頁面的讀出。此頁面數(shù)據(jù)是透過頁面緩沖器/感測電路160傳送至數(shù)據(jù)暫存器170。數(shù)據(jù)暫存器170存放存儲器區(qū)域MM的頁面數(shù)據(jù)以及冗余存儲器區(qū)域MR的頁面數(shù)據(jù)。在存儲器區(qū)域MM包含缺陷單元的情況下，此缺陷位元FB數(shù)據(jù)是存放于數(shù)據(jù)暫存器170。此外，補償缺陷單元的冗余單元所對應的冗余位元RB也同時存放于數(shù)據(jù)暫存器170。接著，列(欄)選擇電路180將存放于數(shù)據(jù)暫存器170的頁面數(shù)據(jù)依順序連續(xù)地輸出至輸入/輸出緩沖器110。圖中所示的號碼表示從數(shù)據(jù)暫存器170讀出的順序。在此，從冗余存儲器區(qū)域MR的數(shù)據(jù)開始依序連續(xù)讀出，接著再依序連續(xù)讀出存儲器區(qū)域麗的數(shù)據(jù)。
[0106]從快閃存儲器40讀出的頁面數(shù)據(jù)透過控制器30的輸入/輸出緩沖器依序輸入至數(shù)據(jù)暫存器340。因此，數(shù)據(jù)暫存器340依照與快閃存儲器的數(shù)據(jù)暫存器170相同的位址順序存放頁面數(shù)據(jù)。也就是說，其將缺陷位元FB與冗余位元RB存放于與數(shù)據(jù)暫存器170時相同的位置。
[0107]接著，欄控制部330比較存放于冗余信息存放部320的缺陷位址以及數(shù)據(jù)暫存器340的缺陷位元FB的列位址。若兩者一致，則數(shù)據(jù)轉換部334將缺陷位元FB的數(shù)據(jù)替換成冗余位元RB的數(shù)據(jù)，并依此設定頁面緩沖器336內(nèi)的頁面數(shù)據(jù)。頁面緩沖器336的頁面數(shù)據(jù)是傳送至主裝置20。在此情況下，在所傳送的頁面數(shù)據(jù)中會除去冗余存儲器區(qū)域MR的數(shù)據(jù)。
[0108]此外，在發(fā)出頁面讀出之命令時，欄控制部330可以藉由參照冗余信息判斷所選擇的存儲器區(qū)塊是否有包含缺陷單元。在判斷出所選擇的存儲器區(qū)塊并未包含缺陷單元的情況下，藉由將其判斷結果通知給欄控制部330，可以使欄控制部330省略如圖9所示的冗余動作。
[0109]接著，參照圖9B說明本實施例的存儲器裝置的寫入動作。主裝置20傳送寫入請求以及寫入數(shù)據(jù)至控制器30。寫入數(shù)據(jù)透過輸入/輸出緩沖器存放于頁面緩沖器336。此時，在頁面緩沖器336并未存放寫入至冗余存儲器區(qū)域的寫入數(shù)據(jù)。接著，欄控制部330參照冗余信息(圖5A)，判斷在頁面寫入的存儲器區(qū)塊中是否包含缺陷單元。在包含缺陷單元的情況下，由于不能直接就此進行寫入，欄控制部的位址比較部332會檢索頁面緩沖器336內(nèi)與缺陷單元的缺陷位址一致的數(shù)據(jù)FBW，而數(shù)據(jù)轉換部334會以冗余存儲器區(qū)域的數(shù)據(jù)RBW覆寫該數(shù)據(jù)FBW，或者將冗余存儲器區(qū)域的數(shù)據(jù)RBW復制至該數(shù)據(jù)FBW中。最后，數(shù)據(jù)轉換部334會將與冗余存儲器區(qū)域MR的位元數(shù)一致的冗余位元附加至頁面緩沖器336內(nèi)，因而生成一頁資料量的寫入數(shù)據(jù)。控制器30將寫入命令、位址以及頁面緩沖器336所存放的寫入數(shù)據(jù)傳送至快閃存儲器40。
[0110]寫入數(shù)據(jù)透過輸入/輸出緩沖器110依順序連續(xù)地輸入至數(shù)據(jù)暫存器170，使數(shù)據(jù)暫存器170存放一頁資料量的寫入數(shù)據(jù)。接著，數(shù)據(jù)暫存器170所存放之數(shù)據(jù)被傳送至頁面緩沖器160。數(shù)據(jù)FBW被寫入至具有缺陷單元的單元單位，冗余數(shù)據(jù)RBW被寫入至冗余存儲器區(qū)域MR的單元單位。
[0111]根據(jù)本實施例所示，由于在傳送輸入/輸出緩沖數(shù)據(jù)時不用像先前技術一樣移動位址指標即可依序讀出數(shù)據(jù)并可在控制器側進行缺陷單元與冗余單元的數(shù)據(jù)轉換，因此可以使快閃存儲器的數(shù)據(jù)輸入/輸出動作高速化。除此之外，在控制器側的制程方面，為了縮小存儲器晶片內(nèi)的周邊電路區(qū)域，欄控制被移至控制器側，因此可以提升處理速度。由于將欄控制移至控制器側，快閃存儲器的欄控制電路可以具備較簡單的結構，因此也可以節(jié)省周邊電路的空間。
[0112]上述實施例表現(xiàn)出頁面讀出和頁面寫入的例子，但本發(fā)明同樣也可適用于上述以外的讀出和寫入。舉例而言，在根據(jù)指定的列位址由控制器進行一定范圍的數(shù)據(jù)的讀出和寫入的情況下，也可適用本發(fā)明的冗余架構。此外，在上述實施例中，控制器30內(nèi)的欄控制部330主要是藉由軟體進行數(shù)據(jù)處理，但也可以通過硬件進行處理。除此之外，在上述實施例中，圖3中存儲器區(qū)塊配置為一列的情況僅為例示，并不用于限定本發(fā)明，舉例而言，存儲器區(qū)塊也可以配置在字元線選擇電路150的兩側，藉由一條位元線即可選擇二個頁面。此外，頁面緩沖器以及數(shù)據(jù)暫存器的組成也可根據(jù)陣列的組成以及數(shù)據(jù)輸入/輸出的管線處理等作適當?shù)脑黾优c變更。另外，在上述實施例中，快閃存儲器僅為例示，本發(fā)明的冗余架構也可以適用于快閃存儲器以外的非揮發(fā)性存儲器與揮發(fā)性存儲器等。
[0113]以上所述為實施例的概述特征。所屬【技術領域】中具有通常知識者應可以輕而易舉地利用本發(fā)明為基礎設計或調(diào)整以實行相同的目的和/或達成此處介紹的實施例的相同優(yōu)點。所屬【技術領域】中具有通常知識者也應了解相同的配置不應背離本創(chuàng)作的精神與范圍，在不背離本創(chuàng)作的精神與范圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示范性的步驟，但這些步驟并不一定要以所表示的順序執(zhí)行?？闪硗饧尤?、取代、改變順序和/或消除步驟以視情況而作調(diào)整，并與所揭露的實施例精神和范圍一致。
【權利要求】
1.一種存儲器裝置，其特征是，所述存儲器裝置包括: 至少一存儲器； 一控制器，控制所述至少一存儲器；以及 連接單元，連接至所述至少一存儲器與所述控制器； 其中所述至少一存儲器包括: 一存儲器區(qū)域，包括多個存儲元件； 一冗余存儲器區(qū)域，包括多個存儲元件；以及 冗余信息存儲部，存儲用于所述存儲器區(qū)域的存儲元件的冗余信息； 其中所述控制器包括: 控制部，根據(jù)所述冗余信息存儲部所存儲的所述冗余信息，控制從所述至少一存儲器讀出的數(shù)據(jù)以及寫入至所述至少一存儲器的數(shù)據(jù)。
2.如權利要求1所示的存儲器裝置，其特征是，所述控制部包括: 請求部，對所述至少一存儲器請求傳送所述冗余信息； 冗余信息存放部，存放所傳送來的所述冗余信息；以及 欄控制部，根據(jù)所存放的所述冗余信息，對從所述至少一存儲器讀出的數(shù)據(jù)以及寫入至所述至少一存儲器的數(shù)據(jù)進行欄控制。
3.如權利要求1所述的 存儲器裝置，其特征是，所述冗余信息包括所述存儲器區(qū)域中具有物理缺陷的存儲元件的欄位址信息。
4.如權利要求1所述的存儲器裝置，其特征是，所述至少一存儲器包括； 輸出部，連續(xù)輸出從所述存儲器區(qū)域以及所述冗余存儲器區(qū)域讀出的數(shù)據(jù)； 其中所述控制器的所述控制部根據(jù)所述冗余信息，將從所述存儲器區(qū)域中具有缺陷的存儲元件讀出的數(shù)據(jù)替換成從所述冗余存儲器區(qū)域的存儲元件讀出的數(shù)據(jù)。
5.如權利要求4所述的存儲器裝置，其特征是，所述輸出部包括: 數(shù)據(jù)存放部，存放透過所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的各位元線所讀出的數(shù)據(jù)； 其中所述輸出部連續(xù)串列地輸出所述數(shù)據(jù)存放部所存放的數(shù)據(jù)。
6.如權利要求1所述的存儲器裝置，其特征是，所述至少一存儲器包括； 輸入部，接收寫入至所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的數(shù)據(jù)； 其中所述控制器的所述控制部根據(jù)所述冗余信息，將寫入至所述存儲器區(qū)域中的具有缺陷的存儲元件的數(shù)據(jù)替換成寫入至所述冗余存儲器區(qū)域的存儲元件的數(shù)據(jù)。
7.如權利要求6所述的存儲器裝置，其特征是，所述輸入部包括； 數(shù)據(jù)存放部，存放透過所述存儲器區(qū)域以及所述冗余存儲器區(qū)域的各位元線所寫入的數(shù)據(jù)； 其中所述輸入部被連續(xù)串列地輸入從所述控制器來的寫入數(shù)據(jù)，并將所輸入的寫入數(shù)據(jù)傳送至所述數(shù)據(jù)存放部。
8.如權利要求2所述的存儲器裝置，其特征是，在輸入電力至所述控制器時，所述請求部發(fā)出對所述至少一存儲器請求傳送所述冗余信息的命令。
9.如權利要求2所述的存儲器裝置，其特征是，所述冗余信息存放部為非揮發(fā)性存儲器。
10.如權利要求1所述的存儲器裝置，其特征是，所述至少一存儲器為由硅基板上的多個NAND串列所形成的快閃存儲器晶片，所述控制器為形成于與所述快閃存儲器晶片不同的硅基板上的控制器晶片，且所述快閃存儲器晶片和所述控制器晶片為被模塊化。
11.如權利要求1所述的存儲器裝置，其特征是，所述快閃存儲器晶片和所述控制器晶片配置于一個封裝內(nèi)。
12.一種快閃存儲器的存儲器區(qū)域中的具有缺陷的存儲器元件的冗余方法，其特征是，所述方法包括: 在輸入電力至控制器時，傳送快閃存儲器所存儲的與所述具有缺陷的存儲器元件有關的冗余信息至所述控制器；以及 在對所述快閃存儲器進行數(shù)據(jù)讀出以及數(shù)據(jù)寫入時，由所述控制器根據(jù)所述冗余信息控制所讀出的數(shù)據(jù)以及待寫入的數(shù)據(jù)。
13.如權利要求12所述的冗余方法，其特征是，所述控制器根據(jù)所述冗余信息將具有缺陷的存儲器元件的數(shù)據(jù)替換成冗余用的存儲元件的數(shù)據(jù)。
14.如權利要求12所述的冗余方法，其特征是，在所述快閃存儲器中頁面所讀出的頁面數(shù)據(jù)包括存儲器區(qū)域的存儲元件的數(shù)據(jù)以及冗余存儲器區(qū)域的存儲元件的數(shù)據(jù)，所述頁面數(shù)據(jù)從數(shù)據(jù)暫存器連續(xù)讀出并提供至所述控制器。
15.如權利要求12所述的冗余方法，其特征是，在對所述快閃存儲器的寫入動作中，該控制器根據(jù)所述冗余信息形成頁面數(shù)據(jù)，并將所形成的頁面數(shù)據(jù)傳送至所述快閃存儲器，其中所述快閃存儲器將所述頁面數(shù)據(jù)連續(xù)地輸入數(shù)據(jù)暫存器，并透過各位元線將所輸入的頁面數(shù)據(jù)提供至存儲 器區(qū)域的存儲元件以及冗余存儲器區(qū)域的存儲元件。
【文檔編號】G11C29/24GK103489486SQ201210387036
【公開日】2014年1月1日 申請日期:2012年10月12日 優(yōu)先權日:2012年6月13日
【發(fā)明者】荒川賢一 申請人:華邦電子股份有限公司