專利名稱：一種適用于隨機存儲器的靈敏放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及隨機存儲器的靈敏放大器設(shè)計，尤其涉及電流型靈敏放大器的 設(shè)計。
背景技術(shù)：
隨著微電子技術(shù)的進(jìn)步，半導(dǎo)體技術(shù)已經(jīng)進(jìn)入深亞微米和超深亞微米階 段，可以將一個相當(dāng)復(fù)雜的數(shù)字系統(tǒng)集成在一塊芯片上。在這些復(fù)雜的數(shù)字系 統(tǒng)中，通常都需要大量的各種各樣的存儲器，尤其是對高速、低功耗、大容量 隨機存儲器的需求越來越多。
大容量隨機存儲器電路設(shè)計中通常需要重點考慮提高存儲器訪問速度并 降低面積和功耗。隨著集成度的提高，每一對位線上連接的存儲單元數(shù)在增加， 使位線加長，位線電容增大，在一定的位線擺幅和驅(qū)動電流條件下，將使讀操
作時位線通過單元^:電速度很慢。為了提高讀出速度，必須縮短位線放電時間。 一個解決辦法就是減小位線上的電壓擺幅，也就是互補位線上的電壓差應(yīng)盡量 小，在正常讀操作時通過靈敏放大器對兩根互補位線上的小電壓差進(jìn)行放大， 將內(nèi)部擺幅放大到電源電壓至地的全幅度。因此，采用靈敏放大器是減少存儲 器陣列延遲、提高存儲器讀取速度的重要手段。隨機存儲器的靈敏放大器一般 分電壓型和電流型兩種。電壓靈敏放大器速度慢，受工藝偏差影響大；電流靈 敏放大器面積大，控制復(fù)雜。.
另外，動態(tài)隨才幾存儲器的讀操作過程是破壞性讀出，當(dāng)字線的高電平到來 后，存儲單元的MOS管導(dǎo)通，若存儲單元的電容中存儲有電荷(存儲1信號)， 電容就要放電，則會使數(shù)據(jù)線(位線)的電位由高變低，使電容中存儲的電荷 (存儲l信號)丟失。為了保持電容器原記憶內(nèi)容，應(yīng)當(dāng)在讀操作之后立刻跟 隨一次回寫操作。
在動態(tài)隨機存儲器的靈敏放大器的現(xiàn)有技術(shù)中，為了完成回寫操作，往往 需要一個單獨的復(fù)雜的電路，導(dǎo)致面積比較大。同時受到輸出線電容的影響，讀寫速度比較慢。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種適用于隨機存儲器的靈敏放大器， 以降低靈敏放大器面積，并提高存儲器訪問速度。
為解決上述技術(shù)問題，本發(fā)明提供技術(shù)方案如下
一種適用于隨才踏儲器的靈敏放大器，包括，放大電路、隔離電路、負(fù)載 電阻電路、預(yù)充電電路和選擇電路，其中
所述放大電路通過所述隔離電路與所述負(fù)載電阻電路連接，所述隔離電路 將位線bl， bl一b和隔離線a0， b0隔開，所述預(yù)充電電i 各和所述選擇電路連接 在隔離線a0， bO之間；
所述放大電路用于對位線bl, blj3上的信號進(jìn)行放大；
所述隔離電路用于在對存儲器進(jìn)行讀、寫或者刷新操作時，接通隔離線 a0, bO和位線bl， b1—b;
所述負(fù)載電阻電路用于感應(yīng)電流；
所述預(yù)充電電路用于對隔離線aO, bO以及位線bl ， bl一b進(jìn)行預(yù)充電； 所述選擇電路用于在進(jìn)行讀或者寫操作時，接通隔離線a0, bO和存儲器 豐lr出端gbl， gbl一b。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是
1、 省去了現(xiàn)有技術(shù)中的數(shù)據(jù)回寫電路，從而節(jié)省了面積；
2、 位線與放大電路的輸出被隔離電路隔開，使得對存儲器的讀寫速度加
快；
3、 晶體管數(shù)量很少，降低了功耗。


圖1為本發(fā)明的適用于隨才踏儲器的靈敏放大器的原理框圖2為本發(fā)明實施例1的靈敏放大器的具體電路圖3為利用圖2所示的靈壽文;改大器的讀過程波形圖4為利用圖2所示的靈敏^:大器的寫過程波形圖5為本發(fā)明實施例2的靈敏放大器的具體電路圖6為利用圖5所示的靈敏;^文大器的讀過程波形圖；圖7為利用圖5所示的靈壽文放大器的寫過程波形圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實 施例對本發(fā)明進(jìn)行詳細(xì)描述。
參照圖1，本發(fā)明的適用于隨機存儲器的靈敏放大器主要包括放大電路、 隔離電路、負(fù)載電阻電路、預(yù)充電電路和選擇電路。所述放大電路通過所述隔 離電路與所述負(fù)載電阻電路連接，所述隔離電路將位線bl， bl一b和隔離線a0, b0隔開，所述預(yù)充電電路和所述選擇電路連接在隔離線aO， b0之間。
所述放大電路用于對位線bl, blj5上的信號進(jìn)行放大；所述隔離電路用于 在對存儲器進(jìn)行讀、寫或者刷新操作時，接通隔離線a0， bO和位線bl, bl—b; 所述負(fù)載電阻電路用于感應(yīng)電流；所述預(yù)充電電路用于對隔離線a0， b0以及 位線bl , blj)進(jìn)行預(yù)充電；所述選擇電路用于在進(jìn)行讀或者寫操作時，接通 隔離線a0， bO和存儲器輸出端gbl, gbl—b。
可以看出，在本發(fā)明的靈敏放大器中，由于位線bl, bl—b與隔離線a0, bO(即，放大電路的輸出)被隔離電路隔開，消除了因為寄生電容(線電容) 帶來的速度慢的問題；并且，由于在對存儲器進(jìn)行讀操作的同時，完成數(shù)據(jù)回 寫操作，省去了現(xiàn)有技術(shù)中的復(fù)雜的數(shù)據(jù)回寫電路，從而減小了放大器的面積， 提高了訪問速度。
以下給出所述靈敏放大器的具體電路的兩個較佳實施例。
實施例1
參照圖2，所述靈敏放大器主要包括PMOS管Pl和P2; NMOS管Nl 和N2;畫OS管N3和N4; PMOS管P3和P4;畫OS管N5和N6。
其中，Pl和P2構(gòu)成放大電路，Nl和N2構(gòu)成隔離電路，N3和N4構(gòu)成 負(fù)載電阻電路，P3和P4構(gòu)成預(yù)充電電路，N5和N6構(gòu)成選擇電路。具體連接 如下
Pl的源極、襯底接電源電壓Vdd， P1的柵極接N2的源極，Pl的漏極接 Nl的漏極；P2的源極、襯底接電源電壓Vdd， P2的柵極接N1的源極，P2 的漏極接N2的漏極；N3的源極、襯底接地電壓Vss， N3的柵極接N2的漏 極，N3漏極接N1的源極；N4的源極、襯底接地電壓Vss， N4的柵極接N1
8的漏極，N4的漏極接N2的源極；Nl的襯底接地電壓Vss， Nl的源極接互補 位線bl—b, Nl的漏才及4矣隔離線b0; N2的4十底接地電壓Vss, N2的源極4妄位 線bl ， N2的漏極，接隔離線a0。
P3的襯底、源極接電源電壓Vdd， P3的漏極接隔離線b0; P4的襯底、 源極4妄電源電壓Vdd, P4的漏極接隔離線a0。
N5的漏極接隔離線b0, N5的源極接存儲器輸出端gbl一b; N6的漏極接 隔離線aO, N6的源極接存儲器輸出端gbl。
Nl、 N2的柵極被提供有隔離控制信號sa，隔離控制信號sa為低電平時， Nl、 N2斷開，隔離控制信號sa為Vdd+Vtn時，Nl、 N2導(dǎo)通，其中，Vtn為 NMOS管的閾值電壓。在Nl和N2導(dǎo)通時，Pl和P2交叉耦合形成正反饋， 對位線bl、 bl一b上的電平信號放大后輸出到隔離線aO、 b0。由于在N1和N2 導(dǎo)通時，提供的隔離控制信號sa為Vdd+Vtn，因而能夠消掉閾值損失。
Nl和N2構(gòu)成隔離電路將位線bl、 blj3與隔離線a0、 b0隔開，消除了因 為寄生電容(線電容)帶來的速度慢的問題。而且，在對存儲器進(jìn)行讀操作時， N1和N2導(dǎo)通，位線bl、 bl—b與隔離線aO、 bO接通，將全擺幅的電壓導(dǎo)通給 位線，這就能夠同時完成數(shù)據(jù)回寫操作，省去了現(xiàn)有技術(shù)中的復(fù)雜的數(shù)據(jù)回寫 電路，從而減小了放大器的面積。
N3和N4構(gòu)成的負(fù)載電阻電路，工作在線性區(qū)，作為電阻，感應(yīng)電流。
P3、 P4的柵極被提供有預(yù)充電控制信號eq_b,預(yù)充電控制信號eq_b為低 電平時，P3、 P4導(dǎo)通，隔離線aO, bO被預(yù)充電到Vdd,位線bl, bl—b回復(fù) 到低電平，預(yù)充電控制信號eqj)為高電平時，P3、 P4斷開。
N5、 N6的柵極被提供有選通控制信號cs,選通控制信號cs為高電平時， N5、 N6導(dǎo)通，選通控制信號cs為低電平時，N5、 N6斷開。N5、 N6導(dǎo)通時， 若執(zhí)行的是讀操作，則隔離線a0、 b0上的信號輸出到存儲器輸出端gbl， gbl_b; 若執(zhí)行的是寫操作，則存儲器輸出端gbl, gbLb上的信號被輸入到隔離線aO， b0，進(jìn)而通過位線bl, bl—b寫入到存儲單元中。
參照圖3，利用圖2所示的靈敏放大器的讀過程具體如下
當(dāng)預(yù)充電控制信號eq_b由低到高，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由0到Vdd+Vtn,產(chǎn)生兩支不同的電流，放大電路放大電流差，通過使選通控制信號cs由低到高，傳送a0, b0的信號到存儲 器輸出端gbl, gbl—b,從而讀出數(shù)據(jù)。在讀出數(shù)據(jù)的同時，數(shù)據(jù)回寫到存儲單 元。然后中斷信號cs、 sa、 WL的供應(yīng)，并使信號eq_b由高到低，aO, b0預(yù) 充電到Vdd， bl, bl—b電位回復(fù)為零。
參照閨4，利用圖2所示的靈敏放大器的寫過程具體如下 當(dāng)預(yù)充電控制信號eq_b由低到高，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由0到Vdd+Vtn,產(chǎn)生兩支不同的電流，放大電 路放大電流差，通過使選通控制信號cs由低到高，寫入數(shù)據(jù)到a0, b0，同時 傳到bl, bl—b，實現(xiàn)數(shù)據(jù)寫入。然后中斷信號cs、 sa、 WL的供應(yīng)，并使信號 eqjD由高到^f氐，a0, bO預(yù)充電到Vdd, bl, bl—b電位回復(fù)為零。
利用圖2所示的靈翁:;故大器的刷新過程與上述的讀過程類似，具體如下 當(dāng)預(yù)充電控制信號eqj3由低到高，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由0到Vdd+Vtn,產(chǎn)生兩支不同的電流，放大電 流放大電流差，將數(shù)據(jù)重新寫入存儲單元，然后中斷信號sa、 WL的供應(yīng)，并 使信號eqj3由高到低，a0， bO預(yù)充電到Vdd, bl， bl—b電位回復(fù)為零。 實施例2
參照圖5，所述靈敏放大器主要包括PMOS管P7和P8; PMOS管P5 和P6; NMOS管N9和N10; NMOS管N7和N8; NMOS管Nil和N12。
其中，P7和P8構(gòu)成負(fù)載電阻電路，P5和P6構(gòu)成隔離電路，N9和N10 構(gòu)成放大電路，N7和N8構(gòu)成預(yù)充電電路，Nil和N12構(gòu)成選擇電路。具體 連接如下
P7的源極、襯底接電源電壓Vdd, P7的柵極接P6的源極，P7的漏極接 P5的漏才及；P8的源才及、#十底4妄電源電壓Vdd, P8的柵4及4妄P5的源才及，P8的 漏極接P6的漏極；N9的源極、襯底接地電壓Vss, N9的柵極接P6的漏極， N9的漏極接P5的源極；N10的源極、襯底接地電壓Vss, N10的柵極接P5 的漏極，N10的漏極接P6的源極；P5的襯底接電源電壓Vdd, P5的漏極接 互補位線bl—b, P5的源極接隔離線b0; P6的襯底接電源電壓Vdd, P6的漏 極接位線bl， P6的源極接隔離線a0;
N7的襯底、源極接地電壓Vss， N7的漏極接隔離綿b0; N8的襯底、源
10極接地電壓Vss， N8的漏極接隔離線a0。
Nll的漏極接隔離線bO, Nll的源極接存儲器輸出端gb1—b; N12的漏極 接隔離線aO, N12的源才及接存儲器輸出端gbl。
P5、 P6的柵極被4是供有隔離控制信號sa，隔離控制信號sa為Vdd時，P5、 P6斷開，隔離控制信號sa為-Vtp時，P5、 P6導(dǎo)通，其中，Vtp為PMOS管的 闊值電壓。在P5和P6導(dǎo)通時，N9和N10交叉耦合形成正反饋，對位線bl、 bl一b上的電平信號放大后輸出到隔離線a0、 b0。由于在P5和P6導(dǎo)通時，提 供的隔離控制信號sa為-Vtp，因而能夠消掉閾值損失。
P5和P6構(gòu)成隔離電路將位線bl、 b1—b與隔離線aO、 b0隔開，消除了因 為寄生電容(線電容)帶來的速度慢的問題。而且，在對存儲器進(jìn)行讀操作時， P5和P6導(dǎo)通，位線bl、 b1—b與隔離線aO、 bO接通，將全擺幅的電壓導(dǎo)通給 位線，這就能夠同時完成數(shù)據(jù)回寫操作，省去了現(xiàn)有^t術(shù)中的復(fù)雜的數(shù)據(jù)回寫 電路，從而減小了放大器的面積。
P7和P8構(gòu)成的負(fù)載電阻電路，工作在線性區(qū)，作為電阻，感應(yīng)電流。
N7、 N8的柵極被提供有預(yù)充電控制信號eq_b，預(yù)充電控制信號eq_b為 高電平時，N7、 N8導(dǎo)通，隔離線aO， bO被預(yù)充電到Vss，位線bl, bl—b回復(fù) 到高電平，預(yù)充電控制信號eqj)為低電平時，N7、 N8斷開。
N11、N12的柵極被提供有選通控制信號cs,選通控制信號cs為高電平時， Nll、 N12導(dǎo)通，選通控制信號cs為低電平時，Nll、 N12斷開。Nll、 N12 導(dǎo)通時，若執(zhí)行的是讀操作，則隔離線aO、 b0上的信號輸出到存儲器輸出端 gbl， gbl一b;若執(zhí)行的是寫操作，則存儲器輸出端gbl, gblj 上的信號被輸入 到隔離線aO， b0,進(jìn)而通過位線bl, bl—b寫入到存儲單元中。
參照圖6,利用圖5所示的靈敏放大器的讀過程具體如下
當(dāng)預(yù)充電控制信號eqj3由高到低，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由Vdd到-Vtp,產(chǎn)生兩支不同的電流，放大電路 放大電流差，通過使選通控制信號cs由低到高，傳送aO, bO的信號到存儲器 輸出端gbl， gbl_b,從而讀出數(shù)據(jù)。在讀出數(shù)據(jù)的同時，數(shù)據(jù)回寫到存儲單元。 然后中斷信號cs、 sa、 WL的供應(yīng)，并使信號eq_b由低到高，a0， bO預(yù)充電 到Vss, bl， bl—b電位回復(fù)為高電位。參照圖7,利用圖5所示的靈壽文放大器的寫過程具體如下 當(dāng)預(yù)充電控制信號eq_b由高到低，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由Vdd到-Vtp，產(chǎn)生兩支不同的電流，放大電路 放大電流差，通過使選通控制信號cs由低到高，寫入數(shù)據(jù)到a0， b0,同時傳 到bl， bl—b,實現(xiàn)數(shù)據(jù)寫入。然后中斷信號cs、 sa、 WL的供應(yīng)，并使信號eq_b 由低到高，a0， bO預(yù)充電到Vss, bl, bl—b電位回復(fù)為高電位。
利用圖5所示的靈敏放大器的刷新過程與上述的讀過程類似，具體如下 當(dāng)預(yù)充電控制信號eqj 由高到低，字線WL由高到低，存儲單元導(dǎo)通晶 體管導(dǎo)通，隔離控制信號sa由Vdd到-Vtp，產(chǎn)生兩支不同的電流，放大電流 放大電流差，將數(shù)據(jù)重新寫入存儲單元，然后中斷信號sa、 WL的供應(yīng)，并使 信號eqj)由低到高，a0， bO預(yù)充電到Vss, bl, bl—b電位回復(fù)為高電位。
最后應(yīng)當(dāng)說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制， 本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同 替換，而不脫離本發(fā)明技術(shù)方案的精神范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求 范圍當(dāng)中。
權(quán)利要求
1.一種適用于隨機存儲器的靈敏放大器，其特征在于，包括，放大電路、隔離電路、負(fù)載電阻電路、預(yù)充電電路和選擇電路，其中所述放大電路通過所述隔離電路與所述負(fù)載電阻電路連接，所述隔離電路將位線(b1，b1_b)和隔離線(a0，b0)隔開，所述預(yù)充電電路和所述選擇電路連接在隔離線(a0，b0)之間；所述放大電路用于對位線(b1，b1_b)上的信號進(jìn)行放大；所述隔離電路用于在對存儲器進(jìn)行讀、寫或者刷新操作時，接通隔離線(a0，b0)和位線(b1，b1_b)；所述負(fù)載電阻電路用于感應(yīng)電流；所述預(yù)充電電路用于對隔離線(a0，b0)以及位線b1，b1_b進(jìn)行預(yù)充電；所述選擇電路用于在進(jìn)行讀或者寫操作時，接通隔離線(a0，b0)和存儲器輸出端(gb1，gb1_b)。
2. 如權(quán)利要求1所述的靈敏放大器，其特征在于 所述放大電路包括第一PMOS管(Pl)和第二PMOS管(P2),所述隔離電路包括第一NMOS管(Nl)和第二NMOS管(N2)，所述負(fù)載電阻電路包 括第三NMOS管(N3)和第四NMOS管(N4);第一 PMOS管(PI)的源極、襯底接電源電壓(Vdd),第一 PMOS管(PI) 的柵極接第二 NMOS管(N2)的源極，第一 PMOS管(PI)的漏極接第一 NMOS管(Nl)的漏極；第二 PMOS管(P2 )的源極、襯底接電源電壓(Vdd),第二 PMOS管(P2 ) 的柵極接第一 NMOS管(Nl )的源極，第二 PMOS管(P2)的漏極接第二 NMOS管(N2)的漏極；第三NMOS管(N3 )的源極、襯底接地電壓(Vss),第三NMOS管(N3 ) 的柵極接第二NMOS管(N2)的漏極，第三NMOS管(N3)的漏極接第一 NMOS管(Nl)的源極；第四NMOS管(N4 )的源極、襯底接地電壓(Vss),第四NMOS管(N4) 的柵極接第一 NMOS管(Nl )的漏極，第四NMOS管(N4)的漏極接第二NMOS管(N2)的源極；第一 NMOS管(Nl )的襯底接地電壓(Vss)，第一 NMOS管(Nl )的 源極接互補位線(bl_b),第一NMOS管(Nl)的漏極接隔離線(bO);第二NMOS管(N2)的襯底接地電壓(Vss),第二NMOS管(N2)的 源極接位線(bl)，第二NMOS管(N2)的漏極接隔離線(a0);第一NMOS管(N1)、第二NMOS管(N2)的柵極被提供有隔離控制信 號(sa),隔離控制信號(sa)為低電平時，第一NM0S管(N1)、第二NMOS 管(N2)斷開，隔離控制信號(sa)為Vdd+Vtn時，第一NMOS管(Nl)、 第二NMOS管(N2)導(dǎo)通，其中，Vtn為NMOS管的閾值電壓。
3. 如權(quán)利要求2所述的靈敏放大器，其特征在于 所述預(yù)充電電路包括第三PMOS管(P3)和第四PMOS管(P4);第三PMOS管(P3 )的襯底、源極接電源電壓(Vdd),第三PMOS管(P3 ) 的漏極接隔離線(b0);第四PMOS管(P4 )的襯底、源極接電源電壓(Vdd )，第四PMOS管(P4) 的漏極接隔離線(a0);第三PMOS管(P3 )、第四PMOS管(P4)的柵極被提供有預(yù)充電控制信 號(eq_b),預(yù)充電控制信號(eq_b)為低電平時，第三PMOS管(P3)、第 四PMOS管(P4)導(dǎo)通，隔離線(aO, b0)被預(yù)充電到Vdd，位線(bl, bl_b) 回復(fù)到低電平，預(yù)充電控制信號(eq_b)為高電平時，第三PMOS管(P3 )、 第四PMOS管(P4)斷開。
4. 如權(quán)利要求2所述的靈敏^L大器，其特征在于 所述選擇電路包括第五NMOS管(N5)和第六NMOS管(N6); 第五NMOS管(N5)的漏極接隔離線(b0),第五NMOS管(N5)的源極接存儲器輸出端(gbl—b);第六NMOS管(N6)的漏極接隔離線(a0)，第六NMOS管(N6)的源 極接存儲器輸出端(gbl);第五NMOS管(N5 )、第六NMOS管(N6 )的柵極被提供有選通控制信 號(cs)，選通控制信號(cs)為高電平時，第五NMOS管(N5)、第六NMOS 管(N6)導(dǎo)通，選通控制信號(cs)為低電平時，第五NMOS管(N5)、第六NMOS管(N6)斷開。
5. 如權(quán)利要求1所述的靈敏放大器，其特征在于所述負(fù)載電阻電路包括第七PMOS管(P7)和第八PMOS管(P8)，所述 隔離電路包括第五PMOS管(P5 )和第六PMOS管(P6 ),所述放大電路包括 第九NMOS管(N9)和第十NMOS管(N10);第七PMOS管(P7 )的源極、襯底接電源電壓(Vdd )，第七PMOS管(P7 ) 的柵極接第六PMOS管(P6)的源極，第七PMOS管(P7)的漏極接第五PMOS 管(P5)的漏極；第八PMOS管(P8 )的源極、襯底接電源電壓(Vdd),第八PMOS管(P8 ) 的柵極接第五PMOS管(P5 )的源極，第八PMOS管(P8 )的漏極接第六PMOS 管(P6)的漏極；第九NMOS管(N9 )的源極、襯底接地電壓(Vss )，第九NMOS管(N9 ) 的柵極接第六PMOS管(P6)的漏極，第九NMOS管(N9)的漏極接第五 PMOS管(P5)的源極；第十NMOS管(N10 )的源極、襯底接地電壓(Vss )，第十NMOS管(N10 ) 的柵極接第五PMOS管(P5)的漏極，第十NMOS管(N10)的漏極接第六 PMOS管(P6)的源極；第五PMOS管(P5)的襯底接電源電壓(Vdd)，第五PMOS管(P5)的 漏極接互補位線(bl_b),第五PMOS管(P5)的源極接隔離線(b0);第六PMOS管(P6)的襯底接電源電壓(Vdd)，第六PMOS管(P6)的 漏極接位線(bl)，第六PMOS管(P6)的源極接隔離線(a0);第五PMOS管(P5)、第六PMOS管(P6)的柵極被提供有隔離控制信號 (sa),隔離控制信號(sa)為Vdd時，第五PMOS管(P5)、第六PMOS管 (P6)斷開，隔離控制信號(sa)為-Vtp時，第五PMOS管(P5)、第六PMOS 管(P6)導(dǎo)通，其中，Vtp為PMOS管的閾值電壓。
6. 如權(quán)利要求5所述的靈敏放大器，其特征在于 所述預(yù)充電電路包括笫七NMOS管(N7)和第八NMOS管(N8);第七NMOS管(N7 )的襯底、源極接地電壓(Vss),第七NMOS管(N7) 的漏極接隔離線(b0);第八NMOS管(N8 )的襯底、源極接地電壓(Vss )，第八NMOS管(N8 ) 的漏極接隔離線(a0);第七NMOS管(N7)、第八NMOS管(N8)的柵極被提供有預(yù)充電控制 信號(eq_b),預(yù)充電控制信號(eq_b)為高電平時，第七NMOS管(N7)、 第八NMOS管(N8)導(dǎo)通，隔離線(a0， b0)被預(yù)充電到Vss，位線(bl, bl_b ) 回復(fù)到高電平，預(yù)充電控制信號(eq_b)為低電平時，第七NMOS管(N7)、 第八NMOS管(N8)斷開。
7.如權(quán)利要求5所述的靈敏放大器，其特征在于所述選擇電路包括第十一NMOS管(Nil)和第十二NMOS管(N12);第十一NMOS管(Nil)的漏極接隔離線(b0),第十一NMOS管(Nil) 的源極接存儲器輸出端(gbl一b);第十二NMOS管(N12)的漏極接隔離線(a0),第十二NMOS管(N12) 的源極接存儲器輸出端(gbl);第十一NMOS管(Nll)、第十二NMOS管(N12)的柵極被提供有選通 控制信號(cs),選通控制信號(cs)為高電平時，第十一NMOS管(Nll)、 第十二NMOS管(N12)導(dǎo)通，選通控制信號(cs)為低電平時，第十一NMOS 管(Nll)、第十二NMOS管(N12)斷開。
全文摘要
本發(fā)明公開了一種適用于隨機存儲器的靈敏放大器，包括，放大電路、隔離電路、負(fù)載電阻電路、預(yù)充電電路和選擇電路，其中所述放大電路用于對位線b1，b1_b上的信號進(jìn)行放大；所述隔離電路用于在對存儲器進(jìn)行讀、寫或者刷新操作時，接通隔離線a0，b0和位線b1，b1_b；所述負(fù)載電阻電路用于感應(yīng)電流；所述預(yù)充電電路用于對隔離線a0，b0以及位線b1，b1_b進(jìn)行預(yù)充電；所述選擇電路用于在進(jìn)行讀或者寫操作時，接通隔離線a0，b0和存儲器輸出端gb1，gb1_b。依照本發(fā)明，能夠降低靈敏放大器面積，并提高存儲器訪問速度。
文檔編號G11C11/409GK101562042SQ200810104028
公開日2009年10月21日 申請日期2008年4月14日 優(yōu)先權(quán)日2008年4月14日
發(fā)明者劉奎偉, 賽 張 申請人:北京芯技佳易微電子科技有限公司