專(zhuān)利名稱(chēng)：：取樣電路及取樣方法
技術(shù)領(lǐng)域：
：本發(fā)明提供一種取樣電路與一種取樣方法，尤指一種利用全上升沿觸發(fā)取樣使得系統(tǒng)造成取樣時(shí)鐘信號(hào)工作周期(dutycycle)偏離50%時(shí)仍然能正確取樣數(shù)據(jù)的取樣電路與取樣方法。
背景技術(shù)：
：一般在數(shù)字電路中都會(huì)提供一取樣信號(hào)(通常為一時(shí)鐘)來(lái)作為取樣數(shù)據(jù)時(shí)的參考基準(zhǔn)，例如在雙倍數(shù)據(jù)速率動(dòng)態(tài)存取存儲(chǔ)器(DDRDRAM)中，存在有數(shù)據(jù)信號(hào)(datasignal,DQ)以及數(shù)據(jù)選通信號(hào)(datastrobesignal,DQS),其中數(shù)據(jù)選通信號(hào)的上升沿(risingedge)以及下降沿(fallingedge)分別被用來(lái)取樣數(shù)據(jù)信號(hào)，但是由于數(shù)據(jù)選通信號(hào)必須經(jīng)過(guò)延遲鏈(delaychain)電路以及時(shí)鐘緩沖器(clockbuffer)的關(guān)系，常會(huì)造成數(shù)據(jù)選通信號(hào)的工作周期(DutyCycle)不是剛好50%，使得雙倍數(shù)據(jù)速率動(dòng)態(tài)存取存儲(chǔ)器中的控制器使用數(shù)據(jù)選通信號(hào)的下降沿來(lái)取樣數(shù)據(jù)信號(hào)時(shí)的時(shí)序預(yù)留空間(TimingMargin)變小，而影響雙倍數(shù)據(jù)速率動(dòng)態(tài)存取存儲(chǔ)器可以執(zhí)行的最高速度。請(qǐng)參考圖1，圖1為數(shù)據(jù)信號(hào)DQ、工作周期50。/。的數(shù)據(jù)選通信號(hào)DQSl以及工作周期非50%的數(shù)據(jù)選通信號(hào)DQS2的波形圖。一般情況下數(shù)據(jù)選通信號(hào)DQS1以及DQS2的周期與數(shù)據(jù)信號(hào)DQ的周期相同且上升沿會(huì)位于數(shù)據(jù)信號(hào)DQ的數(shù)據(jù)有效區(qū)間的中心點(diǎn)P,因此對(duì)數(shù)據(jù)選通信號(hào)DQSl以及DQS2的上升沿來(lái)說(shuō)，其時(shí)序預(yù)留空間皆為T(mén)M1。因?yàn)閿?shù)據(jù)選通信號(hào)DQSl的工作周期為50%,因此對(duì)數(shù)據(jù)選通信號(hào)DQS1的下降沿來(lái)說(shuō)，其時(shí)序預(yù)留空間亦為T(mén)M1，但是數(shù)據(jù)選通信號(hào)DQS2的工作周期并非50%,因此對(duì)數(shù)據(jù)選通信號(hào)DQS2的下降沿來(lái)說(shuō)，其時(shí)序預(yù)留空間縮小為T(mén)M2。
發(fā)明內(nèi)容所以本發(fā)明提供一種利用全上升沿觸發(fā)取樣，使得系統(tǒng)造成取樣時(shí)鐘信4號(hào)工作周期(dutycycle)偏離50%時(shí)仍然能正確取樣數(shù)據(jù)的取樣電路與取樣方法，以解決上述問(wèn)題。依據(jù)本發(fā)明實(shí)施例，其揭露一種取樣電路。該取樣電路包含有一取樣單元，其檢測(cè)一第一延遲信號(hào)與一第二延遲信號(hào)的邊緣觸發(fā)(edgetrigger)來(lái)分別取樣一輸入數(shù)據(jù)以產(chǎn)生一輸出數(shù)據(jù)；一第一延遲鏈(delaychain)電路，耦接于該取樣單元，用來(lái)延遲一取樣時(shí)鐘信號(hào)以輸出該第一延遲信號(hào)；一第一反相器(inverter),用來(lái)反向該取樣時(shí)鐘信號(hào)以產(chǎn)生一反向取樣時(shí)鐘信號(hào)；以及一第二延遲鏈電路，耦接于該第一反相器與該取樣單元，用來(lái)延遲該反向取樣時(shí)鐘信號(hào)以輸出該第二延遲信號(hào)。依據(jù)本發(fā)明另一實(shí)施例，其揭露一種取樣方法。該取樣方法包含有檢測(cè)一第一延遲信號(hào)與一第二延遲信號(hào)的邊緣觸發(fā)(edgetrigger)來(lái)分別取樣一輸入數(shù)據(jù)以產(chǎn)生一輸出數(shù)據(jù)；延遲一取樣時(shí)鐘信號(hào)以輸出該第一延遲信號(hào)；反向該取樣時(shí)鐘信號(hào)以產(chǎn)生一反向取樣時(shí)鐘信號(hào)；以及延遲該反向取樣時(shí)鐘信號(hào)以輸出該第二延遲信號(hào)。圖1為數(shù)據(jù)信號(hào)DQ、工作周期50%的數(shù)據(jù)選通信號(hào)DQS1以及工作周期非50%的數(shù)據(jù)選通信號(hào)DQS2的波形圖。圖2為本發(fā)明取樣電路的第一實(shí)施例的框圖。圖3則為數(shù)據(jù)信號(hào)DQ、取樣時(shí)鐘信號(hào)S、反向取樣時(shí)鐘信號(hào)S,、第一延遲信號(hào)SD1以及第二延遲信號(hào)Sm的波形圖。圖4為為本發(fā)明取樣電路400的第二實(shí)施例的框圖。主要組件符號(hào)說(shuō)明<table>tableseeoriginaldocumentpage5</column></row><table>具體實(shí)施例方式如本發(fā)明的取樣電路可為一雙倍數(shù)據(jù)速率(DDR)存儲(chǔ)器的數(shù)據(jù)存取接口電路，而所使用的取樣時(shí)鐘信號(hào)為一數(shù)據(jù)選通(datastrobe)信號(hào)。請(qǐng)同時(shí)參考圖2以及圖3，圖2為本發(fā)明取樣電路200的第一實(shí)施例的框圖，而圖3則為數(shù)據(jù)信號(hào)DQ、取樣時(shí)鐘信號(hào)S、反向取樣時(shí)鐘信號(hào)Si、第一延遲信號(hào)SDI以及第二延遲信號(hào)SD2的波形圖。取樣電路200包含有一第一延遲鏈220、一第二延遲鏈230、一反相器240以及一取樣單元210。取樣時(shí)鐘信號(hào)S會(huì)經(jīng)由第一延遲鏈220延遲一延遲量K后產(chǎn)生第一延遲信號(hào)Sm，使得第一延遲信號(hào)SD的上升沿觸發(fā)(risingedgetrigger)位于數(shù)據(jù)信號(hào)DQ的數(shù)據(jù)有效區(qū)間的中心點(diǎn)，如圖3中的P2與P4,以確定數(shù)據(jù)信號(hào)DQ與第一延遲信號(hào)Sm間具有最大的時(shí)序預(yù)留空間TM。延遲鏈220中的電阻與電容效應(yīng)會(huì)影響原本工作周期(dutycycle)為50。/。的取樣時(shí)鐘信號(hào)S，使得第一延遲信號(hào)So,除了在相位上落后取樣時(shí)鐘信號(hào)S外，其工作周期亦會(huì)失真，不為原來(lái)的50%，但是第一延遲信號(hào)Sd,的周期(period)以及上升沿觸發(fā)的時(shí)間點(diǎn)P2、P4則仍會(huì)與取樣時(shí)鐘信號(hào)S相同。取樣時(shí)鐘信號(hào)S另外經(jīng)由反相器240反向后成為反向取樣時(shí)鐘信號(hào)S,，反向取樣時(shí)鐘信號(hào)Si會(huì)經(jīng)由第二延遲鏈230延遲同一延遲量K后產(chǎn)生第二延遲信號(hào)So2，使得第二延遲信號(hào)SD2的上升沿觸發(fā)位于數(shù)據(jù)信號(hào)DQ的數(shù)據(jù)有效區(qū)間的中心點(diǎn)，如圖3中的P,與P3，以確定數(shù)據(jù)信號(hào)DQ與第二延遲信號(hào)S。2間具有最大的時(shí)序預(yù)留空間TM。如此一來(lái)，由于取樣單元210利用第一延遲信號(hào)Sm與第二延遲信號(hào)SD2的上升沿觸發(fā)來(lái)取樣數(shù)據(jù)信號(hào)DQ以產(chǎn)生輸出數(shù)據(jù)D。ut,因此取樣電路200并不會(huì)受到取樣時(shí)鐘信號(hào)S經(jīng)過(guò)延遲鏈后其工作周期失真的影響，而仍然能保有最大的時(shí)序預(yù)留空間TM。事實(shí)上，若第一延遲鏈220與第二延遲鏈230的延遲量皆為K,因?yàn)榉聪嗥?40的關(guān)系，第二延遲信號(hào)SD2會(huì)落后于第一延遲信號(hào)SDI,為了能準(zhǔn)確的取樣數(shù)據(jù)信號(hào)DQ,有必要利用一延遲單元來(lái)延遲數(shù)據(jù)信號(hào)DQ以產(chǎn)生一延遲數(shù)據(jù)信號(hào)DDQ,其中反向取樣時(shí)鐘信號(hào)Si與延遲數(shù)據(jù)信號(hào)DDQ間的相位差近似于取樣時(shí)鐘信號(hào)S與數(shù)據(jù)信號(hào)間DQ間的相位差。請(qǐng)參考圖4，圖4為本發(fā)明取樣電路400的第二實(shí)施例的框圖。取樣電路400包含有一第一延遲鏈420、一第二延遲鏈430、一第一反相器440、一第二反相器450、一第一取樣單元411、一第二取樣單元412、一第三反相器460以及一選擇單元470。取樣電路400的工作原理與取樣電路200相似，不同的是數(shù)據(jù)信號(hào)DQ另經(jīng)過(guò)反相器450反向以使得反向取樣時(shí)鐘信號(hào)Si與延遲數(shù)據(jù)信號(hào)6DDQ間的相位差能與取樣時(shí)鐘信號(hào)S與數(shù)據(jù)信號(hào)間DQ間的相位差大致相等，所以第二取樣單元412利用第二延遲信號(hào)Sm上升沿所取樣出的數(shù)據(jù)必須再經(jīng)過(guò)反相器460反相一次以得到正確的數(shù)據(jù)值，最后，第一取樣單元411利用第一延遲信號(hào)SD1上升沿所取樣出的數(shù)據(jù)與反相器460輸出的數(shù)據(jù)會(huì)輸入選擇單元470來(lái)選擇由何者作為輸出數(shù)據(jù)D。ut。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。權(quán)利要求1.一種取樣電路，其包含有一取樣單元，其檢測(cè)一第一延遲信號(hào)與一第二延遲信號(hào)的邊緣觸發(fā)(edgetrigger)來(lái)分別取樣一數(shù)據(jù)信號(hào)以產(chǎn)生一輸出數(shù)據(jù)；一第一延遲鏈(delaychain)電路，用來(lái)延遲一取樣時(shí)鐘信號(hào)以產(chǎn)生該第一延遲信號(hào)；一第一反相器(inverter)，用來(lái)反向該取樣時(shí)鐘信號(hào)以產(chǎn)生一反向取樣時(shí)鐘信號(hào)；以及一第二延遲鏈電路，用來(lái)延遲該反向取樣時(shí)鐘信號(hào)以產(chǎn)生該第二延遲信號(hào)。2.如權(quán)利要求1所述的取樣電路，其另包含有一延遲單元，耦接于該取樣單元，用來(lái)延遲該數(shù)據(jù)信號(hào)以產(chǎn)生一延遲數(shù)據(jù)信號(hào)。3.如權(quán)利要求2所述的取樣電路，其中該延遲單元包含有一第二反向器，用來(lái)反向該數(shù)據(jù)信號(hào)以產(chǎn)生該延遲數(shù)據(jù)信號(hào)。4.如權(quán)利要求2所述的取樣電路，其中該取樣電路另包含有一第三反向器，用來(lái)反向該輸出數(shù)據(jù)。5.—種取樣方法，其包含有檢測(cè)一第一延遲信號(hào)與一第二延遲信號(hào)的邊緣觸發(fā)(edgetrigger)來(lái)分別取樣一數(shù)據(jù)信號(hào)以產(chǎn)生一輸出數(shù)據(jù)；延遲一取樣時(shí)鐘信號(hào)以產(chǎn)生該第一延遲信號(hào)；反向該取樣時(shí)鐘信號(hào)以產(chǎn)生一反向取樣時(shí)鐘信號(hào)；以及延遲該反向取樣時(shí)鐘信號(hào)以產(chǎn)生該第二延遲信號(hào)。6.如權(quán)利要求5所述的取樣方法，其同時(shí)依據(jù)該第一延遲信號(hào)與該第二延遲信號(hào)的上升沿觸發(fā)(risingedgetrigger)來(lái)取樣該數(shù)據(jù)信號(hào)。7.如權(quán)利要求5所述的取樣方法，其另包含有延遲該數(shù)據(jù)信號(hào)以產(chǎn)生一延遲數(shù)據(jù)信號(hào)。8.如權(quán)利要求7所述的取樣方法，其中該反向取樣時(shí)鐘信號(hào)與該延遲數(shù)據(jù)信號(hào)間的相位差近似于該取樣時(shí)鐘信號(hào)與該數(shù)據(jù)信號(hào)間的相位差。9.如權(quán)利要求7所述的取樣方法，另包含有反向該數(shù)據(jù)信號(hào)以產(chǎn)生該延遲數(shù)據(jù)信號(hào)；以及反向該輸出數(shù)據(jù)以對(duì)應(yīng)該數(shù)據(jù)信號(hào)。10.如權(quán)利要求5所述的取樣方法，另包含有依據(jù)該第一延遲信號(hào)的上升沿觸發(fā)(risingedgetrigger)來(lái)取樣該數(shù)據(jù)信號(hào)。11.如權(quán)利要求5所述的取樣方法，另包含有依據(jù)該第二延遲信號(hào)的上升沿觸發(fā)(risingedgetrigger)來(lái)取樣該數(shù)據(jù)信號(hào)。全文摘要一種取樣電路，其包含有一取樣單元、一第一延遲鏈電路、一反相器以及一第二延遲鏈電路。該取樣單元檢測(cè)一第一延遲信號(hào)與一第二延遲信號(hào)的邊緣觸發(fā)來(lái)分別取樣一輸入數(shù)據(jù)以產(chǎn)生一輸出數(shù)據(jù)；該第一延遲鏈電路耦接于該取樣單元，用來(lái)延遲一取樣時(shí)鐘信號(hào)以輸出該第一延遲信號(hào)；該反相器用來(lái)反向該取樣時(shí)鐘信號(hào)以產(chǎn)生一反向取樣時(shí)鐘信號(hào)；以及該第二延遲鏈電路耦接于該反相器與該取樣單元，用來(lái)延遲該反向取樣時(shí)鐘信號(hào)以輸出該第二延遲信號(hào)。文檔編號(hào)G11C11/409GK101527555SQ200810083150公開(kāi)日2009年9月9日申請(qǐng)日期2008年3月7日優(yōu)先權(quán)日2008年3月7日發(fā)明者陳逸琳,黃怡智申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司