專利名稱：：一種高密度電阻轉(zhuǎn)換存儲(chǔ)器及其存儲(chǔ)操作方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于集成電路
技術(shù)領(lǐng)域：
，具體涉及一種電阻轉(zhuǎn)換存儲(chǔ)器及對(duì)這種存儲(chǔ)器進(jìn)行存儲(chǔ)操作的方法。
背景技術(shù)：
：存儲(chǔ)器在半導(dǎo)體市場(chǎng)中占有重要的地位，由于便攜式電子設(shè)備的不斷普及，不揮發(fā)存儲(chǔ)器在整個(gè)存儲(chǔ)器市場(chǎng)中的份額也越來(lái)越大，其中90%以上的份額被FLASH占據(jù)。但是由于存儲(chǔ)電荷的要求，F(xiàn)LASH不能隨技術(shù)代發(fā)展無(wú)限制拓展，有報(bào)道預(yù)測(cè)FLASH技術(shù)的極限在32nrn左右，這就迫使人們尋找性能更為優(yōu)越的下一代不揮發(fā)存儲(chǔ)器。最近電阻轉(zhuǎn)換存儲(chǔ)器(resistiveswitchingmemory)因?yàn)槠涓呙芏?、低成本、可突破技術(shù)代發(fā)展限制的特點(diǎn)引起高度關(guān)注，所使用的材料有相變材料"、摻雜的SrZr03[2]、鐵電材料PbZrTi03[3]、鐵磁材料Pr.xCaxMn03[4]、二元金屬氧化物材料[5]、有機(jī)材料[6]等。二元金屬氧化物(如Nb205，Al203,Ta205,TixO,NixO[5],0^0[7]等)由于在組份精確控制、與集成電路工藝兼容性及成本方面的潛在優(yōu)勢(shì)格外受關(guān)注。圖1是已被報(bào)道的電阻存儲(chǔ)單元的i一v特性曲線的示意圖m，(a)是采用極性不同的電壓進(jìn)行高阻和低阻間的轉(zhuǎn)換的，曲線101表示起始態(tài)為高阻的IV曲線，電壓掃描方向如箭頭所示，當(dāng)電壓從O開始向正向逐漸增大到Vn時(shí)，電流會(huì)突然迅速增大，表明存儲(chǔ)電阻從高阻突變成低阻狀態(tài)，示意圖中電流增大不是無(wú)限制的，而是受回路中電流限制元件的約束，到達(dá)最大值(以下稱為鉗制值)后不再隨電壓增加而增加。曲線100表示起始態(tài)為低阻的狀態(tài)，當(dāng)電壓由0向負(fù)向逐漸增大到VT2時(shí)，電流會(huì)突然迅速減小，表明存儲(chǔ)電阻從低阻突變成高阻狀態(tài)。高阻和低阻分別代表不同的數(shù)據(jù)狀態(tài)，這種改變是多次可逆的，由此可實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)。(b)是采用極性相同的電壓來(lái)進(jìn)行高阻和低阻轉(zhuǎn)換的情形，曲線101和100分別表示采用正向電壓使存儲(chǔ)電阻由高阻向低阻轉(zhuǎn)換(稱為置位操作)和由低阻向高阻轉(zhuǎn)換(稱為復(fù)位操作)的過(guò)程，而201和200分別表示采用負(fù)向電壓使存儲(chǔ)電阻由高阻向低阻轉(zhuǎn)換和由低阻向高阻轉(zhuǎn)換的過(guò)程。圖2是目前報(bào)道對(duì)CuxO電阻進(jìn)行讀寫操作時(shí)施加電壓的方式。對(duì)CuxO電阻進(jìn)行置位操和復(fù)位操作時(shí)施加一個(gè)脈寬為300ns的單脈沖，這樣測(cè)得CuxO電阻在高阻或電阻間來(lái)回轉(zhuǎn)換的次數(shù)(以下稱為可擦寫次數(shù))的結(jié)果[7]有600次左右.。目前報(bào)道的二元金屬氧化物存儲(chǔ)器主要釆用兩種結(jié)構(gòu)[5][7]:—種為傳統(tǒng)的一個(gè)選通器件加一個(gè)存儲(chǔ)電阻(1T1R)的結(jié)構(gòu)，另一種為交叉陣列(cross-point)結(jié)構(gòu)。圖3(a)(b)分別示出了傳統(tǒng)的1T1R存儲(chǔ)單元的電路結(jié)構(gòu)圖和物理結(jié)構(gòu)剖面示意圖。每個(gè)存儲(chǔ)單元110中有一個(gè)存儲(chǔ)電阻200和一個(gè)選通器件100，存儲(chǔ)電阻200與選通器件100的一端102直接連接，圖b中TE和BE分別代表電阻200的上電極和下電極。在示意圖中選通器件100采用MOSFET(金屬氧化物場(chǎng)效應(yīng)晶體管)器件，200的另一端與位線(簡(jiǎn)寫為BL)102相連。位線102與字線101共同作用就選中交叉處的單個(gè)電阻200進(jìn)行存儲(chǔ)操作。選通器件100使得電信號(hào)只對(duì)耦合在字線一位線交叉對(duì)之間的單個(gè)電阻進(jìn)行操作，而不會(huì)對(duì)其它的存儲(chǔ)單元產(chǎn)生串?dāng)_。這種結(jié)構(gòu)的特點(diǎn)是不同存儲(chǔ)單元之間，在存儲(chǔ)操作中的相互干擾小，但是選通器件必須制作在硅片襯底上，占用硅片面積。而1個(gè)選通器件只能控制一個(gè)存儲(chǔ)電阻。圖4為包含多個(gè)1T1R存儲(chǔ)單元的存儲(chǔ)器的陣列的一部分的結(jié)構(gòu)示意圖，多個(gè)存儲(chǔ)單元重復(fù)排列，其中虛線框100中是一個(gè)典型的存儲(chǔ)單元，含有一個(gè)選通器件300和一個(gè)與之相連的存儲(chǔ)電阻200，位于同一行的不同存儲(chǔ)單元中的選通器件與同一條字線WL相連，例如，第一行中的不同存儲(chǔ)單元中的選通器件均與WLO相連，其它行依次類推，而位于同一列上不同存儲(chǔ)單元中的電阻的一端均與同一條位線相連，例如，第一列中不同存儲(chǔ)單元中的存儲(chǔ)電阻的一端均與位線BLO相連，其它列依次類推。字線與行譯碼器501和502相連，行譯碼器的作用是選中一行，位線與列譯碼器601和602相連，列譯碼器的作用是選中一列，行和列交叉處的存儲(chǔ)單元就是選中要進(jìn)行操作的單元，每一列都與相應(yīng)的靈敏放大器和驅(qū)動(dòng)701和702相連。靈敏放大器和驅(qū)動(dòng)701的作用是對(duì)所選擇的存儲(chǔ)電阻的邏輯狀態(tài)進(jìn)行讀出和提供對(duì)存儲(chǔ)電阻進(jìn)行操作的電信號(hào)。圖5(a)(b)示出了交叉(cross-point)陣列示意圖，M"M2、M3表示第一、二、三層金屬線，相鄰兩層金屬線通過(guò)金屬塞相連，金屬塞同時(shí)作為存儲(chǔ)電阻的下電極。交叉存儲(chǔ)陣列的特征在于存儲(chǔ)單元之間沒(méi)有用作隔離的選通器件，存儲(chǔ)電阻直接耦接到相互垂直的兩條金屬線上[8]。這兩條金屬線對(duì)的交叉點(diǎn)和一個(gè)存儲(chǔ)單元相關(guān)聯(lián)。交叉存儲(chǔ)陣列的缺點(diǎn)在于由于存儲(chǔ)單元之間沒(méi)有隔離，所以寄生電流(sneakcurrent)較大，導(dǎo)致對(duì)選中單元進(jìn)行操作時(shí)，會(huì)對(duì)未選中單元之間產(chǎn)生嚴(yán)重的干擾，引起誤操作。這個(gè)缺點(diǎn)降低了可靠性，增加了電路設(shè)計(jì)的復(fù)雜度，導(dǎo)致了存儲(chǔ)器讀取速度下降。但是交叉存儲(chǔ)陣列的優(yōu)點(diǎn)也很明顯，它可以大大提高集成密度，并且由于減少了需要占用硅面積的選通器件，因而可以在垂直方向上進(jìn)行層疊，形成三維的存儲(chǔ)陣列。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種高密度、低操作干擾的電阻轉(zhuǎn)換存儲(chǔ)器件及相應(yīng)的存儲(chǔ)操作方法，可以實(shí)現(xiàn)高密度應(yīng)用，并可防止存儲(chǔ)操作時(shí)產(chǎn)生對(duì)未選中單元的誤操作。本發(fā)明提出的電阻轉(zhuǎn)換存儲(chǔ)器件，以二元或者二元以上的多元金屬氧化物作為存儲(chǔ)電阻，包括m條字線，n條位線，以及數(shù)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元位于一條字線和數(shù)條位線的各個(gè)交叉區(qū)；每個(gè)存儲(chǔ)單元中都包括兩個(gè)或兩個(gè)以上上述的存儲(chǔ)電阻，這些存儲(chǔ)電阻的第一電極都與同一個(gè)選通器件連接，該選通器件可以是雙極型晶體管(bipolartransistor)或者是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或者是二極管，并通過(guò)該選通器件與稱為字線的導(dǎo)線耦連；這些存儲(chǔ)電阻的第二電極與不同的稱為位線的導(dǎo)線耦連，形成在同一個(gè)存儲(chǔ)單元中若干個(gè)存儲(chǔ)電阻共享同一個(gè)選通器件的結(jié)構(gòu)。這里，對(duì)m、n沒(méi)有過(guò)多的限制，通?？梢詾?《m、n《210。上述結(jié)構(gòu)中，同一存儲(chǔ)單元中的不同存儲(chǔ)電阻可以位于多層互連金屬線層上，每一層互連金屬線層和與之連接的存儲(chǔ)介質(zhì)所在的層構(gòu)成一個(gè)復(fù)合層，不同復(fù)合層在垂直方向進(jìn)行層疊，相鄰復(fù)合層間通過(guò)位于通孔中的金屬塞連接，形成三維的存儲(chǔ)陣列。本發(fā)明結(jié)構(gòu)中，同一存儲(chǔ)單元中，第一電極與同一選通器件相連的不同存儲(chǔ)電阻，其第二電極與多路選擇器中的不同選通器件連接，這些選通器件可以是雙極型晶體管(bipolartransistor)或者金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，并通過(guò)這些與之連接的選通器件進(jìn)一步與不同的位線連接，從而實(shí)現(xiàn)存儲(chǔ)電阻第二電極與不同位線的耦連。本發(fā)明所述的二元或者二元以上的多元金屬氧化物可以是CuxO(l<x《2)、WOx(2Sx《3)、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物、SrZrCb、PbZrTi03或Pr^CaxMn03。需要指出的是，對(duì)于以上存儲(chǔ)介質(zhì)材料，由于制備工藝以及性能需求，在化學(xué)計(jì)量比上會(huì)有所變化，這不應(yīng)視作對(duì)本發(fā)明的限制。還應(yīng)該指出的是，以氧化物材料為主要成份，在其中進(jìn)行少量雜質(zhì)元素?fù)诫s以改善性能，如在鉬的氧化物或者鋁的氧化物或者鋯的氧化物中摻入微量銅，不應(yīng)視作對(duì)本發(fā)明的限制。本發(fā)明提出對(duì)以上存儲(chǔ)器進(jìn)行寫操作的方法。寫操作前進(jìn)行預(yù)讀將存儲(chǔ)單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)進(jìn)行比較，若存儲(chǔ)單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)相同，不進(jìn)行寫操作，若存儲(chǔ)單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)不同，則進(jìn)行寫操作。本發(fā)明提出對(duì)以上存儲(chǔ)器進(jìn)行寫操作的方法。位于同一列上的存儲(chǔ)單元組成一個(gè)存儲(chǔ)單元塊，初始時(shí)將所有存儲(chǔ)單元都寫為高阻，寫操作以存儲(chǔ)單元塊為單位，當(dāng)存儲(chǔ)單元塊中的一個(gè)或數(shù)個(gè)存儲(chǔ)電阻需要被改寫為高阻時(shí)，先選中塊內(nèi)所有的選通器件，使所有的存儲(chǔ)電阻兩端都加上從低阻變成高阻所需的電信號(hào)，把塊內(nèi)所有的存儲(chǔ)電阻全部擦除為高阻，，稱為全局擦除狀態(tài)，然后依次選中需要改寫為低阻的存儲(chǔ)電阻，使這些存儲(chǔ)電阻的兩端加上從高阻變成低阻所需的電信號(hào)，把對(duì)應(yīng)的存儲(chǔ)電阻寫為低阻，稱為條件編程狀態(tài)。當(dāng)存儲(chǔ)單元塊中只有一個(gè)或數(shù)個(gè)存儲(chǔ)電阻需要被改寫為低阻而沒(méi)有存儲(chǔ)電阻需要被改寫為高阻時(shí)，跳過(guò)全局擦除狀態(tài)，直接進(jìn)入條件編程狀態(tài)，逐一選中需要改寫的存儲(chǔ)電阻，逐一改寫成低阻。改變上述存儲(chǔ)單元中的數(shù)據(jù)的具體方法為低阻態(tài)和高阻態(tài)都有分布范圍。在要使電阻由低阻變成高阻的時(shí)候，當(dāng)目標(biāo)存儲(chǔ)電阻的值大于高阻分布范圍的最小值，則認(rèn)為寫操作成功，在要使電阻由高阻變?yōu)榈妥璧臅r(shí)候，當(dāng)目標(biāo)存儲(chǔ)電阻的值小于低阻分布范圍的最大值，則認(rèn)為寫操作成功。在上述存儲(chǔ)器中，存儲(chǔ)電阻為兩端器件，在進(jìn)行寫操作時(shí)，釆用相反極性的電壓進(jìn)行由高阻到低阻操作(復(fù)位操作)和由低阻到高阻的操作(置位操作)。本發(fā)明提出對(duì)以上存儲(chǔ)器進(jìn)行寫操作的方法。寫操作時(shí)為存儲(chǔ)電阻兩端施加多個(gè)寫入脈沖，寫入脈沖的幅度逐級(jí)升高。每次為存儲(chǔ)電阻兩端施加寫入脈沖后通過(guò)讀操作驗(yàn)證存儲(chǔ)電阻的電阻值是否已經(jīng)達(dá)到擬寫入數(shù)據(jù)所要求的電阻分布范圍，如果達(dá)到擬寫入數(shù)據(jù)所要求的電阻值則停止寫操作，如果未達(dá)到擬寫入數(shù)據(jù)所要求的電阻值，則繼續(xù)為存儲(chǔ)電阻兩端施加幅度更高的寫入脈沖。本發(fā)明提出選擇合理的存儲(chǔ)單元塊的大小防止漏電流對(duì)未選中存儲(chǔ)電阻產(chǎn)生誤操作的方法根據(jù)存儲(chǔ)電阻高阻狀態(tài)電阻值和低阻狀態(tài)電阻值的比^以及可能使未選中存儲(chǔ)電阻發(fā)生誤操作的電壓與寫操作電壓的比M，在一塊存儲(chǔ)單元塊中選取滿足如下條件的行數(shù)Y的值以及每個(gè)存儲(chǔ)單元中的存儲(chǔ)電阻的個(gè)數(shù)k的值-^-^~<Mi(7-2)+(^-7+2)*--^-^~<M。(A:-2)+(A;y-A:+2"—-+1本發(fā)明提出對(duì)以上存儲(chǔ)器進(jìn)行讀操作的方法。限制讀操作時(shí)通過(guò)存儲(chǔ)單元的電流能夠到達(dá)的最大值(即設(shè)置鉗制電流)，這樣存儲(chǔ)單元的數(shù)據(jù)不會(huì)在讀信號(hào)的作用下被改變，這可以避免讀出時(shí)造成誤寫入。本發(fā)明提出對(duì)以上存儲(chǔ)器進(jìn)行讀操作的方法。進(jìn)行讀操作時(shí)將數(shù)據(jù)輸出緩存器分為數(shù)個(gè)部分，當(dāng)其中的一個(gè)部分中的數(shù)據(jù)被送至數(shù)據(jù)輸出口的同時(shí)，其余各部分?jǐn)?shù)據(jù)輸出緩存器則從靈敏放大器中獲得將要被輸出的數(shù)據(jù)。本發(fā)明還提供一種包含本發(fā)明所述電阻轉(zhuǎn)換存儲(chǔ)器的系統(tǒng)，它包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲(chǔ)器件；所說(shuō)存儲(chǔ)器件為本發(fā)明提供的電阻轉(zhuǎn)換存儲(chǔ)器件。包括數(shù)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元中都包括兩個(gè)或兩個(gè)以上存儲(chǔ)電阻，這些存儲(chǔ)電阻的第一電極都與同一個(gè)選通器件連接，這些選通器件可以是雙極型晶體管(bipolartransistor)或者是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或者是二極管，并通過(guò)該選通器件與稱為字線的導(dǎo)線耦連，存儲(chǔ)電阻的第二電極與不同的稱為位線的導(dǎo)線耦連，形成若干個(gè)存儲(chǔ)電阻共享同一個(gè)選通器件的結(jié)構(gòu)，等等。所提供的系統(tǒng)，還可以包括耦連到該處理器的無(wú)線接口。圖1是目前報(bào)道的電阻轉(zhuǎn)換存儲(chǔ)器的I-V特性曲線。圖2是目前報(bào)道對(duì)CuxO電阻進(jìn)行讀寫操作時(shí)施加電壓的方式。(這個(gè)圖要不要，要與前面統(tǒng)一)。圖3為目前報(bào)道的電阻轉(zhuǎn)換存儲(chǔ)器是基于傳統(tǒng)的1T1R存儲(chǔ)單元，其等效電路圖(a)和結(jié)構(gòu)剖面圖(b)。圖4為傳統(tǒng)的基于1T1R存儲(chǔ)單元的存儲(chǔ)器陣列體系結(jié)構(gòu)。圖5二元金屬氧化物存儲(chǔ)器的Cross-Point存儲(chǔ)陣列。圖6為本發(fā)明的電阻轉(zhuǎn)換存儲(chǔ)器的一個(gè)實(shí)施例圖示。圖7為1TKR存儲(chǔ)單元實(shí)施例的結(jié)構(gòu)剖面。圖8為1TKR存儲(chǔ)單元形成的存儲(chǔ)陣列的部分電路圖。圖9為電阻轉(zhuǎn)換存儲(chǔ)器件進(jìn)行寫操作的流程圖。圖io為改變存儲(chǔ)數(shù)據(jù)狀態(tài)的實(shí)施例的邏輯框圖。圖11為寫操作過(guò)程中判斷存儲(chǔ)的數(shù)據(jù)狀態(tài)的實(shí)施例圖示。圖12為采用不同極性電信號(hào)進(jìn)行編程操作的寫驅(qū)動(dòng)電路的實(shí)施例圖示。圖13對(duì)本發(fā)明提出的電阻轉(zhuǎn)換存儲(chǔ)器件進(jìn)行尋址操作的一個(gè)實(shí)施例。圖14為說(shuō)明一塊1TkR中漏電流的示例圖。圖15(a)為一塊lTkR中對(duì)某一存儲(chǔ)電阻進(jìn)行操作時(shí)的等效電路圖。圖15(b)給出一個(gè)存儲(chǔ)單元塊大小取法的實(shí)施例。圖16為寫操作脈沖施加算法的實(shí)施例圖示。圖17為寫操作的時(shí)序圖示。圖18為讀出放大器輸入級(jí)的設(shè)計(jì)的實(shí)施例圖示。8圖19為鉗制電流對(duì)存儲(chǔ)電阻狀態(tài)改變的電信號(hào)的實(shí)驗(yàn)曲線。圖20為讀操作方法的實(shí)施例圖示。圖21為存儲(chǔ)電阻與通孔和互連線的相對(duì)的兩個(gè)實(shí)施例((a)、(b))。圖22為根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的一部分圖示。圖23為根據(jù)本發(fā)明的又一個(gè)實(shí)施例的系統(tǒng)的一部分圖示。圖中標(biāo)號(hào)100、101、102、103分別為不同狀態(tài)下的電壓掃描曲線，104為低阻的參考電阻，105為高阻的參考電阻，IOO為選通器件，IOI為選通器件控制端，102為選通器件的另一端，103為電阻201的一端，201、202、203、204、205、206、207、208、209、210、211、212、213、214、215、216為存儲(chǔ)電阻，301、302、303為com線，600為存儲(chǔ)單元，501、502為行譯碼器，601、602為列譯碼器，701、702為靈敏放大器/驅(qū)動(dòng)器，801為局部位線譯碼器，802、803、804、805為選通管，卯0至920為寫操作流程，1000、1001、1002、1003、1004為選通器件，1201、1202為D觸發(fā)器，1300為層地址，1301為列地址，1302為行地址，曲線1501、曲線1502、曲線1503、曲線1504為存儲(chǔ)單元塊陣列大小取法的實(shí)施例，1601、1603、1605、1607、1609為寫后讀驗(yàn)證脈沖，1602、1604、1606、1608、1610為寫脈沖，1701為全局擦除狀態(tài)信號(hào)，1702為條件編程狀態(tài)信號(hào)，1703為待寫入數(shù)據(jù)信號(hào)，1704為輸入緩存器信號(hào)，1705、1706為編程信號(hào)，1707為讀出放大器輸出信號(hào)，1708為控制寫終止?fàn)顟B(tài)信號(hào)，1800、1801、1802、1803為PMOS管，1804、1805、1806、1807、1808為NMOS管，2000、2001、2002為PMOS管，1603、1604、1605、1606、1607為NMOS管，2011、2012、2021、2022為輸出緩存器，2051、2052、2061、2062為NMOS傳輸管，211a、211b、211c分別為絕緣介質(zhì)層，213+為上層銅引線，213-為下層銅引線，215a和215b為蓋帽介質(zhì)層，217為通孔，218為下栓塞，219為阻擋層，2200為系統(tǒng)，2201為控制器，2203為存儲(chǔ)器，2204為I/O(輸入/輸出)、2205為總線，001為數(shù)據(jù)緩沖，002為編程控制模塊，003為邏輯控制，004為緩沖器，005為讀出放大器，006為參考電壓，007為列譯碼器輸出信號(hào)，008為行譯碼器輸出信號(hào)。具體實(shí)施例方式在下文中結(jié)合圖示在參考實(shí)施例中更完全地描述本發(fā)明，本發(fā)明提供優(yōu)選實(shí)施例，但不應(yīng)該被認(rèn)為僅限于在此闡述的實(shí)施例。相反，提供這些實(shí)施例以便此公開是徹底的和完全的，將本發(fā)明的范圍完全傳遞給相關(guān)領(lǐng)域的技術(shù)人員。在此參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示的區(qū)域的特定形狀。應(yīng)當(dāng)理解，當(dāng)稱一個(gè)元件在"另一個(gè)元件上"或"在另一個(gè)元件上延伸"時(shí)，這個(gè)元件可以直接在"另一個(gè)元件上"或直接"在另一個(gè)元件上延伸"，或也可能存在插入元件。相反，當(dāng)稱一個(gè)元件直接在"另一個(gè)元件上"或直接"在另一個(gè)元件上延伸"時(shí)，不存在插入元件。當(dāng)稱一個(gè)元件與"另一個(gè)元件連接"或"與另一個(gè)元件耦接"時(shí)，這個(gè)元件可以直接連接或耦接到另一個(gè)元件，或也可以存在插入元件，相反，當(dāng)稱一個(gè)元件直接與"另一個(gè)元件連接"或直接"與另一個(gè)元件耦接"時(shí)，不存在插入元件。本發(fā)明涉及以二元或者二元以上的多元金屬氧化物作為存儲(chǔ)介質(zhì)并且存儲(chǔ)單元中1個(gè)以上存儲(chǔ)電阻共享同一個(gè)選通器件的電阻轉(zhuǎn)換存儲(chǔ)器及其存儲(chǔ)操作方法。。這里所述的存儲(chǔ)單元的概念是指選通器件和與之連接的存儲(chǔ)電阻所構(gòu)成的復(fù)式存儲(chǔ)單元。為便于闡述，約定存儲(chǔ)單元是指該復(fù)式結(jié)構(gòu)。附圖(15)在發(fā)明技術(shù)背景中進(jìn)行了解釋。下面參考圖6來(lái)說(shuō)明本發(fā)明提出的電阻轉(zhuǎn)換存儲(chǔ)器件的1個(gè)實(shí)施例。圖6示出了存儲(chǔ)單元600的等效電路圖，包括l個(gè)選通器件100和k個(gè)存儲(chǔ)電阻，存儲(chǔ)電阻依此為201、202.......、k，在圖示中選通器件100采用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，該選通器件也可以是雙極型晶體管(bipolartransistor)或者二極管，k個(gè)存儲(chǔ)電阻的第一電極均與選通器件100的同一端S直接相連，第二電極則分別與不同的位線BL-1、BL-2........BL-k耦連。選通器件與字線WL_0耦連，在本實(shí)施例中是通過(guò)MOSFET的控制端601與字線相連。字線一位線的每個(gè)交叉與一個(gè)單獨(dú)的存儲(chǔ)單元相關(guān)聯(lián)。這樣形成了k個(gè)存儲(chǔ)電阻共享同一個(gè)選通器件的結(jié)構(gòu)，相應(yīng)于傳統(tǒng)的1T1R結(jié)構(gòu)，以下我們簡(jiǎn)稱這個(gè)結(jié)構(gòu)為lTkR結(jié)構(gòu)。注意，這里T代表選通器件，而不是專指晶體管。選通器件的種類的變化不應(yīng)視作對(duì)本發(fā)明的限制。采用這種結(jié)構(gòu)，可以在相同硅片面積情形下，提高存儲(chǔ)器的密度。上述的二元或者二元以上的多元金屬氧化物可以是Cux01<x^2)[7]、WOx2^^3)、鎳的氧化物MO[5]/NiOx[9]、鈦的氧化物Ti02[5]/Tia[9]、鋯的氧lfc物Zr02[5VzrOX[10]、鋁的氧化物A1203[11][12]、鈮的氧化物Nb205[1()]、鉅的氧化物Ta205[12]、鉿的氧化物Hf02[5]、鉬的氧化物Mo0x[11][12]、鋅的氧化物ZnO[111[12I、SrZr03[2]、PbZrTi03[3]、Pri.xCaxMn03[4]。需要指出的是，對(duì)于以上存儲(chǔ)介質(zhì)材料，由于制備工藝以及性能需求，在元素的化學(xué)計(jì)量比上會(huì)有所變化，這不應(yīng)視作對(duì)本發(fā)明的限制。還應(yīng)該指出的是，以氧化物材料為主體成份，在其中進(jìn)行少量雜質(zhì)元素?fù)诫s以改善性能，如在鉬的氧化物或者鋁的氧化物或者鋯的氧化物中摻入微量銅[11],在鋅的氧化物中摻入鋁[11]，在SrZr03中摻C^21，又如在PbZrTi03中摻入1^[13]，這不應(yīng)視作對(duì)本發(fā)明的限制。圖7給出了lTkR存儲(chǔ)單元的兩個(gè)實(shí)施例的結(jié)構(gòu)剖面圖，通過(guò)該圖闡述一個(gè)存儲(chǔ)單元中的多個(gè)存儲(chǔ)電阻可以位于不同的互連線金屬平面上。圖7(a)中示出1個(gè)存儲(chǔ)單元中4個(gè)存儲(chǔ)電阻201、202、203、204共享同一選通器件100(圖中為MOSFET)的情形，存儲(chǔ)電阻位于通孔的頂部并與上層金屬線直接連接，分列于通孔的兩側(cè)，存儲(chǔ)電阻所在層及與其連接的金屬線所在的層定義為一個(gè)復(fù)合層，同一存儲(chǔ)單元中的存儲(chǔ)電阻可位于不同的復(fù)合層上，圖中4個(gè)電阻位于兩個(gè)復(fù)合層上，例如存儲(chǔ)電阻201和202所在的層與其連接的上層金屬引線層構(gòu)成第二復(fù)合層，而存儲(chǔ)電阻203、204所在的平面與其連接的上層金屬引線層構(gòu)成第一復(fù)合層。復(fù)合層在垂直方向上層疊，構(gòu)成三維結(jié)構(gòu)。不同復(fù)合層間通過(guò)通孔中的金屬塞連接。圖7(b)示出了1個(gè)存儲(chǔ)單元中8個(gè)存儲(chǔ)電阻201至208共享同一個(gè)選通器件100的情形，存儲(chǔ)電阻位于通孔的底部并與下層金屬線直接連接，列于通孔的單側(cè)，存儲(chǔ)電阻所在層及與其直接連接的金屬線所在的層定義為一個(gè)復(fù)合層。存儲(chǔ)電阻205、206、207、208所在層和與其連接的下層金屬引線層構(gòu)成第一復(fù)合層，存儲(chǔ)電阻201、202、203、204所在層和與其連接的下層金屬引線層構(gòu)成第二復(fù)合層，8個(gè)電阻每4個(gè)1組，分列于兩個(gè)復(fù)合層上，構(gòu)成三維結(jié)構(gòu)，8個(gè)存儲(chǔ)電阻的一端均通過(guò)通孔和金屬線與選通器件300連接(本實(shí)施例中選通器件采用MOSFET)，8個(gè)存儲(chǔ)電阻另一端則分別與8條不同的位線BL0至BL7連接。應(yīng)該指出的是，存儲(chǔ)電阻數(shù)目以及相對(duì)于通孔的幾何排列位置的變化不應(yīng)視作對(duì)本發(fā)明的限制。采用本發(fā)明所述的三維結(jié)構(gòu)可以提高存儲(chǔ)器的密度。圖8給出了本發(fā)明存儲(chǔ)器一個(gè)實(shí)施例中采用1TkR結(jié)構(gòu)存儲(chǔ)單元所形成電阻轉(zhuǎn)換存儲(chǔ)器陣列的一部分的電路圖。實(shí)施例中k^4。電阻轉(zhuǎn)換存儲(chǔ)器陣列包括n條相互平行的字線和m條相互平行的位線，字線和位線相互垂直。m條相互平行的位線分為m條相互平行的全局位線GBLO，GBL1，GBL2GBLm和m條相互平行的局部位線LBLO，LBL1，LBL2……LBLm，全局位線和局部位線分別連接至選通管的兩端，選通管的控制端連接至局部位線譯碼器，如圖示中全局位線GBLO和局部位線LBLO連接至選通管802的兩端，選通管802的控制端連接至局部位線譯碼器801。存儲(chǔ)單元位于一條字線與4條局部位線的交叉區(qū)，如圖示中存儲(chǔ)單元600位于字線WLO與局部位線LBL0，LBL1，LBL2，LBL3形成的交叉區(qū)。在電阻轉(zhuǎn)換存儲(chǔ)器陣列中共享局部位線的存儲(chǔ)單元的集合被定義為存儲(chǔ)單元塊，如圖示中同一列上共享局部位線LBLO，LBL1，LBL2，LBL3的存儲(chǔ)單元有600，610，620，630，它們構(gòu)成一個(gè)存儲(chǔ)單元塊，這樣電阻轉(zhuǎn)換存儲(chǔ)器陣列中就包括了m/4個(gè)存儲(chǔ)單元塊。下面說(shuō)明存儲(chǔ)單元的具體連接方式，圖中示出存儲(chǔ)單元600，存儲(chǔ)單元中的不同存儲(chǔ)電阻與不同的局部位線連接，其中存儲(chǔ)電阻201至204的一端均與選通器件100連接，并通過(guò)選通器件100與字線WLO連接。存儲(chǔ)電阻201至204的另一端則分別與選通管802至805連接，選通管802至805的控制端與局部位線譯碼器801連接。11這樣存儲(chǔ)電阻201至204通過(guò)選通管802至805分別與不同的全局位線GBL0至GBL3連接。每個(gè)字線-局部位線交叉對(duì)應(yīng)一個(gè)存儲(chǔ)電阻。以對(duì)存儲(chǔ)電阻201進(jìn)行操作為例來(lái)進(jìn)行說(shuō)明，選通器件100在行譯碼驅(qū)動(dòng)501輸出信號(hào)的控制之下導(dǎo)通，局部位線譯碼器801進(jìn)行譯碼，801的輸出使選通器件802打開，選通器件803、804、805均關(guān)斷，列譯碼器601使選通器件802，803，804，805與敏感放大器/驅(qū)動(dòng)器702之間連通，從而操作電流的通路為選通器件802，目標(biāo)存儲(chǔ)電阻201，選通器件IOO。這樣就選中字線WLO和局部位線LBL0交叉點(diǎn)對(duì)應(yīng)的電阻201進(jìn)行操作。位于同一位線上的存儲(chǔ)電阻可共享選通管，例如，在位線LBL0上的存儲(chǔ)電阻可共享選通管802。圖9給出了對(duì)上述存儲(chǔ)器進(jìn)行寫操作的流程。初始時(shí)(即出廠時(shí))將所有存儲(chǔ)電阻都寫為高阻。寫操作時(shí)以存儲(chǔ)單元塊為單位進(jìn)行操作，下面以對(duì)圖8中存儲(chǔ)單元600，610，620，630等存儲(chǔ)單元構(gòu)成的存儲(chǔ)單元塊進(jìn)行寫操作加以說(shuō)明。實(shí)例中有n行，k=4。當(dāng)存儲(chǔ)單元塊中的一個(gè)或多個(gè)存儲(chǔ)電阻需要被寫成高阻時(shí)，先以行為單位同時(shí)選中所選中的行中所有的選通器件，即導(dǎo)通器件100，802，803，804，805，使所選中行113_1上所有的存儲(chǔ)電阻兩端都加上從低阻變成高阻所需的電信號(hào)，把行113—1上所有的存儲(chǔ)電阻全部擦除為高阻，然后用同樣的方法把行113—2，113—3......，113一n上所有的存儲(chǔ)電阻全部擦除為高阻,這樣就把存儲(chǔ)單元塊中所有存儲(chǔ)電阻都寫為高阻，以上這個(gè)過(guò)程我們稱為全局擦除。然后依次選中需要改寫為低阻的存儲(chǔ)電阻所在的選通器件，使這些存儲(chǔ)電阻的兩端加上從高阻變成低阻所需的電信號(hào)，把這些存儲(chǔ)電阻一個(gè)一個(gè)地寫為低阻。這個(gè)過(guò)程我們稱為條件編程。當(dāng)存儲(chǔ)單元塊中的沒(méi)有存儲(chǔ)電阻需要被寫成高阻時(shí)，即只有存儲(chǔ)電阻需要被改寫為低阻時(shí)，則跳過(guò)全局擦除，直接進(jìn)入條件編程。逐一選中需要改寫為低阻的存儲(chǔ)電阻，逐一改寫成低阻。圖10給出寫操作方法的一個(gè)實(shí)施例的邏輯功能框圖。其特征在于被操作的存儲(chǔ)電阻的電阻狀態(tài)可以耦合到邏輯控制單元003上，從而控制編程操作是否停止。編程控制模塊002的輸入信號(hào)erase信號(hào)和programme信號(hào)指示當(dāng)前寫操作是處于全局擦除狀態(tài)還是條件編程狀態(tài)，這兩個(gè)信號(hào)由外部時(shí)序電路提供，這里未給出。下面分別就寫操作時(shí)的全局擦除狀態(tài)和條件編程狀態(tài)分別簡(jiǎn)述實(shí)施實(shí)例的工作原理(l)全局擦除狀態(tài)，外部時(shí)序控制電路使erase信號(hào)為高電平，programme信號(hào)為低電平，這樣器件1003截止，器件1004導(dǎo)通，由于全局擦除狀態(tài)下，待寫入數(shù)據(jù)為O，所以邏輯控制單元003的A輸入口為低電平，當(dāng)預(yù)讀或驗(yàn)證時(shí)數(shù)據(jù)輸出緩存004輸出到邏輯控制單元003的B輸入口的數(shù)據(jù)為0時(shí)，邏輯控制單元003輸出低電平，使器件1002截止，停止寫入。當(dāng)預(yù)讀或驗(yàn)證時(shí)數(shù)據(jù)輸出緩存004輸出到邏輯控制單元003的B輸入口的數(shù)據(jù)為1時(shí)，邏輯控制單元003輸出高電平，使器件1002導(dǎo)通，允許寫入，此時(shí)編程控制模塊002輸出的信號(hào)使多路選擇器860，870選擇寫0信號(hào)，編程控制模塊002輸出的信號(hào)與輸入數(shù)據(jù)緩沖001無(wú)關(guān)。以擦除存儲(chǔ)單元塊600中存儲(chǔ)電阻201，202，203，204為例，行譯碼器使選通管100導(dǎo)通，局部位線譯碼器使選通管802，803，804，805都導(dǎo)通，這樣寫0信號(hào)同時(shí)加到存儲(chǔ)單元600中的所有存儲(chǔ)電阻上，實(shí)現(xiàn)同時(shí)擦除一個(gè)存儲(chǔ)單元中的存儲(chǔ)電阻，對(duì)存儲(chǔ)單元塊中其它存儲(chǔ)單元的擦除方法與此類似，差別在于行譯碼器使不同行上的選通管導(dǎo)通。當(dāng)存儲(chǔ)單元塊中的所有存儲(chǔ)單元都完成擦除操作后，全局擦除狀態(tài)結(jié)束。(2)在條件編程狀態(tài)，外部時(shí)序控制電路使erase信號(hào)為低電平，programme信號(hào)為高電平，這樣器件1003導(dǎo)通，器件1004截止，邏輯控制單元003的A輸入口的電平與輸入數(shù)據(jù)緩沖001相同，當(dāng)預(yù)讀或驗(yàn)證時(shí)數(shù)據(jù)輸出緩存004輸出到邏輯控制單元003的B輸入口的數(shù)據(jù)相同時(shí)，邏輯控制單元003輸出低電平，使器件1002截止，停止寫入。當(dāng)預(yù)讀或驗(yàn)證時(shí)數(shù)據(jù)輸出緩存004輸出到邏輯控制單元003的B輸入口的數(shù)據(jù)不同時(shí)，邏輯控制單元003輸出高電平，使器件1002導(dǎo)通，允許寫入，此時(shí)如果輸入數(shù)據(jù)緩沖中數(shù)據(jù)為1時(shí)，編程控制模塊002輸出的信號(hào)使多路選擇器860，870選擇寫1信號(hào)。以編程存儲(chǔ)單元塊600中存儲(chǔ)電阻存儲(chǔ)電阻201為例，行譯碼器使選通管100導(dǎo)通，局部位線譯碼器使選通管802導(dǎo)通，選通管803，804，805關(guān)斷，這樣寫1信號(hào)加到存儲(chǔ)電阻201上，實(shí)現(xiàn)一個(gè)一個(gè)編程存儲(chǔ)電阻的操作。寫操作實(shí)際上包括預(yù)讀和寫兩個(gè)過(guò)程，如圖10所示，在預(yù)讀階段，施加讀信號(hào)在被操作的存儲(chǔ)電阻上，讀信號(hào)是小的電信號(hào)，不會(huì)改變存儲(chǔ)電阻的數(shù)據(jù)狀態(tài)。讀出放大器005的輸出即為存儲(chǔ)電阻當(dāng)前的數(shù)據(jù)狀態(tài)，存入數(shù)據(jù)輸出緩沖器004中，輸出到邏輯控制003的一個(gè)端口，然后與邏輯控制003的A輸入口數(shù)據(jù)進(jìn)行比較，如果相同則通過(guò)邏輯控制003的輸出使選通器件1002截至，從而寫操作停止，如果不同，則施加寫電壓在需要被操作的存儲(chǔ)電阻上，相對(duì)于讀出電壓，寫電壓是大的電信號(hào)，會(huì)改變存儲(chǔ)電阻的數(shù)據(jù)狀態(tài)。施加一個(gè)寫脈沖后給存儲(chǔ)電阻兩端加讀電壓，讀出放大器005同步輸出存儲(chǔ)單元的數(shù)據(jù)狀態(tài)，當(dāng)存儲(chǔ)電阻的數(shù)據(jù)狀態(tài)與邏輯控制003的A輸入口數(shù)據(jù)一致時(shí)，通過(guò)邏輯控制003的輸出使選通器件1002截至，從而寫操作停止，否則繼續(xù)加寫脈沖，以上過(guò)程就是寫后驗(yàn)證(verifyafterwrite)。這種方法可以避免對(duì)存儲(chǔ)電阻過(guò)度操作(over-programming)而導(dǎo)致可擦寫次數(shù)下降。寫操作過(guò)程中判斷存儲(chǔ)電阻的數(shù)據(jù)狀態(tài)的具體方法的一個(gè)實(shí)施例如圖11所示，在實(shí)際應(yīng)用中，存儲(chǔ)電阻在低阻或高阻狀態(tài)時(shí)，其阻值都會(huì)有一定的分布范圍，圖11中A'A、B'B分別表示低阻和高阻的阻值分布范圍，A和B分別代表低阻和高阻分布范圍的最大值和最小值。寫入的時(shí)候需要將目標(biāo)存儲(chǔ)單元的阻值能夠?qū)懭氲礁咦钁B(tài)或低阻態(tài)分布的范圍之內(nèi)，同時(shí)又要避免對(duì)存儲(chǔ)電阻過(guò)度操作。在實(shí)施例中，在寫入高阻態(tài)的時(shí)候，當(dāng)目標(biāo)存儲(chǔ)電阻的值大于B值，則認(rèn)為寫操作成功，在寫入低阻態(tài)的時(shí)候，當(dāng)目標(biāo)存儲(chǔ)電阻的值小于A值，，則認(rèn)為寫操作成功。根據(jù)設(shè)定的B和A值，可以確定圖10中讀出放大器005的參考電壓。圖12給出了根據(jù)圖IO和圖11采用不同極性電信號(hào)進(jìn)行寫操作的寫驅(qū)動(dòng)電路的一個(gè)具體實(shí)施例，這只是為了更充分地闡述本發(fā)明提出的操作方法，不應(yīng)被認(rèn)為具體電路僅限于此實(shí)施例。為闡述其工作原理，根據(jù)前文提到的寫操作模式，分兩種情況討論(l)全局擦除狀態(tài)；(2)條件編程狀態(tài)。在全局擦除狀態(tài)，erase信號(hào)是高電平，programme信號(hào)是低電平，由于erase信號(hào)接到D觸發(fā)器1201的復(fù)位端R端，D觸發(fā)器1201的輸出DataQ為低電平，與Dataln無(wú)關(guān)，這樣P-Control信號(hào)為高電平，n-Control信號(hào)為低電平，此時(shí)晶體管MpO關(guān)斷，Mp3導(dǎo)通。信號(hào)programme為低電平，此時(shí)Mn5截止，Mn2導(dǎo)通?？梢钥吹竭@時(shí)形成一條逆向的回路，如圖12所示的通路2。在條件編程狀態(tài)，erase信號(hào)是低電平，programme信號(hào)是高電平，如果Dataln為l，D觸發(fā)器1201的輸出DataQ為高電平，P-Control信號(hào)為低電平，n-Control信號(hào)為高電平，此時(shí)晶體管Mp3關(guān)斷，Mp0導(dǎo)通。信號(hào)programme為高電平，此時(shí)Mn2截止，Mn5導(dǎo)通?？梢钥吹竭@時(shí)形成一條正向的回路，如圖12所示的通路1。如果Dataln為O，D觸發(fā)器1201的輸出DataQ為低電平，雖然P-Control信號(hào)為高電平，n-Control信號(hào)為低電平，使得晶體管Mp0關(guān)斷，Mp3導(dǎo)通，但由于programme信號(hào)是高電平使Mn2截止，這樣就不會(huì)形成如通路2所示的逆向的回路。當(dāng)寫操作開始時(shí)，首先施加讀信號(hào)，此時(shí)EQ有效，讀出目標(biāo)存儲(chǔ)電阻的當(dāng)前數(shù)據(jù)狀態(tài)，如果目標(biāo)存儲(chǔ)電阻所處的初始邏輯狀態(tài)恰好與D觸發(fā)器1201的輸出DataQ的數(shù)據(jù)一致，則會(huì)產(chǎn)生Wp^h信號(hào)，這個(gè)信號(hào)將D觸發(fā)器1202異步清零，即使EN變?yōu)榈碗娖?，寫操作停止。若存?chǔ)單元狀態(tài)和D觸發(fā)器1201的輸出DataQ的數(shù)據(jù)不同，則施加一個(gè)寫信號(hào)脈沖進(jìn)行寫操作，之后施加讀信號(hào)，如果目標(biāo)存儲(chǔ)電阻所處的初始邏輯狀態(tài)與D觸發(fā)器1201的輸出DataQ的數(shù)據(jù)一致，則使他礎(chǔ)信號(hào)有效停止寫操作，如果目標(biāo)存儲(chǔ)電阻所處的初始邏輯狀態(tài)與D觸發(fā)器1201的輸出DataQ的數(shù)據(jù)不一致，則繼續(xù)施加寫脈沖。下面分析WFinish信號(hào)如何產(chǎn)生。本實(shí)施例中WFinish信號(hào)是高電平有效的。在進(jìn)行14存儲(chǔ)電阻狀態(tài)讀出的時(shí)候，如果待寫入的數(shù)據(jù)為1，則選取低阻的參考電阻作為基準(zhǔn)，根據(jù)分析可知，如果目標(biāo)存儲(chǔ)電阻的阻值小于該基準(zhǔn)電阻，則讀出放大器的輸出為邏輯1，反之為邏輯0。因此如果目標(biāo)存儲(chǔ)電阻的狀態(tài)已經(jīng)為待寫入數(shù)據(jù)的狀態(tài)，則兩者相異或，輸出為0，這時(shí)WFinish就會(huì)變?yōu)楦唠娖剑瑯?biāo)志寫操作完成。同理可以分析待寫入數(shù)據(jù)為O時(shí)，選擇高阻的參考電阻作為基準(zhǔn)，如果目標(biāo)存儲(chǔ)電阻的阻值大于該基準(zhǔn)電阻，則讀出放大器的輸出為0，反之為1。因此如果目標(biāo)存儲(chǔ)電阻的狀態(tài)巳經(jīng)為待寫入數(shù)據(jù)的狀態(tài)，則兩者相異或，輸出為0，產(chǎn)生高電平有效的WFinish信號(hào)。圖13給出采用lTkR存儲(chǔ)單元的存儲(chǔ)器系統(tǒng)尋址的一個(gè)實(shí)施例。這里將存儲(chǔ)電阻所在層及與其直接連接的金屬互連線所在的層定義為一個(gè)復(fù)合層，圖中層的概念是指一個(gè)復(fù)合層。如圖所示，三個(gè)地址信號(hào)的作用分別為信號(hào)1300為層地址，信號(hào)1301為列地址，信號(hào)1302為行地址。這三個(gè)信號(hào)分別連接到局部位線譯碼器801，列譯碼器601和行譯碼器501上。地址信號(hào)通過(guò)這三個(gè)譯碼器耦連到每一個(gè)存儲(chǔ)電阻上。通過(guò)層地址1300和局部位線譯碼器801來(lái)進(jìn)行尋址，導(dǎo)通全局位線與相應(yīng)的局部位線，確定要進(jìn)行操作的層，例如，信號(hào)線1310、1320、1330有效，分別選中層l、層2、層3進(jìn)行操作，進(jìn)一步選中與列地址和行地址耦連的位線和局部字線的交叉點(diǎn)處對(duì)應(yīng)的存儲(chǔ)電阻進(jìn)行操作。應(yīng)該指出的是，本實(shí)施例中，被選中同時(shí)操作的不同電阻可以是位于同一層上，也可以位于不同的層上。圖14是圖8中一個(gè)由存儲(chǔ)單元600，610，620，630組成的一個(gè)4行存儲(chǔ)單元塊的特例。當(dāng)需要操作存儲(chǔ)電阻201時(shí)，理想的電流通路為電流從選通器件802經(jīng)過(guò)目標(biāo)存儲(chǔ)電阻201至被選通的選通器件100流到com線301。但是如圖13，還有其他的電流通路，比如電流從選通器件802經(jīng)過(guò)存儲(chǔ)電阻209，存儲(chǔ)電阻212，存儲(chǔ)電阻204至被選通的選通器件100流到com線301。這樣的電流通路還有很多。圖15(a)示出了圖14例子中操作存儲(chǔ)電阻201時(shí)實(shí)際的等效電路圖。電流首先通過(guò)選通器件802，一路流過(guò)需要被操作的存儲(chǔ)電阻201，另一路先流過(guò)所選中列未選中行的存儲(chǔ)電阻205，209，213，然后分成三路流過(guò)未選中行未選中列的存儲(chǔ)電阻206，207，208;存儲(chǔ)電阻210，211，212;存儲(chǔ)電阻214，215，216，然后再流過(guò)選中行未選中列的存儲(chǔ)電阻202，203，204，最后與流過(guò)需要被操作的存儲(chǔ)電阻201的電流一同流過(guò)選通管至com線301。圖15(a)中箭頭所示的電流是我們希望在存儲(chǔ)單元塊流過(guò)的電流，而其它流過(guò)除存儲(chǔ)電阻201以外的電流則是漏電流(sneakingcurrent)。在全局擦除狀態(tài)，圖14中GBLO至GBL3上施加相同的擦除電壓，選通管802至805都導(dǎo)通，不存在漏電流的問(wèn)題，在條件編程狀態(tài)，只有一條位線上施加電壓，會(huì)形成如前所述的漏電流，我們?cè)趯懖僮鲿r(shí)采用先全局擦除再條件編程的操作模式就是為了在條件編程狀態(tài)盡量使未被操作的電阻處于高阻態(tài)，從而抑制漏電流，達(dá)到降低寫操作功耗的目的。圖15(a)示出的等效電路圖中流過(guò)存儲(chǔ)電阻202至216的漏電流會(huì)在存儲(chǔ)電阻202至216上產(chǎn)生電壓降。如果在存儲(chǔ)電阻202至216中有某一個(gè)存儲(chǔ)電阻上的電壓降接近被操作的存儲(chǔ)電阻201上的電壓降時(shí)，就可能發(fā)生誤操作(writedisturbe)。本發(fā)明中采用先全局擦除后條件編程的寫操作模式，由于全局擦除時(shí)同時(shí)操作同一行的所有存儲(chǔ)電阻，不存在漏電流，因此只需考慮條件編程時(shí)的誤操作問(wèn)題，即考慮當(dāng)被操作的存儲(chǔ)電阻201上的電壓降為編程電壓時(shí)其它處于同一個(gè)存儲(chǔ)單元塊中的存儲(chǔ)單元電壓降情況。本發(fā)明采用不同極性電信號(hào)進(jìn)行寫操作的寫驅(qū)動(dòng)電路，因此在考慮誤操作問(wèn)題時(shí)，由于只有在條件編程狀態(tài)為目標(biāo)存儲(chǔ)電阻施加電壓時(shí)存在誤操作，只需考慮原先處于高阻的存儲(chǔ)電阻被誤寫為低阻的情形。以上先全局擦除后條件編程以及采用不同極性電信號(hào)進(jìn)行寫操作的操作模式放寬了對(duì)一個(gè)存儲(chǔ)單元塊陣列大小的要求。為了不失一般性，考慮在一個(gè)1TkR存儲(chǔ)單元塊中行數(shù)為Y，k=X，存儲(chǔ)電阻處于高阻態(tài)時(shí)的電阻值為R，存儲(chǔ)電阻處于低阻態(tài)時(shí)的電阻值為r。定義所選中列未選中行的存儲(chǔ)電阻為圖15(a)所示等效電阻網(wǎng)絡(luò)的第一級(jí)，未選中列未選中行的存儲(chǔ)電阻為圖15(a)所示等效電阻網(wǎng)絡(luò)的第二級(jí)，未選中列所選中行的存儲(chǔ)電阻為圖15(a)所示等效電阻網(wǎng)絡(luò)的第三級(jí)，等效電阻網(wǎng)絡(luò)的第二級(jí)電阻最多，分到的電壓較小，因此只考慮第一級(jí)和第三級(jí)上的存儲(chǔ)電阻分到的電壓降。根據(jù)歐姆定律容易得到，第一級(jí)上存儲(chǔ)電阻的最大電壓降Vl=-^-^~Vp，第三級(jí)上存儲(chǔ)電阻的最大電壓降(7—2)+(U+2)*_--V3=-^-^~Vp，式中Vp是編程電壓。為了保證第一級(jí)和第三級(jí)的(I—2)+(XK_^+2)*—-+1存儲(chǔ)電阻不被誤操作，必須滿足VKVdisturbe且V3<Vdisturbe，式中Vdisturbe是最小可能使存儲(chǔ)電阻被編程的電壓。因此一塊lTkR的行數(shù)，k，R/r(onoffratio)必須在一定范圍中。圖15(b)給出了由上述公式得出的一個(gè)存儲(chǔ)單元塊中行數(shù)Y，k，RA(onoffratio),Vdisturbe之間的關(guān)系曲線1501-1504，其中橫坐標(biāo)是R/r(onoffratio),縱坐標(biāo)是Vdistobe和編程電壓Vp的比，這些是由工藝參數(shù)所決定的。曲線1501-1504上的點(diǎn)都不會(huì)造成寫時(shí)發(fā)生誤操作。根據(jù)曲線1401-1404可以決定在特定工藝條件下一個(gè)存儲(chǔ)單元塊可取的k和行16數(shù)Y的值。舉例來(lái)說(shuō)，當(dāng)Vdisturbe=0.75Vp，R/^2時(shí)，k可取8，行數(shù)Y可取8。以上取值只是為了更充分地闡述本發(fā)明中一塊lTkR陣列大小的取法，不應(yīng)被認(rèn)為具體電路僅限于此例。圖16示出圖12中所加寫電壓WriteNeg和WritePos的波形示意圖。圖中脈沖1601，1603，1605,1607，1609是讀脈沖，幅度較小，不會(huì)改變存儲(chǔ)電阻的狀態(tài)，其作用是在每次施加寫脈沖前驗(yàn)證存儲(chǔ)電阻的狀態(tài)是否與待寫入數(shù)據(jù)相同，如果相同則會(huì)使圖12中的writefinish信號(hào)有效，這已在上文中說(shuō)明過(guò)。圖中脈沖1602，1604，1606，1608，1610是寫脈沖，幅度較大，會(huì)改變存儲(chǔ)電阻的狀態(tài)，寫脈沖的幅度逐個(gè)升高，根據(jù)電阻轉(zhuǎn)換存儲(chǔ)器的器件特性，使用這樣的寫脈沖算法，可以大大提高其可擦寫次數(shù)(endurance).圖17給出了寫操作的時(shí)序圖。該圖是描述先全局擦除后條件編程寫模式的實(shí)施例。首先在全局擦除狀態(tài)，emse為高電平，由于其連接到圖12中D觸發(fā)器1201的復(fù)位端，因此D觸發(fā)器1201的輸出端總為低電平，與D觸發(fā)器1201的輸入端Dataln無(wú)關(guān)。編程電壓的施加方法為圖16中提到的算法，當(dāng)施加驗(yàn)證讀脈沖后放大器的輸出與D觸發(fā)器1201的輸出一致后，Writefmish信號(hào)變?yōu)楦唠娖剑K止全局擦除狀態(tài)的寫操作。其次在條件編程狀態(tài)，programme為高電平，D觸發(fā)器1201的輸出端與D觸發(fā)器1201的輸入端Dataln一致，同樣施加寫脈沖和驗(yàn)證讀脈沖后，當(dāng)放大器的輸出與D觸發(fā)器1201的輸出一致后，Writefmish信號(hào)變?yōu)楦唠娖剑K止條件編程狀態(tài)的寫操作。圖18給出了讀出放大器輸入級(jí)的設(shè)計(jì)的一個(gè)實(shí)施例。PMOS管1801，1802，NMOS管1804、1805形成交叉耦合對(duì)，這是一個(gè)正反饋的電路，當(dāng)節(jié)點(diǎn)1810，1811的電位有較小的差異后，通過(guò)交叉耦合對(duì)的正反饋?zhàn)饔?，這個(gè)差異被迅速拉大，于是產(chǎn)生SO，SON兩個(gè)互補(bǔ)的輸出。NMOS管1806，1807是一對(duì)差分對(duì)管，INN和INP為輸入，當(dāng)INN與INP不相等時(shí)(即有差模信號(hào)輸入時(shí))通過(guò)NMOS管1806和1807的電流會(huì)產(chǎn)生一個(gè)差異，從而導(dǎo)致節(jié)點(diǎn)1810、1811的電位不平衡，最終產(chǎn)生有效的輸出。NMOS管1808提供差分放大器的電流源偏置，其柵端接使能信號(hào)，當(dāng)使能信號(hào)有效時(shí)，放大器開始工作。圖19給出了鉗制電流對(duì)使存儲(chǔ)電阻狀態(tài)改變的電信號(hào)的影響的典型實(shí)驗(yàn)曲線。曲線110為未加電流鉗制情況下的I一V特性曲線圖，存儲(chǔ)器件初始態(tài)為低阻態(tài),當(dāng)掃描電壓為IV時(shí)，存儲(chǔ)器件由低阻態(tài)變?yōu)楦咦钁B(tài)。曲線111是將電流鉗制在較小值的情形，可以看到電流被鉗制于lmA左右，存儲(chǔ)單元的狀態(tài)在電壓為4V時(shí)仍未發(fā)生翻轉(zhuǎn)。對(duì)比曲線110，表明電流被嵌制在較低的水平，要使存儲(chǔ)單元狀態(tài)改變需要的電壓較高。通過(guò)這個(gè)現(xiàn)象可以說(shuō)明，如果流過(guò)存儲(chǔ)器件的電流較大，則在電壓較小的情況下，存儲(chǔ)器件就可能發(fā)生狀態(tài)的翻轉(zhuǎn)，這對(duì)于讀出是不利的，很容易造成讀出時(shí)的誤寫入。應(yīng)該指出的是，圖19中的數(shù)據(jù)值是相應(yīng)于具體的器件尺寸和工藝條件的，但是在不同的工藝尺寸和條件下，都具有與圖19相同的規(guī)律。根據(jù)圖19的結(jié)果，圖20(a)中提供了讀操作方法的一個(gè)實(shí)施例，在讀操作時(shí)設(shè)置較小的鉗制電流，可以防止讀的過(guò)程中，在較低的讀電壓下，發(fā)生誤操作。應(yīng)當(dāng)指出的是，設(shè)置鉗制電流的具體電路不應(yīng)該僅限于實(shí)施例中采用的電路。圖20(a)中，通過(guò)比較相同電流流過(guò)參考存儲(chǔ)器件和目標(biāo)存儲(chǔ)器件產(chǎn)生的電壓降來(lái)區(qū)分邏輯狀態(tài)。PMOS管2000的柵端接讀出使能信號(hào)EN，當(dāng)EN信號(hào)為低電平時(shí)，讀出放大器開始工作。PMOS管2001和2002構(gòu)成電流鏡，使流過(guò)存儲(chǔ)電阻201和參考電阻217的電流ID1和ID2相等，從而產(chǎn)生不同的電壓降，放大器005可以將這個(gè)電位差進(jìn)行放大，產(chǎn)生表示存儲(chǔ)單元邏輯狀態(tài)的輸出。在讀出電路的設(shè)計(jì)中，晶體管2007其柵極接一鉗位電壓，可以用來(lái)限定通過(guò)存儲(chǔ)單元的最大電流，避免讀操作時(shí)造成狀態(tài)的誤翻轉(zhuǎn)。應(yīng)該指出的是，如圖10所描述的，在寫操作中也需要實(shí)時(shí)讀出存儲(chǔ)單元的狀態(tài)，所以寫驅(qū)動(dòng)電路和讀出電路可以共享讀出放大器。圖20(b)給出了讀放大器所讀出存儲(chǔ)單元的狀態(tài)輸出至存儲(chǔ)器輸出端的實(shí)施例。在讀存儲(chǔ)器的過(guò)程中同時(shí)有2n個(gè)存儲(chǔ)單元的狀態(tài)被讀出，即有2n個(gè)讀放大器同時(shí)工作，也就同時(shí)需要2n個(gè)輸出緩存器暫存讀放大器讀出的數(shù)據(jù)，等待被串行輸出至存儲(chǔ)器的輸出端口。在本實(shí)施例中，我們將2n個(gè)讀放大器和2n個(gè)輸出緩存器分成兩塊，即塊2030和塊2040，每一個(gè)塊中包括n個(gè)讀放大器，n個(gè)輸出緩存器和n個(gè)傳輸管，同一塊中的傳輸管的柵極接同一個(gè)控制信號(hào)。具體操作過(guò)程如下首先時(shí)序控制電路使LC信號(hào)變?yōu)楦唠娖?，RC信號(hào)變?yōu)榈碗娖?，讀放大器中讀出的數(shù)據(jù)通過(guò)傳輸管2051，2052.....，205n傳輸?shù)捷敵鼍彺嫫?011，2012......201n。這樣輸出緩存器2011，2012......201n中緩存的數(shù)據(jù)可以被串行的輸出至輸出端口，與此同時(shí)時(shí)序控制電路使RC信號(hào)變?yōu)楦唠娖剑琇C信號(hào)變?yōu)榈碗娖?，讀放大器中讀出的數(shù)據(jù)通過(guò)傳輸管2061，2062.....，206n傳輸?shù)捷敵鼍彺嫫?021，2022......202n，在出緩存器2021，2022202n中緩存的數(shù)據(jù)可以被串行的輸出至輸出端口的同時(shí)，時(shí)序控制電路又使LC信號(hào)變?yōu)楦唠娖?，RC信號(hào)變?yōu)榈碗娖剑瑝K2030又開始工作，以此交替往復(fù)，當(dāng)一塊電路的輸出緩存器從讀放大器得到讀到的數(shù)據(jù)時(shí)，另一塊電路將輸出緩存器的數(shù)據(jù)輸出至存儲(chǔ)器的輸出端。由于從讀放大器至輸出緩存器之間傳輸數(shù)據(jù)需要一定時(shí)間tl，這種讀的方法可以避免在讀放大器傳輸數(shù)據(jù)至輸出緩存器的這段時(shí)間tl中系統(tǒng)處于等待狀態(tài)，而是利用這段時(shí)間將另一塊電路的數(shù)據(jù)輸出至存儲(chǔ)器的輸出端，這樣能夠提高讀的速度。需要說(shuō)明的是，在本實(shí)施例中將讀放大器和輸出緩存器劃分成2塊，實(shí)際應(yīng)用中也可劃分成多塊，劃分的塊數(shù)不是對(duì)本發(fā)明的18限制。圖21(a)，以CUxO存儲(chǔ)介質(zhì)為例，給出了存儲(chǔ)電阻與通孔和互連線的相對(duì)位置的一個(gè)實(shí)施例。銅引線2103-上方是位于通孔2107中的銅栓塞，銅栓塞起到連接上層銅引線2103+和下層銅引線2103-的作用，CuxO存儲(chǔ)介質(zhì)201位于通孔2107的頂部和上層銅引線2103+的下方，通過(guò)阻擋層金屬2109與作為上電極的銅引線2103+連接，通過(guò)金屬塞與作為下電極的銅引線2103-連接。下層銅引線2103-、通孔2107、上層銅引線2103+周圍分別是絕緣介質(zhì)層2101a、2101b和2101c,2101a與2101b之間、2101b與2101c之間分別是用于抑制電遷移提高可靠性的蓋帽層介質(zhì)(caplayer)2105a和2105b。圖中示出了第一層銅引線2103-通過(guò)下栓塞2108與襯底連接的情形，如本專利所描述的多層金屬線在垂直方向上層疊形成三維結(jié)構(gòu)的情況，存儲(chǔ)電阻所在層及與其連接的金屬線所在的層定義為一個(gè)復(fù)合層，每相鄰的兩層復(fù)合層間通過(guò)銅金屬塞連接，圖中未示出。圖21(b)，以CiixO存儲(chǔ)介質(zhì)為例，給出了存儲(chǔ)電阻與通孔和互連線的相對(duì)位置的又一個(gè)實(shí)施例。銅引線2103-上方是位于通孔2107中的銅栓塞，銅栓塞起到連接上層銅引線2103+和下層銅引線2103-的作用，CuxO存儲(chǔ)介質(zhì)201位于通孔2107的底部并深入下層銅引線2103-，一端通過(guò)阻擋層金屬2109與作為上電極的銅栓塞和上層銅引線2103+連接，另一端與作為下電極的下層銅引線2103-連接。下層銅引線2103-、通孔2107、上層銅引線2103+周圍分別是絕緣介質(zhì)層2101a、2101b和2101c，2101a與2101b之間、2101b與2101c之間分別是用于抑制電遷移提高可靠性的蓋帽層介質(zhì)(caplayer)2105a和2105b。圖中給出了第一層銅引線2103-通過(guò)下栓塞2108與襯底連接的情形，如本專利所描述的多層金屬線在垂直方向上層疊形成三維結(jié)構(gòu)的情況，存儲(chǔ)電阻所在層及與其連接的金屬線所在的層定義為一個(gè)復(fù)合層，每相鄰的兩層復(fù)合層間通過(guò)銅金屬塞連接，圖中未示出。以上兩個(gè)實(shí)施例中存儲(chǔ)電阻的幾何位置的共同特征是存儲(chǔ)電阻一端是通過(guò)阻擋層金屬與作為一個(gè)電極的金屬引線材料連接，另一端則直接與作為另一個(gè)電極的金屬引線材料連接。在大電場(chǎng)或大電流作用下，有兩種效應(yīng)會(huì)發(fā)生，一是金屬離子會(huì)在電子撞擊作用下向電子運(yùn)動(dòng)方向遷移，另一種是金屬離子會(huì)在大電場(chǎng)作用下向電場(chǎng)力作用方向遷移，兩種效應(yīng)共存，但視具體情況其中的一種效應(yīng)會(huì)占優(yōu)勢(shì)。存儲(chǔ)電阻上的電信號(hào)極性有兩種接法，一種是在與阻擋層連接的存儲(chǔ)電阻一端上接高電平，另一端接低電平，另一種是反過(guò)來(lái)在與阻擋層連接的存儲(chǔ)電阻一端上接低電平，另一端接高電平。在前一種接法下，金屬離子在電場(chǎng)作用下向存儲(chǔ)介質(zhì)中的遷移受到阻擋層阻擋，在后一種接法下，金屬離子在電子撞擊作用下向存儲(chǔ)介質(zhì)中的遷移受到阻擋層阻擋。本發(fā)明實(shí)施例中，采用相反極性的電信號(hào)進(jìn)行存儲(chǔ)操作，要使電阻由高阻變?yōu)榈妥璧那闆r，總是在與阻擋層相連的存儲(chǔ)電阻一端上接高電平，另一端接低電平；要使電阻由低阻變?yōu)楦咦璧那闆r，電信號(hào)的極性反過(guò)來(lái)，總是在連向阻擋層的一端上接低電平，另一端接高電平。應(yīng)當(dāng)指出的是，當(dāng)采用鋁金屬作為互連線時(shí)，存儲(chǔ)電阻也是通過(guò)阻擋層金屬與作為一個(gè)電極的金屬引線材料連接，本發(fā)明提出的操作電信號(hào)的極性選擇方法也適用，互連線材料的改變以及互連線材料與何種存儲(chǔ)電阻組合不應(yīng)視作對(duì)本發(fā)明的限制。還應(yīng)該指出的是，圖21中示出的1TkR中的選通器件是MOSFET，選通器件也可以是二極管或雙極型晶體管，圖中未示出。圖21中示出的襯底可以是單晶硅片襯底，也可以是SOI(silicononinsulator)襯底，還可以是薄膜半導(dǎo)體襯底，例如非晶硅半導(dǎo)體薄膜或是多晶硅半導(dǎo)體薄膜。以上描述的存儲(chǔ)操作方法，涉及到寫操作的方法、改變存儲(chǔ)單元數(shù)據(jù)狀態(tài)的方法、讀操作的方法以及寫操作時(shí)寫信號(hào)極性的選擇方法，可以選擇其中一項(xiàng)或者幾項(xiàng)的組合。這不應(yīng)該被認(rèn)為是對(duì)本發(fā)明的限制?，F(xiàn)在參考圖8討論在1TkR結(jié)構(gòu)的存儲(chǔ)單元中，k取值所受的限制。如圖6所示同一存儲(chǔ)單元中，共享同一選通器件的存儲(chǔ)電阻下電極是相互連接的。如圖7所示，復(fù)合層可以通過(guò)金屬插塞在垂直方向進(jìn)行層疊，形成三維的存儲(chǔ)陣列。每個(gè)存儲(chǔ)單元中的總電阻個(gè)數(shù)可以由下式確定A=A^丄諭,(1)其中A^表示同一存儲(chǔ)單元中，位于每層互連金屬線層上的與同一選通器件相連接的存儲(chǔ)電阻個(gè)數(shù)，4^表示總共的互連金屬線層數(shù)。在單個(gè)選通器件面積上，每層所安排的存儲(chǔ)單元個(gè)數(shù)iV,，是由版圖設(shè)計(jì)的規(guī)則決定。要使芯片面積的利用率達(dá)到最高，應(yīng)該遵循這樣的原則即在符合設(shè)計(jì)規(guī)則的條件下，在單個(gè)選通器件的面積上安排盡可能多的存儲(chǔ)單元。根據(jù)式(1)可以決定k值的有兩個(gè)因素第一是每層互連金屬線層上共享同一選通器件的存儲(chǔ)電阻的個(gè)數(shù)；第二是金屬的層數(shù)。考慮到局部位線的譯碼方式，共享同一選通器件的存儲(chǔ)電阻的個(gè)數(shù)應(yīng)符合2"(n為自然數(shù)，等于l，2，3，.......)，這樣可以最充分的利用地址線。n的具體值由金屬層數(shù)和存儲(chǔ)單元中位于每層金屬上的存儲(chǔ)電阻的個(gè)數(shù)決定，例如，每個(gè)存儲(chǔ)單元中，位于每層金屬上的存儲(chǔ)電阻有2個(gè)，共有8層金屬，那么每個(gè)存儲(chǔ)單元中有16個(gè)存儲(chǔ)電阻，n=4。又比如，每個(gè)存儲(chǔ)單元中，位于每層金屬上的存儲(chǔ)電阻有4個(gè)，共有8層金屬，那么每個(gè)存儲(chǔ)單元中有32個(gè)存儲(chǔ)電阻，n=5。參考圖22，本發(fā)明提供的系統(tǒng)的一個(gè)實(shí)施例，系統(tǒng)2200，可包括一控制器2201，輸入輸出(I/O)裝置2204、存儲(chǔ)器2203、總線2205。20參考圖23，本發(fā)明提供的系統(tǒng)的又一個(gè)實(shí)施例，系統(tǒng)2200，可包括一控制器2201，輸入輸出(I/O)裝置2204、存儲(chǔ)器2203、總線2205，還包括通過(guò)總線2205彼此耦合的無(wú)線接口2202。應(yīng)當(dāng)注意，本發(fā)明的范圍并不限于具有這些部件的任何一種或具有所有這些部件的實(shí)施例。控制器2201可包括一個(gè)或多個(gè)微處理器、數(shù)字信號(hào)處理器、微控制器等。存儲(chǔ)器2203可用存儲(chǔ)傳輸?shù)较到y(tǒng)2200或由系統(tǒng)2200傳送的信息，還可用于存儲(chǔ)指令。存儲(chǔ)器2203可以由一種或多種不同類型的存儲(chǔ)器組成，例如快閃存儲(chǔ)器和/或包含一種如本發(fā)明所說(shuō)明的存儲(chǔ)器件，其結(jié)構(gòu)特征為采用二元或者二元以上的多元金屬氧化物作為存儲(chǔ)電阻；以及數(shù)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元中都包括兩個(gè)或兩個(gè)以上存儲(chǔ)電阻，每個(gè)存儲(chǔ)電阻的第一電極都與同一個(gè)選通器件連接，第二電極與不同的位線耦連，形成若干個(gè)存儲(chǔ)電阻共享同一個(gè)選通器件的結(jié)構(gòu)。摻雜的SrZr03[2]、鐵電材料PbZrTi03[3]、鐵磁材料Pr^CaxMn03[4]、二元金屬氧化物材料[5]、有機(jī)材料[6]等。二元金屬氧化物(如Cux01<x《2[7]、WOx2^xS3、鈦的氧化物、鎳的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物等)A.Beck,J.G.Bednorz，Ch.Gerber，C.Rossel,andD.Widmer，"Reproducibleswitchingeffectinthinoxidefilmsformemoryapplications",Vol.77,p.139，2000;參考文獻(xiàn)丄Maimon，E.Spall，R.Quinn,S.Schnur，"Chalcogenide墨basednonvolatilememorytechnology",iVoceed/"g5o/^emspaceCow，ewce，p.2289，2001.[2]C,Y.Liu，RH.Wu,A.Wang,W.Y.Jang,J.C.Young，K.Y.Chiu,andT.YTseng,"Bistableresistiveswitchingofasputter-depositedCr-dopedSrZr03memoryfilm"，/E五五EDZvol.26,p.351，2005.[3]丄R.Contreras,H.Kohlstedt,U.Pooppe，R.Waser,C.Buchal，andN.A.Pertsev，"Resistiveswitchinginmetal-ferroelectric-metaljunctions",jpp/.尸/>^.vol.83，p.4595，2003.[4]A.Asamitsu,Y.Tomioka，H.Kuwahara，andY.Tokura，"Currentswitchingofresistivestatesinmagnetoresistivemanganites",Atowre(Zowd—vol.388，p.50，1997.[5]I.G.Baek,M.S.Lee,S.Seo,M丄Lee,D.H.Seo,.S.Suh,J.C.Park，S.O.Park,H.S.Kim,I.K.Yoo，U-InChung,andJ.T.Moon,"Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses",/EDMTec/z.Z)/g.p.587(2004).[6]L.RMa，J.Liu，andY.Yang，"Organicelectricalbistabledevicesandrewriteablememorycells",jpp/.vol.80,p.2997,2002;L.D.Bozano,B.W.Kean，>/.R.Deline,J.R.Salem，andJ.C.Scott,"Mechanismforbistabilityinorganicmemoryelements",J///.尸/^s.vol.84,p.607，2004.[7]A.Chen,S.Haddad,Y.陽(yáng)C.^Vu，，，Non畫VolatileResistiveSwitchingforAdvancedMemoryApplications"inNVSMW,2006I.G.Baek,D.C.Kim,M.J.Lee*,H.-J.Kim，E.K."Multi-layerCross-pointBinaryOxideResistiveMemory(OxRRAM)forPost陽(yáng)NANDStorageApplication",ElectronDevicesMeeting,2005.IEDMTechnicalDigest.IEEEInternational,p.750.[9]K,Kinoshita,C.Yoshida,H.Aso，MAoki,andY.Sugiyama，ThermalpropertiesofNiOyresistorpracticallyfreefromthe'forming,process,ExtendedAbstractsofthe2006InternationalConferenceonSolidStateDevicesandMaterials,Yokohama,2006,570-571[10]HyunjunSim,HyejungChoi，DongsooLee，ManChang，DoohoChoi,YunikSon,Eun墨HongLee*，WonjooKim*，YoondongPark*，In-KyeongYoo*andHyunsangHwang，ExcellentResistanceSwitchingCharacteristicsofPt/SrTi03SchottkyJunctionforMulti-bitNonvolatileMemoryApplication,IEDM2005DongsooLee，DongjunSeong，HyeJungChoi，InhwaJo,R,Dong,W.Xiang,SeokjoonOh，MyeongbumPyun,Sun-okSeo,SeonghoHeo，etal.Excellentuniformityandreproducibleresistanceswitchingcharacteristicsofdopedbinarymetaloxidesfornon-volatileresistancememoryapplications.正DM2006S.Seo，M.J.Lee,D.H.Seo,E.J.Jeoung,D,-S.Suh，Y.S.Joung，andI.K.Yoo，ReproducibleresistanceswitchinginpolycrystallineNiOfilms,APPLIEDPHYSICSLETTERSVOLUME85,NUMBER236DECEMBER2004Y,Watanabe，Phys.Rev.B59,11257，1999.權(quán)利要求1、一種高密度電阻轉(zhuǎn)換存儲(chǔ)器，采用二元或者二元以上的多元金屬氧化物作為存儲(chǔ)電阻，其特征在于包括m條字線，2≤m≤210，n條位線，2≤n≤210，以及數(shù)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元位于一條字線與數(shù)條位線的各個(gè)交叉區(qū)；每個(gè)存儲(chǔ)單元中都包括兩個(gè)或兩個(gè)以上的上述存儲(chǔ)電阻和一個(gè)選通器件，每個(gè)存儲(chǔ)電阻的第一電極都與上述的同一個(gè)選通器件連接，并通過(guò)該選通器件與字線耦連；每個(gè)存儲(chǔ)電阻的第二電極與不同的位線耦連，形成若干個(gè)存儲(chǔ)電阻共享上述的同一個(gè)選通器件的結(jié)構(gòu)。2、根據(jù)權(quán)利要求1所述的高密度電阻轉(zhuǎn)換存儲(chǔ)器，其特征在于同一存儲(chǔ)單元中的不同存儲(chǔ)電阻位于多層互連金屬線層上，每一層互連金屬線層和與之連接的存儲(chǔ)介質(zhì)所在的層構(gòu)成一個(gè)復(fù)合層，不同復(fù)合層在垂直方向進(jìn)行層疊，相鄰復(fù)合層間通過(guò)位于通孔中的金屬塞連接，形成三維的存儲(chǔ)陣列。3、根據(jù)權(quán)利要求1所述的高密度電阻轉(zhuǎn)換存儲(chǔ)器，其特征在于所述的每個(gè)存儲(chǔ)電阻的第二電極與不同的位線耦連是由存儲(chǔ)電阻的第二電極與不同選通器件連接，并通過(guò)這些與之連接的選通器件進(jìn)一步與不同的位線連接實(shí)現(xiàn)。4、根據(jù)權(quán)利要求1所述的高密度電阻轉(zhuǎn)換存儲(chǔ)器，其特征在于所述的二元或者二元以上的多元金屬氧化物是CuxOl<x^2、WOx2Sx《3、鎳的氧化物、鈦的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物、鉿的氧化物、鉬的氧化物、鋅的氧化物、SrZr03、PbZrTi03或Pn.xCaxMn03。5、一種對(duì)權(quán)利要求1所述的高密度電阻轉(zhuǎn)換存儲(chǔ)器進(jìn)行存儲(chǔ)操作的方法包括寫操作方法和/或讀操作方法，其特征在于所述寫操作方法為寫操作前預(yù)讀存儲(chǔ)單元中的數(shù)據(jù)與輸入數(shù)據(jù)緩沖器中的擬寫入數(shù)據(jù)進(jìn)行比較，若存儲(chǔ)單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)相同，不進(jìn)行寫操作，若存儲(chǔ)單元中的數(shù)據(jù)與擬寫入數(shù)據(jù)不同，則進(jìn)行寫操作；和/或位于同一列上的存儲(chǔ)單元組成一個(gè)存儲(chǔ)單元塊，初始時(shí)將所有存儲(chǔ)單元都寫為高阻，寫操作以存儲(chǔ)單元塊為單位，當(dāng)存儲(chǔ)單元塊中的一個(gè)或數(shù)個(gè)存儲(chǔ)電阻需要被改寫為高阻時(shí)，先將塊中的所有存儲(chǔ)電阻都寫為高阻，再逐一選中不需要改寫為高阻的存儲(chǔ)電阻，逐一改寫成低阻；當(dāng)存儲(chǔ)單元塊中只有一個(gè)或數(shù)個(gè)存儲(chǔ)電阻需要被改寫為低阻而沒(méi)有存儲(chǔ)電阻需要被改寫為高阻時(shí)，逐一選中需要改寫的存儲(chǔ)電阻，逐一改寫成低阻；所述讀操作方法，是將數(shù)據(jù)輸出緩存器分為數(shù)個(gè)部分，當(dāng)其中一個(gè)部分中的數(shù)據(jù)被送至數(shù)據(jù)輸出口的同時(shí)，其余各部分?jǐn)?shù)據(jù)輸出緩存器則從靈敏放大器中獲得將要被輸出的數(shù)據(jù)。6、根據(jù)權(quán)利要求5所述的存儲(chǔ)操作的方法，其特征在于在進(jìn)行寫操作時(shí)，采用相反極性的電壓進(jìn)行由高阻到低阻和由低阻到高阻的操作。7、根據(jù)權(quán)利要求5或6所述的存儲(chǔ)操作的方法，其特征在于寫操作時(shí)為存儲(chǔ)電阻兩端施加多個(gè)寫入脈沖，寫入脈沖的幅度逐級(jí)升高；每次為存儲(chǔ)電阻兩端施加寫入脈沖后通過(guò)讀操作驗(yàn)證存儲(chǔ)電阻的電阻值是否已經(jīng)達(dá)到擬寫入數(shù)據(jù)所要求的電阻分布范圍，如果達(dá)到擬寫入數(shù)據(jù)所要求的電阻值則停止寫操作，如果未達(dá)到擬寫入數(shù)據(jù)所要求的電阻值，則繼續(xù)為存儲(chǔ)電阻兩端施加幅度更高的寫入脈沖。8、根據(jù)權(quán)利要求5或6所述的存儲(chǔ)操作的方法，其特征在于進(jìn)行寫操作時(shí)選擇合理的存儲(chǔ)單元塊的大小防止漏電流對(duì)未選中存儲(chǔ)電阻產(chǎn)生誤操作根據(jù)存儲(chǔ)電阻高阻狀態(tài)電阻值R和低阻狀態(tài)電阻值r的比^以及可能使未選中存儲(chǔ)電阻發(fā)生誤操作的電壓與寫操作電壓的比M，在一塊存儲(chǔ)單元塊中選取滿足如下條件的行數(shù)Y的值以及每個(gè)存儲(chǔ)單元中的存儲(chǔ)電阻的個(gè)數(shù)k的值<formula>formulaseeoriginaldocumentpage3</formula>9、根據(jù)權(quán)利要求5所述的存儲(chǔ)操作的方法，其特征在于所述的讀操作的方法為限制讀操作時(shí)通過(guò)存儲(chǔ)單元的電流到達(dá)的最大值。10、一種如權(quán)利要求l所述的電阻轉(zhuǎn)換存儲(chǔ)器在系統(tǒng)中的應(yīng)用，該系統(tǒng)包括一處理器，以及與所述處理器通信的輸入和輸出，以及耦連到該處理器的存儲(chǔ)器；所述存儲(chǔ)器為權(quán)利要求1所述的電阻轉(zhuǎn)換存儲(chǔ)器。全文摘要本發(fā)明屬于集成電路
技術(shù)領(lǐng)域：
，具體為一種電阻轉(zhuǎn)換存儲(chǔ)器及對(duì)這種存儲(chǔ)器進(jìn)行存儲(chǔ)操作的方法。本發(fā)明采用二元或者二元以上的多元金屬氧化物(如Cu_xO1＜x≤2、WO_x2≤x≤3、鈦的氧化物、鎳的氧化物、鋯的氧化物、鋁的氧化物、鈮的氧化物、鉭的氧化物等)作為存儲(chǔ)電阻，每個(gè)存儲(chǔ)單元中都包括兩個(gè)或兩個(gè)以上存儲(chǔ)電阻，每個(gè)存儲(chǔ)電阻的第一電極都與同一個(gè)選通器件連接，第二電極與不同的位線耦連，形成同一存儲(chǔ)單元中若干個(gè)存儲(chǔ)電阻共享同一個(gè)選通器件的結(jié)構(gòu)。存儲(chǔ)操作方法包括寫操作方法和讀操作方法。本發(fā)明的存儲(chǔ)器可以大大提高存儲(chǔ)集成密度，本發(fā)明方法進(jìn)行存儲(chǔ)操作時(shí)對(duì)其它單元不產(chǎn)生干擾。文檔編號(hào)G11C11/56GK101425333SQ20071004593公開日2009年5月6日申請(qǐng)日期2007年9月13日優(yōu)先權(quán)日2007年9月13日發(fā)明者林殷茵,陳邦明申請(qǐng)人:林殷茵;陳邦明