專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置，尤其涉及可改寫的非易失性的半導(dǎo)體存儲裝置。
背景技術(shù)：
在現(xiàn)有的非易失性半導(dǎo)體存儲裝置中，公知有如圖8所示那樣的非易失性半導(dǎo)體存儲裝置(參照專利文獻(xiàn)1現(xiàn)有例1)?，F(xiàn)有例1所涉及的非易失性半導(dǎo)體存儲裝置，在存儲器單元(cell)陣列中具有第一擴(kuò)散區(qū)域107、選擇柵103、浮置柵106和控制柵111。
第一擴(kuò)散區(qū)域107在基板101表面上按照沿一個(gè)方向延伸并且彼此相隔的方式并列設(shè)置。第一擴(kuò)散區(qū)域107被用作局部(local)位線(LB)。選擇柵103(SG)隔著絕緣膜102配設(shè)于相鄰的第一擴(kuò)散區(qū)域107之間的區(qū)域的基板101上，并且沿第一擴(kuò)散區(qū)域107的延伸方向延伸。浮置柵106(FG)是存儲節(jié)點(diǎn)(node)，其隔著絕緣膜102配設(shè)于第一擴(kuò)散區(qū)域107與選擇柵103之間的區(qū)域，如果從俯視方向觀察則配置為島狀?？刂茤?11(CG)隔著絕緣膜108配設(shè)于浮置柵106和選擇柵103之上，彼此相隔而并列設(shè)置，并且沿著與選擇柵103交叉的方向延伸?？刂茤?11被用作字(word)線。
由位于選擇柵103兩側(cè)的第一擴(kuò)散區(qū)域107之中的一個(gè)第一擴(kuò)散區(qū)域107、浮置柵106、控制柵111和選擇柵103構(gòu)成第一單位單元，并且由位于選擇柵103兩側(cè)的第一擴(kuò)散區(qū)域107之中的另一個(gè)第一擴(kuò)散區(qū)域107、浮置柵106、控制柵111和選擇柵103構(gòu)成第二單位單元。在多個(gè)單位單元中共同擁有第一擴(kuò)散區(qū)域107。在該非易失性半導(dǎo)體存儲裝置中通過向選擇柵103施加正電壓，在單元區(qū)域內(nèi)的選擇柵103下的基板101表面形成反轉(zhuǎn)層120。
由半導(dǎo)體存儲裝置的外圍電路的一部分即驅(qū)動電路(未圖示)，控制施加到第一擴(kuò)散區(qū)域107、選擇柵103、控制柵111和基板101(阱101a)的電壓。
接下來，對現(xiàn)有例1所涉及的非易失性半導(dǎo)體存儲裝置的擦除動作進(jìn)行說明。
如果參照圖8，在第一擦除動作中，向控制棚111施加負(fù)的高電壓，并且向基板101(阱101a)施加正的高電壓。例如，向控制柵111施加電壓Vcg＝-9V，向基板101(阱101a)施加電壓Vsub＝9V，而使第一擴(kuò)散區(qū)域107和選擇柵103打開(open)。由此電子e從浮置柵106被吸引到基板101(阱101a)。第一擦除動作時(shí)的浮置柵106的電位Vfg可通過下式1進(jìn)行計(jì)算。另外，Q為浮置柵106的電量、Ccf是控制柵111與浮置柵106之間的電容，Cfsub為浮置柵106與基板101之間的電容，Csf為選擇柵103與浮置柵106之間的電容。
式1Vfg=QCall+CcfCallVcg+CfsubCallVsub]]>Call＝Ccf+Csf+CfsubVcg＜0V，Vsg＝open≡0V，Vsub＞0V如果參照圖9，在第二擦除動作中，向控制柵111施加負(fù)的高電壓，并且向選擇柵103施加正電壓。例如向控制柵111施加電壓Vcg＝-9V，向選擇柵103施加電壓Vsg＝3V，而使第一擴(kuò)散區(qū)域107、基板101(阱101a)打開(open)。由此電子e從浮置柵106被吸引到選擇柵103。第二擦除動作時(shí)的浮置柵106的電位Vfg可通過下式2來計(jì)算。另外，Q為浮置柵106的電量、Ccf是控制柵111與浮置柵106之間的電容，Cfsub為浮置柵106與基板101之間的電容，Csf為選擇柵103與浮置柵106之間的電容。
式2Vfg=QCall+CcfCallVcg+CsfCallVsg]]>Call＝Ccf+Csf+CfsubVcg＜0V，Vsg＞0V，Vsub＝open≡0V
但是，圖8、9所示的現(xiàn)有擦除動作中存在以下可能性在從浮置柵106吸引電子之際，向控制柵111、基板101、選擇柵103施加的電壓變高。也就是，在圖8的第一擦除動作中由浮置柵106相關(guān)的控制柵111與基板101之間的電容耦合比決定施加電壓，并且選擇柵103與浮置柵106之間的電容耦合沒有貢獻(xiàn)，因此存在向控制柵111和基板101的施加電壓變高的可能性。另外，在圖9的第二擦除動作中由浮置柵106相關(guān)的控制柵111與選擇柵103之間的電容耦合比決定施加電壓，并且基板101與浮置柵106之間的電容耦合沒有貢獻(xiàn)，因此存在對控制柵111和選擇柵103的施加電壓變高的可能性。這樣如果施加電壓變高，則存在外圍電路增大的可能性。
專利文獻(xiàn)1特開2005-51227號公報(bào)發(fā)明內(nèi)容本發(fā)明的目的在于，使較低的電壓下的擦除動作成為可能。
在本發(fā)明的第一觀點(diǎn)中，一種半導(dǎo)體存儲裝置，其特征在于，具備選擇柵，其配設(shè)于基板上的第一區(qū)域；存儲節(jié)點(diǎn)，其配設(shè)于與所述第一區(qū)域鄰接的第二區(qū)域；第一擴(kuò)散區(qū)域，其設(shè)置于與所述第二區(qū)域鄰接的第三區(qū)域；控制柵，其配設(shè)于所述存儲節(jié)點(diǎn)之上；和控制電路，其對施加到所述基板、所述選擇柵、所述第一擴(kuò)散區(qū)域和所述控制柵的電壓進(jìn)行控制，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述基板或所述第一擴(kuò)散區(qū)域的電壓、所述選擇柵的電壓和所述控制柵的電壓之中的兩個(gè)電壓成為負(fù)電壓，并且使剩下的一個(gè)電壓成為正電壓。
在本發(fā)明的第二觀點(diǎn)中，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述選擇柵和所述控制柵的電壓成為負(fù)電壓，并且使所述基板或者所述第一擴(kuò)散區(qū)域的電壓成為正電壓。
本發(fā)明的第三觀點(diǎn)中，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述基板或者所述第一擴(kuò)散區(qū)域和所述控制柵的電壓成為負(fù)電壓，并且使所述選擇柵的電壓成為正電壓。
本發(fā)明的第四觀點(diǎn)中，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述選擇柵和所述基板或者所述第一擴(kuò)散區(qū)域的電壓成為負(fù)電壓，并且使所述控制柵的電壓成為正電壓。
本發(fā)明的第五觀點(diǎn)中，其特征在于，所述驅(qū)動電路，在擦除動作之際，對所述第一擴(kuò)散區(qū)域施加與施加到所述基板的電壓極性相同的電壓。
(發(fā)明效果)根據(jù)本發(fā)明的觀點(diǎn)1～5，能夠在通過隧道效應(yīng)而從存儲節(jié)點(diǎn)吸引電子e之際，實(shí)現(xiàn)選擇柵、基板(阱)或者第一擴(kuò)散區(qū)域、控制柵的施加電壓的低電壓化。通過低電壓化，可使外圍電路縮小化。這是因?yàn)?，通過控制柵與存儲節(jié)點(diǎn)之間的電容耦合、選擇柵與存儲節(jié)點(diǎn)之間的電容耦合、基板(阱)或者第一擴(kuò)散區(qū)域與存儲節(jié)點(diǎn)之間的電容耦合這三種電容耦合，就能以較低的施加電壓來產(chǎn)生向基板一側(cè)吸引電子e的電壓·電場。另外，如果使選擇柵、基板(阱)或者第一擴(kuò)散區(qū)域、控制柵的施加電壓升高，則擦除動作的高速化成為可能。


圖1是示意性地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置的結(jié)構(gòu)的局部俯視圖。
圖2是示意性地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置的結(jié)構(gòu)的圖1的X-X’間的局部截面圖。
圖3是示意性地表示本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體存儲裝置的擦除模塊中的選擇柵的結(jié)構(gòu)的局部俯視圖。
圖4是用于說明實(shí)施方式1涉及的半導(dǎo)體存儲裝置的第一擦除動作的示意圖。
圖5是用于說明實(shí)施方式1涉及的半導(dǎo)體存儲裝置的第二擦除動作的示意圖。
圖6是用于說明實(shí)施方式1涉及的半導(dǎo)體存儲裝置的第三擦除動作的示意圖。
圖7是表示實(shí)施方式1涉及的半導(dǎo)體存儲裝置的浮置柵的電氣狀態(tài)的示意圖。
圖8是用于說明現(xiàn)有例1涉及的半導(dǎo)體存儲裝置的第一擦除動作的示意圖。
圖9是用于說明現(xiàn)有例1涉及的半導(dǎo)體存儲裝置的第二擦除動作的示意圖。
圖中1、101-基板；1a、101a-阱；2、102-絕緣膜；3、103-選擇柵；4、104-絕緣膜；5、105-絕緣膜；6、106-浮置柵(存儲節(jié)點(diǎn))；7、107-第一擴(kuò)散區(qū)域；8、108-絕緣膜；9、109-絕緣膜；11、111-控制柵；20、120-反轉(zhuǎn)層；21-第二擴(kuò)散區(qū)域；22-驅(qū)動電路；23-擦除模塊。
具體實(shí)施例方式
(實(shí)施方式1)使用附圖，對本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置進(jìn)行說明。圖1是示意性地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置的結(jié)構(gòu)的局部俯視圖。圖2是示意性地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置的結(jié)構(gòu)的圖1的X-X’間的局部截面圖。圖3是示意性地表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體存儲裝置的擦除模塊中的選擇柵的結(jié)構(gòu)的局部俯視圖。
實(shí)施方式1涉及的半導(dǎo)體存儲裝置是每單元存儲兩比特信息的非易失性半導(dǎo)體存儲裝置。半導(dǎo)體存儲裝置具有基板1、絕緣膜2、選擇柵3、絕緣膜4、絕緣膜5、浮置柵6、第一擴(kuò)散區(qū)域7、絕緣膜8、絕緣膜9、控制柵11、第二擴(kuò)散區(qū)域(圖1的21)和驅(qū)動電路22。如圖2中的點(diǎn)劃線所示，半導(dǎo)體存儲裝置中的一個(gè)單位單元由一個(gè)第一擴(kuò)散區(qū)域7、一個(gè)浮置柵6、控制柵11和選擇柵3構(gòu)成。半導(dǎo)體存儲裝置中的兩比特單元，按照以一個(gè)選擇柵3公共而兩個(gè)單位單元線對稱地配置的方式構(gòu)成。即，在圖2中，兩比特單元的另一個(gè)單位單元由一個(gè)第一擴(kuò)散區(qū)域7、一個(gè)浮置柵6、控制柵11、和選擇柵3構(gòu)成。。
基板1是P型硅基板。基板1在選擇柵3和控制柵6之下具有阱1a。阱1a是p-型擴(kuò)散區(qū)域。阱1a也稱作公共源極擴(kuò)散區(qū)域。
在基板1中，成為連接第一擴(kuò)散區(qū)域7和第二擴(kuò)散區(qū)域21的通路的溝道，作為從上方觀察基板1時(shí)的形狀，具有沿著與選擇柵3的平面形狀相關(guān)聯(lián)而規(guī)定的一個(gè)方向從一個(gè)第二擴(kuò)散區(qū)域21側(cè)延伸的第一路徑L，并且從一個(gè)第二擴(kuò)散區(qū)域21側(cè)延伸的第一路徑L的端部彎曲，具有沿著相對第一方向具有規(guī)定角度(例如，直角)的第二方向延伸至第一擴(kuò)散區(qū)域7側(cè)的第二路徑S。在對選擇柵3施加了正電壓時(shí)，第一路徑L中的單元區(qū)域內(nèi)的選擇柵3下的溝道變?yōu)榉崔D(zhuǎn)層20。在第二路徑S中，浮置柵6下也作為溝道區(qū)域而使用。同樣，構(gòu)成連接第一擴(kuò)散區(qū)域7和第二擴(kuò)散區(qū)域21的通路的溝道區(qū)域，作為從上方觀察基板1時(shí)的形狀，具有沿著選擇柵3的長度方向從一個(gè)第二擴(kuò)散區(qū)域21側(cè)延伸的第一路徑，并且第一路徑的端部彎曲，具有沿著相對第一方向具有規(guī)定角度(直角)的第二方向延伸至第一擴(kuò)散區(qū)域7側(cè)的第二路徑。
絕緣膜2設(shè)置于選擇柵3與基板1之間。對絕緣膜2例如可使用硅氧化膜。絕緣膜2也稱作選擇柵絕緣膜。
選擇柵3是設(shè)置于絕緣膜2上的導(dǎo)電膜。對選擇柵3例如可使用多晶硅。選擇柵3在一個(gè)擦除模塊23內(nèi)具有一對SG0和SG1(參照圖3)。從相對于平面的法線方向觀察，SG0和SG1分別形成為梳狀，SG0的梳齒部分在SG1的梳齒間隙中相隔規(guī)定的間隔而配置。SG0和SG1與擦除模塊23內(nèi)的全部單位單元電連接。這里，擦除模塊23由多個(gè)單位單元構(gòu)成，是由進(jìn)行擦除動作時(shí)同時(shí)電子從浮置柵被吸引的所有的單位單元構(gòu)成的模塊。這種擦除模塊23在一個(gè)半導(dǎo)體存儲裝置中存在多個(gè)。此外，選擇柵3在一個(gè)擦除模塊內(nèi)也可被分割為三個(gè)以上。
絕緣膜4設(shè)置于選擇柵3上(參照圖2)。對絕緣膜4例如可使用硅氧化膜、硅氮化膜。
絕緣膜5設(shè)置于絕緣膜4的側(cè)壁、選擇柵3的側(cè)壁、絕緣膜2的側(cè)壁、基板1上、與浮置柵6之間。對絕緣膜5例如可使用硅氧化膜(參照圖2)。絕緣膜5也稱作隧道(tunnel)氧化膜。
浮置柵6是存儲節(jié)點(diǎn)，隔著絕緣膜5設(shè)置于由選擇柵3和絕緣膜4的層疊體構(gòu)成的選擇柵構(gòu)造的兩側(cè)(參照圖2)。對浮置柵6例如可使用多晶硅。浮置柵6若觀察其截面則形成為側(cè)壁(side wall)狀(參照圖2)，若從俯視方向觀察則配設(shè)為島狀(參照圖1)。
第一擴(kuò)散區(qū)域7是設(shè)置于基板1的規(guī)定區(qū)域(相鄰的浮置柵6之間)的n+型擴(kuò)散區(qū)域，沿著選擇柵3(的梳齒部分)延伸的方向配設(shè)(參照圖1、2)。第一擴(kuò)散區(qū)域7，在其與選擇柵3的關(guān)系下，在寫入時(shí)成為單元晶體管的漏極區(qū)域，在讀出時(shí)成為源極區(qū)域。第一擴(kuò)散區(qū)域7也稱作局部位線。
絕緣膜8是配設(shè)于浮置柵6和控制柵11之間的絕緣膜(參照圖2)。對絕緣膜例如可使用由具有高絕緣性、相對介電常數(shù)高、適宜薄膜化的硅氧化膜8a、硅氮化膜8b、硅氧化膜8c構(gòu)成的ONO膜。
絕緣膜9是配設(shè)于絕緣膜8與第一擴(kuò)散區(qū)域7之間的絕緣膜(參照圖2)。對絕緣膜9例如可使用基于熱氧化的硅氧化膜(熱氧化膜)、或由CVD法成膜的硅氧化膜。
控制柵11在與選擇柵3的長度方向垂直的方向上延伸，與選擇柵3立體交叉(參照圖1)?？刂茤?1，在與選擇柵3的交叉部中與設(shè)置于選擇柵3的上層的絕緣膜8的上面抵接(參照圖2)。控制柵11隔著絕緣膜5、浮置柵6、以及絕緣膜8而設(shè)置于由選擇柵3和絕緣膜4的層疊體構(gòu)成的選擇柵構(gòu)造的兩側(cè)(參照圖2)?？刂茤?1由導(dǎo)電膜構(gòu)成，例如可使用多晶硅。在控制柵11的表面設(shè)置高熔點(diǎn)金屬硅化物(未圖示)，也可采用低電阻化的結(jié)構(gòu)?？刂茤?1成為字線。
第二擴(kuò)散區(qū)域21是n+型擴(kuò)散區(qū)域，成為單元晶體管的源極/漏極區(qū)域(參照圖1)。第二擴(kuò)散區(qū)域21在單元區(qū)域外沿著與選擇柵3的長度方向垂直的方向延伸，與選擇柵3立體交叉。第二擴(kuò)散區(qū)域21，在其與選擇柵3的交叉部中，形成于在選擇柵3的下層設(shè)置的絕緣膜2正下的基板1表層(未圖示)。
驅(qū)動電路22是外圍電路的一部分，控制施加到第一擴(kuò)散區(qū)域7、選擇柵3、控制柵11、基板1(阱1a)、第二擴(kuò)散區(qū)域21的電壓。驅(qū)動電路22的電壓控制至少在擦除動作中與現(xiàn)有例1的非易失性半導(dǎo)體存儲裝置的驅(qū)動電路的電壓控制不同。此外，對于驅(qū)動電路22的擦除動作中的電壓控制將后述。
另外，除驅(qū)動電路22以外，實(shí)施方式1的半導(dǎo)體存儲裝置采用與現(xiàn)有例1的非易失性半導(dǎo)體存儲裝置同樣的構(gòu)成。而且，從阱1a的形成到控制柵11的形成，可通過與現(xiàn)有例1所涉及的非易失性半導(dǎo)體存儲裝置的制造方法同樣的制造方法來制造實(shí)施方式1的半導(dǎo)體存儲裝置。專利文獻(xiàn)1的記載設(shè)為此處由引用所歸納記載的。根據(jù)需求請參考。
接下來，使用附圖，對實(shí)施方式1所涉及的半導(dǎo)體存儲裝置的擦除動作進(jìn)行說明。圖1是用于說明實(shí)施方式1所涉及的半導(dǎo)體存儲裝置的第一擦除動作的示意圖。圖5是用于說明實(shí)施方式1所涉及的半導(dǎo)體存儲裝置的第二擦除動作的示意圖。圖6是用于說明實(shí)施方式1所涉及的半導(dǎo)體存儲裝置的第三擦除動作的示意圖。
如果參照圖4，則在第一擦除動作中，向控制柵11和選擇柵3施加負(fù)的高電壓，并且向基板1(阱1a)或者第一擴(kuò)散區(qū)域7施加正的高電壓。例如，向控制柵11施加電壓Vcg＝-7V，向選擇柵3施加電壓Vsg＝-7V，向基板1(阱1a)施加電壓Vsub＝7V，而使第一擴(kuò)散區(qū)域7打開(open)。由此，通過隧道效應(yīng)(tunneling)而使電子e從浮置柵6吸引到基板1(阱1a)或者第一擴(kuò)散區(qū)域7。這里，從浮置柵6吸引電子e之際，不僅使用控制柵11的電容耦合，還使用與選擇柵3之間的電容耦合，這一點(diǎn)與現(xiàn)有例1的第一擦除動作(參照圖8)不同。
如果參照圖5，在第二擦除動作中，向控制柵11和基板1(阱1 a)或者第一擴(kuò)散區(qū)域7施加負(fù)的高電壓，并且向選擇柵3時(shí)間正的高電壓。例如，向控制柵11時(shí)間電壓Vcg＝-7V，向選擇柵3時(shí)間電壓Vsg＝7V，向基板1(阱1a)施加電壓Vsub＝-7V，而使第一擴(kuò)散區(qū)域7打開(open)。由此，通過隧道效應(yīng)而使電子e從浮置柵6吸引到選擇柵3。這里，從浮置柵6吸引電子e之際，不僅使用控制柵11的電容耦合，還使用與基板1(阱1a)之間的電容耦合，這一點(diǎn)與現(xiàn)有例1的第二擦除動作(參照圖9)不同。
如果參照圖6，在第三擦除動作中，向選擇柵3和基板1(阱1a)或者第一擴(kuò)散區(qū)域7施加負(fù)的高電壓，向控制柵11時(shí)間正的高電壓。例如，向控制柵11時(shí)間電壓Vcg＝7V，向選擇柵3時(shí)間電壓Vsg＝-7V，向基板1(阱1a)施加電壓Vsub＝-7V，而使第一擴(kuò)散區(qū)域7打開(open)。由此，通過隧道效應(yīng)而使電子e從浮置柵6吸引到控制柵11。這里，從浮置柵6吸引電子e之際，使用與選擇柵3和基板1(阱1a)之間的電容耦合。
這里，第一～第三擦除動作時(shí)的浮置柵6的電氣狀態(tài)為如圖7所示那樣。在實(shí)施方式1中將Vsg、Vcg、Vsub之中的兩個(gè)電壓作為負(fù)電壓，將剩下的一個(gè)電壓作為正電壓。此外，也可向第一擴(kuò)散區(qū)域7施加同一極性的電壓，來代替向基板1(阱1a)施加電壓。并且也可向基板1(阱1a)及第一擴(kuò)散區(qū)域7的兩方施加同一極性的電壓。浮置柵6的電位Vfg能夠通過下式3來計(jì)算。此外，Q為浮置柵6的電量，Ccf為控制柵11與浮置柵6之間的電容，Cfsub為浮置柵6與基板1之間的電容，Csf為選擇柵3與浮置柵6之間的電容。
式3Vfg=QCall+CcfCallVcg+CsfCallVsg+CfsubCallVsub]]>Call＝Ccf+Csf+Cfsub根據(jù)實(shí)施方式1，能夠在通過隧道效應(yīng)而從浮置柵6吸引電子e之際，實(shí)現(xiàn)選擇柵3、基板1(阱1a)或者第一擴(kuò)散區(qū)域7、控制柵11的施加電壓的低電壓化。通過低電壓化可使外圍電路縮小化。這是因?yàn)?，通過控制柵11與浮置柵6之間的電容耦合、選擇柵3與浮置柵6之間的電容耦合、基板1(阱1a)或者第一擴(kuò)散區(qū)域7與浮置柵6之間的電容耦合這三種電容耦合，就能以較低的施加電壓來產(chǎn)生向基板一側(cè)吸引電子e的電壓·電場。另外，如果使選擇柵3、基板1(阱1a)或者第一擴(kuò)散區(qū)域7、控制柵11的施加電壓升高，則擦除動作的高速化成為可能。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，具備選擇柵，其配設(shè)于基板上的第一區(qū)域；存儲節(jié)點(diǎn)，其配設(shè)于與所述第一區(qū)域鄰接的第二區(qū)域；第一擴(kuò)散區(qū)域，其設(shè)置于與所述第二區(qū)域鄰接的第三區(qū)域；控制柵，其配設(shè)于所述存儲節(jié)點(diǎn)之上；和控制電路，其對施加到所述基板、所述選擇柵、所述第一擴(kuò)散區(qū)域和所述控制柵的電壓進(jìn)行控制，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述基板或者所述第一擴(kuò)散區(qū)域的電壓、所述選擇柵的電壓和所述控制柵的電壓之中的兩個(gè)電壓成為負(fù)電壓，并且使剩下的一個(gè)電壓成為正電壓。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述選擇柵和所述控制柵的電壓成為負(fù)電壓，并且使所述基板或者所述第一擴(kuò)散區(qū)域的電壓成為正電壓。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述基板或者所述第一擴(kuò)散區(qū)域的電壓和所述控制柵的電壓成為負(fù)電壓，并且使所述選擇柵的電壓成為正電壓。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述驅(qū)動電路進(jìn)行下述控制即在擦除動作之際，使所述選擇柵的電壓和所述基板或者所述第一擴(kuò)散區(qū)域的電壓成為負(fù)電壓，并且使所述控制柵的電壓成為正電壓。
5.根據(jù)權(quán)利要求1～4的任一項(xiàng)所述的半導(dǎo)體存儲裝置，其特征在于，所述驅(qū)動電路，在擦除動作之際，對所述第一擴(kuò)散區(qū)域施加與施加到所述基板的電壓極性相同的電壓。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置，該裝置具備選擇柵(3)，其配設(shè)于基板上的第一區(qū)域；浮置柵(6)，其配設(shè)于與所述第一區(qū)域鄰接的第二區(qū)域；第一擴(kuò)散區(qū)域(7)，其設(shè)置于與所述第二區(qū)域鄰接的第三區(qū)域；控制柵(11)，其配設(shè)于浮置柵(6)之上；和控制電路(22)，其對施加到基板(1)(阱1a)、選擇柵(3)、第一擴(kuò)散區(qū)域(7)和控制柵(11)的電壓進(jìn)行控制，驅(qū)動電路(22)進(jìn)行下述控制即在擦除動作之際，使選擇柵(3)和控制柵(11)的電壓成為負(fù)電壓，并且使剩下的一個(gè)基板(1)(阱1a)的電壓成為正電壓。由此，使得更低電壓下的擦除動作成為可能。
文檔編號G11C16/04GK101017828SQ200710008098
公開日2007年8月15日 申請日期2007年2月9日 優(yōu)先權(quán)日2006年2月9日
發(fā)明者金森宏治, 久保山賢一 申請人:恩益禧電子股份有限公司