專利名稱：集成電路裝置及電子設備的制作方法
技術領域：
本發(fā)明涉及一種集成電路裝置及電子設備。
背景技術：
作為驅動液晶屏等顯示面板的集成電路裝置，包括顯示驅動器(LCD驅動器)。對于這種顯示驅動器，為了低成本化而要求縮小芯片的尺寸。
然而，組裝在如便攜式電話機等設備中的顯示面板的大小幾乎是確定的。所以，如果要想通過采用微細加工技術來單純縮小顯示驅動器的集成電路裝置而縮小芯片尺寸，就會帶來安裝的難題。
而且，顯示面板的種類(非晶形TFT、低溫多晶硅TFT)或顯示像素數(QCI/F、QVGA、VGA)是多種多樣的。因此，就需要向用戶提供對應這些各種類型的顯示面板。
而且，當變更集成電路裝置的電路塊的布局時，如果其影響波及到其他的電路塊，就會導致設計的低效率和開發(fā)周期延長等問題。
專利文獻1 日本特開2001-222249號公報

發(fā)明內容
鑒于上述技術缺陷，本發(fā)明的目的在于提供一種可實現縮小電路面積和提高設計效率的集成電路裝置以及包括該集成電路裝置的電子設備。
本發(fā)明涉及一種集成電路裝置，在以從作為集成電路裝置的短邊的第一邊朝向對面的第三邊的方向為第一方向、以從作為集成電路裝置的長邊的第二邊朝向對面的第四邊的方向為第二方向時，包括沿著上述第一方向配置的第一～第N電路塊(N為大于等于2的整數)，上述第一～第N電路塊包括存儲圖像數據的至少一個存儲塊、以及用于驅動數據線的至少一個數據驅動塊，沿著上述第一方向鄰接配置上述存儲塊和上述數據驅動塊。
在本發(fā)明中，第一～第N電路塊沿著第一方向配置，該第一～第N的電路塊包括存儲塊和數據驅動塊。而且，存儲塊和數據驅動塊沿著第一方向鄰接配置。因此，與沿著第二方向配置存儲塊和數據驅動塊的方法相比，可縮小集成電路裝置在第二方向上的寬度，從而可提供薄而細長集成電路裝置。而且，當改變存儲塊和數據驅動塊的結構等時，可將對其他電路塊的影響控制在最小限度，從而可提高設計效率。
而且，在本發(fā)明中，也可以是，上述第一～第N電路塊包括第一～第I存儲塊(I為大于等于2的整數)；以及第一～第I數據驅動塊，相對于上述第一～第I存儲塊，分別沿著上述第一方向鄰接配置。
這樣，就可以配置與應存儲的圖像數據的位數等對應的優(yōu)選塊數的第一～第I存儲塊、以及與其對應的第一～第I數據驅動塊。而且，還可根據塊數調整集成電路裝置的第二方向的寬度和第一方向的長度，特別是可縮小第二方向的寬度。
而且，在本發(fā)明中，也可以是，當以上述第一方向的相反方向為第三方向時，在上述第一～第I存儲塊中的第J存儲塊(1≤J＜I)的上述第三方向，鄰接配置上述第一～第I數據驅動塊中的第J數據驅動塊，在上述第J存儲塊的上述第一方向，鄰接配置上述第一～第I存儲塊中的第J+1存儲塊，在上述第J+1存儲塊的上述第一方向，鄰接配置上述第一～第I數據驅動塊中的第J+1數據驅動塊。
而且，在本發(fā)明中，也可以是，在上述第J存儲塊和上述第J+1存儲塊之間共用列地址譯碼器。
如果這樣，可以進一步使電路小規(guī)?；?br> 而且，在本發(fā)明中，也可以是，當以上述第一方向的相反方向為第三方向時，在上述第一～第I存儲塊內的第J存儲塊(1≤J＜I)的上述第三方向，鄰接配置上述第一～第I數據驅動塊中的第J數據驅動塊，在上述第J存儲塊的上述第一方向，配置上述第一～第I的數據驅動塊中的第J+1數據驅動塊，在上述第J+1的數據驅動塊的上述第一方向，鄰接配置上述第一～第I存儲塊中的第J+1的存儲塊。
如果這樣，就可以使來自第一～第I的各數據驅動塊的數據信號輸出線的間距均勻化。
而且，在本發(fā)明中，也可以是，當從自主機側存取時，只選擇上述第一～第I存儲塊內對應存取區(qū)域的存儲塊字線。
如果這樣，當從主機側存取時，由于不用選擇第一～第I存儲塊的所有存儲塊的字線，所以可降低電力消耗。
而且，在本發(fā)明中，也可以是，包括分別鄰接配置在上述第一～第I存儲塊的多個轉發(fā)塊，上述多個轉發(fā)塊，包括分別來自上述第一～第I存儲塊的讀數據信號用緩沖器，存儲選擇信號變?yōu)榧せ?，在選擇上述第一～第I存儲塊中的第J存儲塊(1≤J＜I)時，來自上述第J存儲塊的讀數據信號，通過與上述第J存儲塊對應的轉發(fā)塊的緩沖器進行緩沖處理，然后向讀出數據線輸出，當上述存儲選擇信號變?yōu)榉羌せ?、且上述第J存儲塊為非選擇時，與上述第J存儲塊對應的轉發(fā)塊的緩沖器的輸出狀態(tài)被設定為高阻抗狀態(tài)。
如果這樣，第J存儲塊的存儲選擇信號為非激活、且選擇第J存儲塊以外的存儲塊時，通過讀數據線準確傳送來自所選擇的存儲塊的讀數據信號。
而且，在本發(fā)明中也可以是，在上述存儲塊內中，沿上述第二方向，對連接于上述存儲塊的存儲單元的字線進行配線；在上述存儲塊內中，沿上述第一方向，對存儲在上述存儲塊內的圖像數據輸出到上述數據驅動塊的位線進行配線。
如果這樣，可縮短字線的長度，從而實現在字線上的信號延遲優(yōu)化。
而且，在本發(fā)明中，也可以是，在一個水平掃描期間，相對于上述數據驅動塊，從上述存儲塊多次讀出存儲于上述存儲塊的圖像數據。
如果這樣，由于減少了存儲塊的在第二方向的存儲單元數，所以，可縮小存儲塊的第二方向的寬度，也可縮小集成電路裝置的第二方向的寬度。
而且，在本發(fā)明中也可以是，在一個水平掃描期間，選擇上述存儲塊內的多個不相同的字線，由此，在一個水平掃描期間，多次讀出存儲于上述存儲塊的圖像數據。
而且，在本發(fā)明中，也可以是，上述數據驅動塊包括沿著上述第一方向堆棧配置的多個數據驅動器。
如果這樣，就可有效地配置各種結構、類型的數據驅動器。
而且，在本發(fā)明中，也可以是，上述多個數據驅動器中的第一數據驅動器，在第一水平掃描期間鎖存從上述存儲塊第一次讀出的圖像數據，對鎖存的圖像數據進行D/A轉換，并將通過D/A轉換所得到的數據信號向數據信號輸出線輸出；上述多個數據驅動器中的第二數據驅動器，在第一水平掃描期間中鎖存從上述存儲塊第二次讀出的圖像數據，對鎖存的圖像數據進行D/A轉換，并將通過D/A轉換所得到的數據信號向數據信號輸出線輸出。
如果這樣，各第一、第二數據驅動器只要將第一、第二次讀出的圖像數據鎖存、并進行D/A轉換即可。因此，可以防止因第一、第二數據驅動器規(guī)模的大小而使集成電路裝置在第二方向的寬度變大的情況發(fā)生。
而且，在本發(fā)明中，也可以是，上述多個數據驅動器中第一、第二數據驅動器分別包括第一電路區(qū)域，配置有以第一電壓電平的電源進行工作的電路；以及第二電路區(qū)域，配置有比上述第一電壓電平高的第二電壓電平的電源進行工作的電路，上述第一、第二數據驅動器配置成上述第一數據驅動器的第一電路區(qū)域鄰接第一存儲塊，上述第二數據驅動器的第一電路區(qū)域鄰接第一存儲塊。
如果這樣，將以第一電壓電平的電源進行工作的第一、第二存儲塊和第一、第二數據驅動器的第一電路區(qū)域鄰接配置，所以可提高布局的效率。
而且，在本發(fā)明中，也可以是，當以顯示面板的水平掃描方向的像素數為HPN、以一個像素的圖像數據的位數為PDB、將存儲塊的塊數作為MBN、以一個水平掃描期間中從存儲塊讀出圖像數據的讀出次數為RN時，上述存儲塊的讀出放大器塊包括沿著上述第二方向排列的P個讀出放大器，上述讀出放大器的個數P為P＝(HPN×PDB)/(MBN×RN)。
如果這樣，可將第一～第N電路塊的第二方向的寬度設定成與存儲塊的塊數MBN和圖像數據讀出次數RN對應的優(yōu)化的寬度。
而且，在本發(fā)明中，也可以是，在上述存儲塊的讀出放大器塊中，在上述第一方向堆棧配置多個讀出放大器。
如果這樣，由于可以使來自存儲塊的圖像數據供給線在第二方向的輸出間距變窄，所以可縮小存儲塊在第二方向的寬度。
而且，在本發(fā)明中，也可以是，在堆棧配置的第一、第二讀出放大器的上述第一方向側沿著上述第一方向排列的兩行存儲單元列中，將上側的行的存儲單元列的位線連接于上述第一讀出放大器，將下側行的存儲單元列的位線連接于上述第二讀出放大器。
如果這樣，作為存儲單元，可以使用在第二方向的寬度窄的單元，從而實現存儲塊的高集成化。
而且，在本發(fā)明中，也可以是，將用于把上述數據驅動塊的輸出線和上述數據線進行電連接的數據驅動器用焊盤配置在上述數據驅動塊的上述第二方向側，同時，還配置在上述存儲塊的上述第二方向側。
如果這樣，就可以有效利用存儲塊的第二方向側的空區(qū)域，并可配置數據驅動器用焊盤。
而且，在本發(fā)明中，也可以是，上述數據驅動塊包括用于輸出分別與一個子像素的圖像數據對應的數據信號的多個子像素驅動單元，用于將上述子像素驅動單元的輸出信號的引出線的排列順序進行替換排列的替換排列配線區(qū)域設置在上述子像素驅動單元的配置區(qū)域內。
這樣，如果將替換排列配線區(qū)域設置在子像素驅動單元的配置區(qū)域內，可以將焊盤與數據驅動塊之間的在配線區(qū)域的配線層的切換等控制在最小限度，從而可縮小配線區(qū)域在第二方向的寬度。
而且，在本發(fā)明中，也可以是，在第一替換排列配線區(qū)域，對第一組引出線的排列順序進行替換排列，其中，第一組引出線是指屬于上述多個子像素驅動單元中的第一組的子像素驅動單元的輸出信號的引出線；在第二替換排列配線區(qū)域，對第二組引出線的排列順序進行替換排列，其中，第二組引出線是指屬于上述多個子像素驅動單元中的第二組的子像素驅動單元的輸出信號的引出線。
如果這樣，在第一替換排列配線區(qū)域，對第一組引出線的排列順序進行替換排列，在第二替換排列配線區(qū)域，對第二組引出線的排列順序進行替換排列。因此，可以在多處替換排列配線區(qū)域對排列順序進行替換排列，所以，可進一步縮小在焊盤與數據驅動塊之間的配線區(qū)域的第二方向的寬度。
而且，在本發(fā)明中也可以是，上述數據驅動塊包括用于分別輸出與一個子像素的圖像數據對應的數據信號的多個子像素驅動單元，用于將來自上述存儲塊的圖像數據供給上述子像素驅動單元的圖像數據供給線橫跨多個上述子像素驅動單元，并沿著上述第一方向配線。
如果這樣，就可以使用圖像數據供給線向多個子像素驅動單元高效地供給來自存儲塊的圖像數據。
而且，在本發(fā)明中，也可以是，上述子像素驅動單元包括使用灰階電壓、并進行圖像數據的D/A轉換的D/A轉換器，用于向上述D/A轉換器供給上述灰階電壓的灰階電壓供給線橫跨多個上述子像素驅動單元，并沿著上述第二方向配線。
如果這樣，通過沿著第二方向配線的灰階電壓供給線，向沿著第二方向配置的多個子像素驅動單元的D/A轉換器高效地供給灰階電壓，從而可提高布局的效率。而且，可有效地利用引出線的空配線區(qū)域，配置灰階電壓供給線。
而且，在本發(fā)明中，也可以是，在上述子像素驅動單元的上述D/A轉換器的配置區(qū)域，沿著上述第二方向配置N型晶體管區(qū)域、P型晶體管區(qū)域，在上述子像素驅動單元的上述D/A轉換器以外的配置區(qū)域內，沿著上述第一方向配置N型晶體管區(qū)域、P型晶體管區(qū)域。
如果這樣，對于沿著第二方向配置的N型晶體管區(qū)域的N型晶體管和P型晶體管區(qū)域的P型晶體管，可共同連接灰階電壓供給線，從而可提高布局效率。另一方面，如果將D/A轉換器以外的電路的N型晶體管區(qū)域、P型晶體管區(qū)域沿著第一方向排列配置，就可成為沿著信號的流動方向的高效的布局。
而且，在本發(fā)明中，也可以是，由配置在上述D/A轉換器的上述配置區(qū)域的N型晶體管區(qū)域、P型晶體管區(qū)域的N型晶體管、P型晶體管構成上述D/A轉換器的電壓選擇器的傳輸門。
如果這樣，對于構成傳輸門的N型、P型晶體管，可以共同連接灰階電壓供給線，從而可提高布局的效率。
而且，在本發(fā)明中，也可以包括第一接口區(qū)域，在上述第一～第N電路塊的上述第二方向側上，沿著上述第四邊設置；以及第二接口區(qū)域，當把上述第二方向的相反方向作為第4方向時，在上述第一～第N電路塊的上述第四方向側上，沿著上述第二邊設置。
而且，本發(fā)明涉及一種包括上述任一記載的集成電路裝置、以及通過上述集成電路裝置驅動的顯示面板的電子設備。


圖1(A)、圖1(B)、圖1(C)是本實施方式的比較例的說明圖；圖2(A)、圖2(B)是關于集成電路裝置安裝的說明圖；圖3是本實施方式的集成電路裝置的構成例；圖4是各種類型的顯示驅動器和內置顯示驅動器的電路框圖的示例；圖5(A)、圖5(B)是本實施方式的集成電路裝置平面配置的示例；圖6(A)、圖6(B)是集成電路裝置的截面圖的例子；
圖7是集成電路裝置的電路結構的例于；圖8(A)、圖8(B)、圖8(C)是數據驅動器、掃描驅動器的構成例；圖9(A)、圖9(B)是電源電路、灰階電壓生成電路的構成例；圖10(A)、圖10(B)、圖10(C)是D/A轉換電路、輸出電路的構成例；圖11(A)、圖11(B)是將存儲塊和數據驅動塊鄰接配置的方法說明圖；圖12(A)、圖12(B)是比較例的說明圖；圖13(A)、圖13(B)是存儲塊、數據驅動塊的配置說明圖；圖14是在一個水平掃描期間多次讀出像素數據的方法說明圖；圖15是數據驅動器、驅動單元的配置示例；圖16(A)、圖16(B)、圖16(C)是存儲單元的構成例；圖17是橫向型單元情況下的存儲塊、驅動單元的配置例；圖18是縱向型單元情況下的存儲塊、驅動單元的配置例；圖19(A)、圖19(B)是電子設備的構成例；圖20(A)、圖20(B)是宏單元化方法的說明圖；圖21是轉發(fā)塊的構成例；
圖22是子像素驅動單元的配置例；圖23是讀出放大器、存儲單元的配置例；圖24是焊盤配線方法的說明圖；圖25(A)、圖25(B)是鋁配線層的使用形態(tài)等的說明圖；圖26是子像素驅動單元的構成例；圖27是D/A轉換器的構成例；以及圖28(A)、圖28(B)、圖28(C)是D/A轉換器的子譯碼器的真值表、D/A轉換器的配置說明圖。
具體實施例方式
以下，詳細說明本發(fā)明優(yōu)選的實施例。而且，以下說明的本實施例并不限定于要求保護范圍所述的載的本發(fā)明的內容，而且，也不限定本實施例所說明的構成全部都是本發(fā)明的必須的解決方法。
1.比較例圖1(A)表示作為本實施例的比較例的集成電路裝置500。圖1(A)的集成電路裝置500包括存儲塊MB(顯示數據RAM)和數據驅動塊DB。而且，存儲塊MB和數據驅動塊DB沿D2方向配置。另外，存儲塊MB、數據驅動塊DB的沿D1方向的長度與在D2方向的寬度相比為較長的超扁平的塊。
來自主機側的圖像數據被寫入存儲塊MB。然后，數據驅動塊DB把寫進存儲塊MB的數字圖像數據轉換為模擬的數據電壓，然后驅動顯示面板的數據線。這樣，在圖1(A)中圖像信號流是D2方向。因此，在圖1(A)比較例中，根據該信號流，存儲塊MB和數據驅動塊DB沿D2方向配置。這樣一來，輸入和輸出之間為短路徑，可以優(yōu)化信號的延遲，可以傳輸效率好的信號。
然而，對于圖1(A)的比較例，存在如下技術缺陷。
第一，就驅動器等集成電路裝置而言，為了低成本化，要求縮小芯片的尺寸。可是，如果采用微細加工，并通過單純縮小集成電路裝置500以縮小芯片尺寸的話，不僅是短邊方向，而且連長邊方向也被縮小。所以，導致如圖2(A)所示的安裝困難的技術缺陷。也就是說，即使優(yōu)選輸出間距例如大于等于22μm，可是，由于如圖2(A)所示的單純縮小后的間距例如只有17μm，間距太窄，所以安裝變得困難。再者，顯示面板的玻璃框變寬，玻璃的需要數量減少，造成成本增加。
第二，在顯示驅動器中，根據顯示面板的種類(非晶形TFT、低溫多晶硅TFT)、像素數(QCIF、QVGA、VGA)和產品的技術規(guī)格等，存儲器和數據驅動器的構成有所變化。所以，就圖1(A)的比較例而言，即使有的產品如圖1(B)所示，其焊盤間距、存儲器的單元間距和數據驅動器的單元間距是一致的，只要存儲器和數據驅動器的構成發(fā)生變化，如圖1(C)所示，它們的間距也就不一致了。而且，如圖1(C)所示，如果間距不一致，在電路塊之間，為了吸收間距的不一致，不得不形成多余的配線區(qū)域。特別是，對于在D1方向塊是扁平的圖1(A)的比較例，用于吸收間距不一致的多余配線區(qū)域更大。其結果是，集成電路裝置500的D2方向的寬度W增大，芯片面積增加，并導致成本的增加。
另一方面，為了避免這類事態(tài)，為使焊盤間距和單元間距取齊而改變存儲器和數據驅動器的布局，這又導致開發(fā)周期延長，結果，導致成本增加。也就是說，對于圖1(A)的比較例，各電路塊的電路構成和布局都進行單獨設計，再進行調整間距的作業(yè)，因而生成不必要的空區(qū)域，并且導致設計低效化等問題。
2.集成電路裝置的構成圖3示出能夠解決上述技術缺陷的本實施例的集成電路裝置10的構成。就本實施例而言，以從集成電路裝置10的短邊即第一邊SD1朝著對面的第三邊SD3的方向為第一方向D1，以D1的反方向為第三方向D3。以從集成電路裝置10的長邊即第二邊SD2朝著對面的第四邊SD4的方向為第二方向D2，以D2的反方向為第四方向D4。此外，在圖3中，雖然集成電路裝置10的左邊為第一邊SD1，右邊為第三邊SD3，但是，也可以是左邊為第三邊SD3、右邊為第一邊SD1。
如圖3所示，本實施例的集成電路裝置10包括沿D1方向配置的第一～第N個電路塊CB1～CBN(N為大于等于2的整數)。亦即，在圖1(A)的比較例中，電路塊沿D2方向排列，而在本實施例中，電路塊CB1～CBN沿D1方向排列。而且，各電路塊不像圖1(A)的比較例那樣呈超扁平的塊，而是比較接近方形的塊。
另外，集成電路裝置10包括在第一～第N的電路塊CB1～CBN的D2方向側沿邊SD4設置的輸出側I/F區(qū)域12(廣義為第一接口區(qū))。而在第一～第N電路塊CB1～CBN的D4方向側包括沿邊SD2設置的輸入側I/F區(qū)域14(廣義為第二接口區(qū))。更具體地說，輸出側I/F區(qū)域12(第一個I/O區(qū)域)配置在電路塊CB1～CBN的D2方向一側，而不通過例如其它電路塊。而輸入側I/F區(qū)域14(第二個I/O區(qū)域)也不通過例如其它電路塊而直接配置在電路塊CB1～CBN的D4方向一側。亦即，至少在數據驅動塊存在的部分，在D2方向只存在一個電路塊(數據驅動塊)。此外，在把集成電路裝置10作為IP(知識產權)核心來使用，并組裝于其他集成電路裝置時，也可以形成不設有I/F區(qū)域12、14中至少一個的構成。
輸出側(顯示面板側)I/F區(qū)域12是與顯示面板形成接口的區(qū)域，包括焊盤、連接于焊盤的輸出用晶體管和保護元件等各種元件。具體地說，包括向數據線輸出數據信號、向掃描線輸出掃描信號的輸出用晶體管等。此外，在顯示面板是觸摸面板等時，也可以包括輸入用晶體管。
輸入側(主機側)I/F區(qū)域14是與主機(MPU、圖像處理控制器、基帶引擎)形成接口的區(qū)域，可以包括焊盤、連接于焊盤的輸入(輸入/輸出用)晶體管、輸出用晶體管和保護元件等各種元件。具體地說，包括用于輸入來自主機的信號(數字信號)的輸入用晶體管、用于向主機輸出信號的輸出用晶體管等。
此外，也可以設置沿短邊即邊SD1、SD3的輸出側或者輸入側I/F區(qū)域。另外，作為外部連接端子的凸起等也可以設置在I/F(接口)區(qū)域12、14，也可以設置在其以外的區(qū)域(第一～第N電路塊CB1～CBN)。當設在I/F區(qū)域12、14以外的區(qū)域時，可以采用金屬凸起以外的小型凸起技術(以樹脂為核心的凸起技術)來實現。
第一～第N電路塊CB1～CBN可以至少包括兩個(或者三個)不同的電路塊(具備不同功能的電路塊)。以集成電路裝置10是顯示驅動器的情況為例，電路塊CB1～CBN可以包括如數據驅動器、存儲器、掃描驅動器、邏輯電路、灰階電壓發(fā)生電路和電源電路中的至少兩個電路塊。更具體地講，電路塊CB1～CBN至少可以包括數據驅動塊和邏輯電路塊，而且，可以包括灰階電壓發(fā)生電路塊。另外，在內置存儲器的情況下，還可以包括存儲塊。
例如，圖4表示各種類型的顯示驅動器和內置顯示驅動器的電路塊的例子。就內置存儲器(RAM)的非晶形TFT(Thin FilmTransistor，薄膜晶體管)面板用顯示驅動器而言，電路塊CB1～CBN包括存儲器、數據驅動器(源極驅動器)、掃描驅動器(柵極驅動器)、邏輯電路(門陣列電路)、灰階電壓發(fā)生電路(γ校正電路)以及電源電路這些電路塊。另一方面，就存儲器內置的低溫多晶硅(LTPS)TFT面板用顯示驅動器而言，因為可以在玻璃基板上形成掃描驅動器，所以可以省略掃描驅動電路塊。而對于存儲器非內置的非晶形TFT面板，可以省略存儲塊，對于存儲器非內置的低溫多晶硅TFT面板，可以省略存儲器和掃描驅動器的電路塊。另外，就CSTN(Color Super Twisted Nematic)面板、TFD(Thin Film Diode，薄膜二極管)面板而言，則可以省略灰階電壓發(fā)生電路塊。
圖5(A)、圖5(B)表示本實施例的顯示驅動器集成電路裝置10的平面布局的例子。圖5(A)、圖5(B)是存儲器內置的非晶形TFT面板用的例子，例如圖5(A)以QCIF、32階用顯示驅動器為目標，而圖5(B)則以QVGA、64階用顯示驅動器為目標。
就圖5(A)、(B)而言，其第一～第N電路塊CB1～CBN包括第一～第四存儲塊MB1～MB4(廣義為第一～第I個存儲塊，I是大于等于2的整數)。與各第一～第四存儲塊MB1～MB4對應，包括沿D1方向其各自鄰接配置的第一～第四數據驅動塊DB1～DB4(廣義為第一～第I的數據驅動塊)。具體地說，存儲塊MB1和數據驅動塊DB1沿D1方向相鄰配置，存儲塊MB2則和數據驅動塊DB2沿D1方向相鄰配置。而且，數據驅動塊DB1用于驅動數據線的圖像數據(顯示數據)由鄰接的存儲塊MB1存儲，數據驅動塊DB2用于驅動數據線的圖像數據則由鄰接的存儲塊MB2存儲。
在圖5(A)中，在存儲塊MB1～MB4中的MB1(廣義為第J存儲塊，1≤J＜I)的D3方向一側鄰接配置數據驅動塊DB1～DB4中的DB1(廣義為第J數據驅動塊)。另外，在存儲塊MB1的D1方向一側鄰接配置存儲塊MB2(廣義地是第J+1的存儲塊)。然后，在存儲塊MB2的D1方向一側鄰接配置數據驅動塊DB2(廣義地是第J+1的數據驅動塊)。存儲塊MB3、MB4、數據驅動塊DB3、DB4的配置也是一樣。這樣，在圖5(A)中，相對于MB1、MB2的邊界線，MB1、DB1和MB2、DB2對稱地配置，而相對于MB3、MB4的邊界線，MB3、DB3和MB4、DB4對稱地配置。此外，在圖5(A)中，雖然DB2和DB3鄰接配置，但是，不鄰接而在其間配置其它的電路塊也可以。
另一方面，圖5(B)中，對于在存儲塊MB1～MB4之中的MB1(廣義地為第J存儲塊)的D3方向一側鄰接配置數據驅動塊DB1～DB4中的DB1(第J數據驅動塊)。另外，在存儲塊MB1的D1方向一側鄰接配置DB2(第J+1的數據驅動塊)。在DB2的D1方向一側鄰接配置MB2(第J+1的存儲塊)。DB3、MB3、DB4、MB4也同樣配置。此外，雖然在圖5(B)中MB1和DB2、MB2和DB3、MB3和DB4都分別為鄰接配置，但是，不鄰接而在其間配置其它的電路塊也可以。
根據圖5(A)的配置，具有在存儲塊MB1和MB2以及MB3和MB4之間(在第J、第J+1的存儲塊之間)共用列地址譯碼器的優(yōu)點。另一方面，根據圖5(B)的配置，能夠使從數據驅動塊DB1～DB4到輸出側I/F區(qū)域12的數據信號輸出線的配線間距均勻化，具有可以提高配線效率的優(yōu)點。
本實施例的集成電路裝置10的布局并非限定于圖5(A)、(B)。例如，存儲塊和數據驅動塊的塊數量也可以是2、3或大于等于5，也可以對存儲塊和數據驅動塊不進行塊的分割而構成。而且，也可以實施存儲塊和數據驅動塊不相鄰的實施方式。而且，即使不設存儲塊、掃描驅動器塊、電源電路塊或灰階電壓發(fā)生電路塊等這樣的構成也是可以的。在電路塊CB1～CBN和輸出側I/F區(qū)域12、或者輸入側I/F區(qū)域14之間，也可以設置在D2方向上的寬度極窄的電路塊(小于等于WB的細長電路塊)。另外，電路塊CB1～CBN還可以包括不同的電路塊在D2方向多級排列的電路塊。例如，也可以把掃描驅動器電路和電源電路作為一個電路塊。
圖6(A)表示本實施例的集成電路裝置10沿D2方向的截面圖的例子。圖中W1、WB、W2分別為輸出側I/F區(qū)域12、電路塊CB1～CBN、輸入側I/F區(qū)域14在D2方向的寬度。另外，W是集成電路裝置10在D2方向的寬度。
對于本實施例，如圖6(A)所示，在D2方向上，可以不在電路塊CB1～CBN(數據驅動塊DB)和輸出側、輸入側I/F區(qū)域12、14之間夾入其它電路塊來構成。所以，就可以使W1+WB+W2≤W＜W1+2×WB+W2，能夠實現細長的集成電路裝置。具體地說，可以使D2方向的寬度W＜2mm，更具體的，可以使W＜1.5mm。而考慮到芯片的檢查和裝配，優(yōu)選W＞0.9mm。此外，長邊方向的長度LD則可以做到15mm＜LD＜27mm。芯片的形狀比SP＝LD/W可以做到SP＞10，更具體地說，SP＞12。
圖6(A)的寬度W1、WB、W2分別為輸出側I/F區(qū)域12、電路塊CB1～CBN、輸入側I/F區(qū)域14的晶體管形成區(qū)域(主體區(qū)域、激活區(qū)域)的寬度。亦即，在I/F區(qū)域12、14形成輸出用晶體管、輸入用晶體管、輸入/輸出用晶體管和靜電保護元件的晶體管等。另外，在電路塊CB1～CBN區(qū)域形成構成電路的晶體管。而且，以形成這類晶體管的阱和擴散區(qū)作為基準決定W1、WB、W2。例如，為了實現更細長的集成電路裝置，希望是在電路塊CB1～CBN的晶體管上也形成凸起(能動面凸起)。具體的，在晶體管上面(激活區(qū)域)形成以樹脂形成其芯、在樹脂的表面形成金屬層的樹脂芯凸起等。而且，該凸起(外部連接端子)通過金屬配線被連接到配置在I/F區(qū)域12、14的焊盤上。本實施例的W1、WB、W2不是這樣的突起的形成區(qū)域的寬度，而是在凸起下面形成的晶體管形成區(qū)域的寬度。
電路塊CB1～CBN各自在D2方向的寬度例如可以統(tǒng)一為同寬。此時，只要各電路塊的寬度實質上相同就可以，例如有數μm～20μm(數十μm)程度的差異是在容許范圍以內的。而且，在電路塊CB1～CBN中存在寬度不同的電路塊時，寬度WB可以是電路塊CB1～CBN的寬度中最大的寬度。此時的最大寬度可以是例如數據驅動塊的在D2方向的寬度?；蛘?，在存儲器內置的集成電路裝置的情況下，可以是存儲塊的在D2方向的寬度。此外，在電路塊CB1～CBN和I/F區(qū)域12、14之間可以設置例如寬20～30μm程度的空區(qū)域。
就本實施例而言，在輸出側I/F區(qū)域12上可以配置在D2方向的級數為一級或多級的焊盤。所以，如果考慮焊盤寬度(例如0.1μm)和焊盤間距，輸出側I/F區(qū)域12的在D2方向的寬度W1可以做到0.13mm≤W1≤0.4mm。另外，因為在輸入側I/F區(qū)域14可以配置在D2方向的級數為一級或多級的焊盤，所以輸入側I/F區(qū)域14的寬度W2就可以做到0.1mm≤W2≤0.2mm。為了實現細長的集成電路裝置，在電路塊CB1～CBN上需要通過公用配線形成來自邏輯電路塊的邏輯信號、來自灰階電壓發(fā)生電路塊的灰階電壓信號和電源的配線，這類配線的合計寬度例如在0.8～0.9mm的程度。因而，考慮到這些情況，電路塊CB1～CBN的寬度WB可以做到0.65≤WB≤1.2mm。
而且，即使W1＝0.4mm，W2＝0.2mm，可是因為0.65≤WB≤1.2mm，所以WB＞W1+W2成立。另外，在W1、WB、W2都為最小值的情況下，即W1＝0.13mm、WB＝0.65mm、W2＝0.1mm，集成電路裝置的寬度為W＝0.88mm。所以，W＝0.88mm＜2×WB＝1.3mm成立。在W1、WB、W2都為最大值的情況下，W1＝0.4mm、WB＝1.2mm、W2＝0.2mm，則集成電路裝置的寬度為W＝1.8mm的程度。所以，W＝1.8mm＜2×WB＝2.4mm成立。因此，關系式W＜2×WB成立，能夠實現細長的集成電路裝置。
對于圖1(A)的比較例，如圖6(B)所示，沿D2方向配置兩個以上的多個電路塊。另外，在D2方向，在電路塊之間、以及在電路塊和I/F區(qū)域之間形成有配線區(qū)域。所以，集成電路裝置500在D2方向(短邊方向)的寬度W就變寬，不能實現薄而細長芯片。因而，即使利用微細加工使芯片收縮，但是，如圖2(A)所示，由于D1方向(長邊方向)的長度LD縮短，輸出間距變成窄間距，所以，導致安裝困難。
針對這一技術缺陷，如圖3、圖5(A)、圖5(B)所示，在本實施例中，沿D1方向配置多個電路塊CB1～CBN。另外，如圖6(A)所示，可以把晶體管(電路元件)配置在焊盤(凸起)的下面(能動面凸起)。通過在電路塊內部配線的局部配線的上層(焊盤的下層)形成的公用配線，也可以形成電路塊之間或者電路塊和I/F區(qū)域之間等的信號線。所以，如圖2(B)所示，可以在集成電路裝置10在D1方向的長度LD維持不變的情況下使D2方向的寬度W變窄，實現超薄而細長芯片。結果是，能夠使輸出間距維持在例如大于等于22μm，可以容易地進行安裝。
而且，在本實施例中，由于沿D1方向配置多個電路塊CB1～CBN，故可以容易地應對產品規(guī)格的變更。亦即，由于可以用公共的平臺設計各種規(guī)格的產品，所以能夠提高設計效率。例如在圖5(A)、(B)中，在顯示面板的像素數或灰階數有增有減的情況下，只需增減存儲塊和數據驅動塊的塊數、在一個水平掃描周期中圖像數據的讀取次數等就可以對應。另外，雖然圖5(A)、(B)是存儲器內置的非晶形TFT面板用例子，但是，在開發(fā)存儲器內置的低溫多晶硅TFT面板用產品的情況下，只要從電路塊CB1～CBN中去掉掃描驅動器塊即可。又如，在開發(fā)存儲器非內置的產品的情況下，只要去掉存儲塊即可。而且，如上所述，即使根據規(guī)格去掉電路塊，在本實施例中，因為可以將對其它電路塊產生的影響抑制到最小，故而能夠提高設計效率。
在本實施例中，可以把各個電路塊CB1～CBN在D2方向的寬度(高度)統(tǒng)一于例如數據驅動塊和存儲塊的寬度(高度)。而且，在各個電路塊的晶體管有增減的情況下，由于可以通過增減各個電路塊在D1方向的長度來進行調整，故能夠使設計進一步高效化。例如，在圖5(A)、(B)中，在灰階電壓發(fā)生電路塊和電源電路塊的構成變更、晶體管數量增減的情況下，也可以通過增減灰階電壓發(fā)生電路塊和電源電路塊在D1方向的長度來對應。
此外，作為第二比較例，還可以考慮如下配置方法例如，在D1方向上，將數據驅動塊細長地配置，在數據驅動塊的D4方向一側，沿D1方向配置存儲塊等其他多個電路塊。但是，對于該第二比較例，由于幅度較寬的數據驅動塊夾入存儲塊等其它電路塊與輸出側I/F區(qū)域之間，所以，集成電路裝置在D2方向的寬度W變寬，難以實現薄而細長芯片。而且，在數據驅動塊和存儲器驅動器塊之間產生了多余的配線區(qū)域，就更加擴大了寬度W。在數據驅動塊或存儲塊的構成發(fā)生變化的情況下，出現在圖1(B)、(C)中說明的間距不一致的問題，無法提高設計效率。
作為本實施例的第三比較例，還可以考慮只對同一功能的電路塊(例如數據驅動塊)進行塊的分割、并沿D1方向排列配置的方法。但是，對于該第三比較例，由于只能使集成電路裝置具有同一的功能(例如數據驅動器功能)，故不可能實現多種產品的擴展。針對該問題，在本實施例中，電路塊CB1～CBN包括至少具有兩個不同功能的電路塊。所以，如圖4、圖5(A)、圖5(B)所示，具有能夠提供對應于各種類型顯示面板的多機種集成電路裝置的優(yōu)點。
3.電路構成圖7表示集成電路裝置10的電路構成。而且，集成電路裝置10的電路構成并不限定于圖7的示例，可以實施各種變形。存儲器20(顯示數據RAM)用于存儲圖像數據。存儲單元陣列22包括多個存儲單元，至少存儲一幀(一幅畫面)的圖像數據。此時，一個像素由例如R、G、B等三個子像素(三點)構成，各子像素例如存儲著六位(k位)的圖像數據。行地址譯碼器24(MPU/LCD行地址譯碼器)進行有關行地址的譯碼處理，并進行存儲單元陣列22的字線的選擇處理。列地址譯碼器26(MPU列地址譯碼器)則進行有關列地址的譯碼處理，并進行存儲單元陣列22的位線的選擇處理。寫/讀電路28(MPU寫/讀電路)進行把圖像數據寫入存儲單元陣列22的處理和從存儲單元陣列讀出圖像數據的處理。用例如以起始地址和結束地址為對頂點的矩形來定義存儲單元陣列22的存取區(qū)域。亦即，用起始地址的列地址及行地址和結束地址的列地址及行地址來定義存取區(qū)域，并進行存儲器的存取。
邏輯電路40(例如自動配置配線電路)生成用于控制顯示時刻的控制信號和用于控制數據處理時刻的控制信號等。該邏輯電路40可以由例如門陣列(G/A)等自動配置配線形成?？刂齐娐?2生成各種控制信號，進行裝置整體的控制。具體地說，向灰階電壓發(fā)生電路110輸出灰階特性(γ特性)的調整數據(γ校正數據)，并控制電源電路90的電壓生成。另外，對使用了行地址譯碼器24、列地址譯碼器26、寫/讀電路28的存儲器進行寫/讀處理的控制。顯示時刻控制電路44生成用于控制顯示時刻的各種控制信號，控制從存儲器到顯示面板側的圖像數據的讀取。主機(MPU)接口電路46對從主機的每次訪問生成內部脈沖，實現對存儲器進行訪問的主接口。RGB接口電路48通過點時鐘實現將動畫的RGB數據寫入存儲器的RGB接口。而且，也可以是只設置主接口電路46、RGB接口電路48中的任一者的構成。
在圖7中，從主接口電路46、RGB接口電路48以一個像素單位向存儲器20進行訪問。另一方面，根據與主接口電路46、RGB接口電路48獨立的內部顯示時刻，每一個行周期以行地址所指定的行單位向數據驅動器50輸送圖像數據。
數據驅動器50是用于驅動顯示面板的數據線的電路，其構成示于圖8(A)。數據鎖存電路52鎖存來自存儲器20的數字圖像數據。D/A轉換電路54(電壓選擇電路)進行鎖存于數據鎖存電路52的數字圖像數據的D/A轉換，并生成模擬的數據電壓。具體地說，接受來自灰階發(fā)生電路110的多個(例如64階)灰階電壓(基準電壓)，從這些多個灰階電壓中選擇與數字圖像數據對應的電壓，并作為數據電壓輸出。輸出電路56(驅動電路、緩沖電路)緩沖來自D/A轉換電路54的數據電壓，而后輸出至顯示面板的數據線，并驅動數據線。而且，也可以是將輸出電路56的一部分(例如運算放大器的輸出級)不包括在數據驅動器50中、而配置在其他區(qū)域的構成。
掃描驅動器70是用于驅動顯示面板的掃描線的電路，其構成例示于圖8(B)。移位寄存器72包括依次連接的多個觸發(fā)器，與移位時鐘信號SCK同步，對許可輸入輸出信號EIO進行依次移位。電平移位器76將來自移位寄存器72的信號的電壓電平轉換成用于掃描線選擇的高電壓電平。輸出電路78緩沖由電平移位器76轉換并輸出的掃描電壓，然后輸出到顯示面板的掃描線，對掃描線進行選擇驅動。掃描驅動器70也可以是如圖8(C)所示的構成。圖8(C)中，掃描地址生成電路73生成掃描地址并輸出，地址譯碼器74進行掃描地址的譯碼處理。而且，對于通過該譯碼處理而特定的掃描線，通過電平移位器器76、輸出電路78輸出掃描電壓。
電源電路90是用于生成各種電源電壓的電路，其構成示于圖9(A)。升壓電路92是使用升壓用電容、升壓用晶體管以電荷泵的方式使輸入電源電壓和內部電源電壓升壓、并生成升壓電壓的電路，可以包括1次～4次升壓電路等。通過該升壓電路92能夠生成掃描驅動器70和灰階電壓發(fā)生電路110使用的高電壓。調整電路94進行由升壓電路92生成的升壓電壓的電平調整。VCOM生成電路96生成供給顯示面板的對向電極的VCOM電壓并輸出?？刂齐娐?8用于進行電源電路90的控制，它包括各種控制寄存器等。
灰階電壓發(fā)生電路(γ校正電路)110是用于生成灰階電壓的電路，其構成示于圖9(B)。選擇用電壓生成電路112(分壓電路)根據由電源電路90生成的高電壓的電源電壓VDDH、VSSH輸出選擇用電壓VS0～VS255(廣義為R個選擇用電壓)。具體地說，選擇用電壓生成電路112包括具有串聯的多個電阻元件的梯形電阻電路。而且，將通過該梯形電阻電路將VDDH、VSSH分壓后的電壓作為選擇用電壓VS0～VS255輸出。灰階電壓選擇電路114根據通過邏輯電路40設定于調整寄存器116的灰階特性的調整數據，從選擇用電壓VS0～VS255中，例如在64階的情況下，選擇64個(廣義地是S個，R＞S)電壓，作為灰階電壓V0～V63輸出。這樣，可以生成適應于顯示面板的優(yōu)選灰階特性(γ校正特性)的灰階電壓。而且，在極性反轉驅動的情況下，也可以把正極性用的梯形電阻電路和負極性用的梯形電阻電路設置在選擇用電壓生成電路112中。另外，梯形電阻電路的各電阻元件的阻值也可以根據在調整寄存器116設定的調整數據變更。也可以是在選擇用電壓生成電路112或灰階電壓選擇電路114中設置阻抗轉換電路(連接電壓輸出器的運算放大器)的構成。
圖10(A)表示包括圖8(A)的D/A轉換電路54的各DAC(Digital Analog Converter，數模轉換器)的構成例。圖10(A)的各DAC可以按每個子像素(或者每個像素)設置，并由ROM譯碼器等構成。而且，根據來自存儲器20的六位數字圖像數據D0～D5及其反轉數據XD0～XD5，選擇來自灰階電壓發(fā)生電路110的灰階電壓V0～V63中任一個，由此，將圖像數據D0～D5轉換成模擬電壓。而且，把所得的模擬電壓信號DAQ(DAQR、DAQG、DAQB)輸出到輸出電路56。
對于低溫多晶硅TFT用的顯示驅動器等，將R用、G用、B用數據信號進行多路轉換后輸送至顯示驅動器的情況下(圖10(C)的情況下)，可以用一個公共的DAC對R用、G用、B用的圖象數據進行D/A轉換。在這種情況下，圖10(A)的各個DAC按每個像素來設置。
圖10(B)示出圖8(A)的輸出電路56所含的各輸出部分SQ的構成。圖10(B)的各輸出部分SQ可以按每個像素來設置。各輸出部分SQ包括R(紅)用、G(綠)用、B(藍)用阻抗轉換電路OPR、OPG、OPB(連接電壓跟隨器的運算放大器)，進行來自DAC的信號DAQR、DAQG、DAQB的阻抗轉換，并將數據信號DATAR、DATAG、DATAB輸出到R、G、B用數據信號輸出線。例如在低溫多晶硅TFT面板的情況下，也可以設置如圖10(C)所示的開關元件(開關用晶體管)SWR、SWG、SWB，復用R用、G用、B用的數據信號后的數據信號DATA由阻抗轉換電路OP輸出。另外，也可以在多個像素中復用數據信號。而且，還可以是不在輸出部分SQ設置圖10(B)、(C)所示的阻抗轉換電路、而只設開關元件等的構成。
4.數據驅動器塊和存儲器塊的鄰接如圖11(A)所示，在本實施方式中，數據驅動器塊DB和存儲器塊MB在D1方向上鄰接配置。
這點，對于圖1(A)的比較例，如圖12(A)所示，存儲器塊MB和數據驅動器塊DB按照信號的流動沿著作為短邊方向的D2方向配置。因此，在D2方向上的集成電路裝置的寬度變大，很難實現薄而細長芯片。而且，顯示面板的像素數、顯示驅動器的規(guī)格、存儲器單元的構成等會發(fā)生變化，如果存儲器塊MB和數據驅動器塊DB在D2方向上的寬度和在D1方向上的長度發(fā)生變化，其影響就會波及到其他電路塊，設計效率很低。
對此，在本實施方式中，由于數據驅動器塊DB和存儲器塊MB沿著D1方向配置，可縮小D2方向上的集成電路裝置的寬度W，從而可實現圖2(B)所示的超薄而細長芯片。而且，如果顯示面板的像素數等發(fā)生變化，如圖11(B)所示，可通過分割存儲器塊等來對應，所以可提高設計效率。
而且，在圖12(A)中，由于將字線WL沿著作為長邊方向的D1方向配置，在字線WL上的信號延遲變大，圖像數據讀出的速度變慢。特別是，通過多晶硅層形成連接于存儲器單元的字線WL，所以，該信號延遲的問題更嚴重。在這種情況下，為了降低信號延遲，也有設置如圖12(B)所示的緩沖器電路520、522的方法。然而，如果采用該方法，僅該部分的電路規(guī)模就會增大，從而導致成本增加。
對此，在本實施方式中，如圖11(A)所示，在存儲器塊MB中，字線WL沿著作為短邊方向的D2方向配線，位線BL沿著作為長邊方向的D1方向配置。而且，在本實施方式中，在D2方向上的集成電路裝置的寬度W很短。因此，可以縮短存儲器塊MB內的字線WL的長度，與圖12(A)的比較例相比，可顯著縮小WL上的信號延遲。而且，如圖12(B)所示，即使不設置緩沖器電路520、522也可以，所以還可縮小電路面積。而且，在圖12(A)的比較例中，當從主機向存儲器的一部分的存取區(qū)域進行存取時，由于在D1方向選擇了很長的寄生容量大的字線WL，所以電力消耗增大。對此，如圖11(B)所示，如果采用在D1方向將存儲器進行塊分割的方法，當主機存取時(來自主機側的存取時)，則只選擇對應存取區(qū)域的存儲器塊(第J存儲器塊)的字線WL，所以可實現低能耗。
再者，圖11(A)的WL是連接于存儲器塊MB的存儲器單元的字線。即，是連接于存儲器單元的轉送晶體管的柵極的本地字線。另一方面，圖11(A)的BL是把存儲在存儲器塊MB(存儲器單元陣列)內的圖像數據(存儲數據信號)向數據驅動器塊DB輸出的位線。即，存儲在存儲器塊MB內的圖像數據信號以沿著位線BL方向從存儲器塊MB向數據驅動器塊DB輸出。
如圖12(A)的比較例所示，如果考慮信號的流動的方向，沿D2方向配置存儲器塊MB、數據驅動器塊DB的方法是合理的。
這點，在本實施方式中如圖11(A)所示，將來自數據驅動器塊DB的數據信號的輸出線DQL在DB中沿著D2方向配線。另一方面，在輸出側I/F區(qū)域12(第一接口區(qū)域)內將數據信號輸出線DQL沿D1(D3)方向配線。具體來說，在輸出側I/F區(qū)域12中，在焊盤下層，采用區(qū)域內本地配線(晶體管配線)的上層的公用配線，將數據信號輸出線DQL沿D1方向配線。如果這樣，即使沿D1方向配置數據驅動器塊DB和存儲器塊MB，也可以將來自DB的數據信號通過焊盤準確地輸出到顯示面板。而且，如圖11(A)所示，如果配置數據信號輸出線DQL，就可以利用輸出側I/F區(qū)域12將數據信號輸出線DQL連接到焊盤等，從而可防止集成電路裝置在D2方向的寬度W增加。
5.存儲器塊、數據驅動器塊的詳細內容5.1塊分割如圖13(A)所示，顯示面板是一種在垂直掃描方向(數據線方向)的像素為VPN＝320、在水平掃描方向(掃描線方向)的像素數為HPN＝240的QVGA面板。而且，一個像素的圖像(顯示)數據的位數PDB在R、G、B分別是六位時則為PDB＝18位。在這種情況下，顯示面板的1幀顯示所需要的圖像數據的位數為VPN×HPN×PDB＝320×240×18位。因此，集成電路裝置的存儲器至少儲存320×240×18位的圖像數據。而且，數據驅動器在每一個水平掃描期間(掃描一個掃描線的期間)，向顯示面板輸出HPN＝240個的數據信號(對應240×18位圖像數據的數據信號)。
然后，在圖13(B)中，將數據驅動器分割為DBN＝4個數據驅動塊DB1～DB4。而且，也將存儲器分割為MBN＝DBN＝4個存儲塊MB1～MB4。因此，各數據驅動塊DB1～DB4在每一個水平掃描期間向顯示面板輸出HPN/DBN＝240/4＝60個數據信號。而且，各存儲塊MB1～MB4儲存(VPN×HPN×PDB)/MBN＝(320×240×18)/4位圖像數據。
而且，如圖13(B)所示，在本實施方式中，在存儲塊MB1和MB2上共用列地址譯碼器CD12。而且，在存儲塊MB3和MB4上共用列地址譯碼器CD34。如在圖12(A)的比較例中，由于列地址譯碼器配置在存儲器單元陣列的D4方向側，所以，不能如圖13(B)那樣共用列地址譯碼器。對此，在本實施方式中，由于可共用列地址譯碼器CD12、譯碼器CD34，所以可實現縮小電路面積、降低成本。而且，如果如圖5(B)那樣配置數據驅動塊DB1～DB4、存儲塊MB1～MB4，就不能這樣共用列地址譯碼器。代替這種方法，在圖5(B)中，可將來自數據驅動塊的數據信號線的間距進行均勻化，從而具有容易進行配線的布置的優(yōu)點。
5.2一個水平掃描期間多次讀出在圖13(B)中，各數據驅動塊DB1～DB4在一個水平掃描期間輸出60個數據信號。因此，在每一個水平掃描期間，需要從對應DB1～DB4的存儲塊MB1～MB4讀出對應240個數據信號的圖像數據。
然而，一旦在每一個水平掃描期間增加讀出圖像數據的位數，就需要增加在D2方向上排列的存儲單元(讀出放大器)的個數。其結果是，集成電路裝置在D2方向上的寬度W變大，從而影響芯片的細長化。而且，字線WL變長，從而導致WL的信號延遲。
所以，在本實施方式中，采用如下方法在一個水平掃描期間中，從各存儲塊MB1～MB4將各存儲塊MB1～MB4中儲存的圖像數據多次(RN次)讀出到各數據驅動塊DB1～DB4。
例如在圖14中A1、A2所示，在一個水平掃描期間中，只有RN＝2次存儲器存取信號MACS(字選擇信號)成為激活狀態(tài)(高電平)。由此，在一個水平掃描期間中，從各存儲塊到各數據驅動塊讀出RN＝2次圖像數據。于是，在數據驅動塊內設置的圖15的第一、第二數據驅動器DRa、DRb包含的數據鎖存電路根據A3、A4所示的鎖存信號LATa、LATb，鎖存已讀出的圖像數據。然后，第一、第二數據驅動器DRa、DRb包含的D/A轉換電路將已鎖存的圖像數據進行D/A轉換，DRa、DRb包含的輸出電路將通過D/A轉換所得到的數據信號DATAa、DATAb如A5、A6所示輸出給數據信號輸出線。此后，如A7所示，輸入到顯示面板的各像素的TFT的柵極的掃描信號SCSEL成為激活狀態(tài)，將數據信號輸入顯示面板的各像素并保持。
另外，在圖14中，在第一水平掃描期間兩次讀出圖像數據，在同樣的第一水平掃描期間中，將數據信號DATAa、DATAb輸出給數據信號輸出線。但是，也可以是，在第一水平掃描期間兩次讀出圖像數據并鎖存后，在下一個第二水平掃描期間，將對應被鎖存的圖像數據的數據信號DATAa、DATAb輸出給數據信號輸出線。另外，在圖14中，表示是讀出次數RN＝2的情況，但也可以是RN≥3。
根據圖14的方法，如圖15所示，從各存儲塊讀出對應30個數據信號的圖像數據，各數據驅動器DRa、DRb輸出30個數據信號。由此，從各數據驅動塊輸出60個數據信號。這樣，在圖14中，從各存儲塊，只在一次讀出中，讀出對應30個數據信號的圖像數據就可以了。因此，與在一個水平掃描期間只讀出一次的方法相比，在圖15的D2方向上就可以減少存儲單元、讀出放大器的個數。其結果是，可縮小集成電路裝置在D2方向上的寬度，可實現如圖2(B)所示的超薄而細長芯片。特別是，如果是QVGA，一個水平掃描期間的長度則是52μsec的程度。另一方面，存儲器讀出的時間例如是40nsec的程度，比52μsec短很多。因此，在一個水平掃描期間讀出次數即使從一次增加到多次，但對顯示特性帶來的影響并不是那么大。
另外，圖13(A)是QVGA(320×240)的顯示面板，但是，如果使在一個水平掃描期間的讀出次數為例如RN＝4，就可以對應VGA(640×480)的顯示面板了，從而可增加設計的自由度。
另外，在一個水平掃描期間的多次讀出，也可以用行地址譯碼器(字線選擇電路)在一個水平掃描期間選擇各存儲塊內不同的多根字線的第一方法加以實現，也可以用行地址譯碼器(字線們擇電路)在一個水平掃描期間中多次選擇各存儲塊內相同的字線的第二方法加以實現?；蛘哌€可以通過將第一、第二方法組合來加以實現。
5.3數據驅動器、驅動單元的配置圖15表示數據驅動器和數據驅動器包含的驅動單元的配置例子。如圖15所示，數據驅動塊包括沿D1方向堆棧配置的多個數據驅動器DRa、DRb(第一～第m數據驅動器)。另外，各數據驅動器DRa、DRb包含多個30個(廣義為Q個)的驅動單元DRC1～DRC30。
當選擇存儲塊的字線WL1a、并如圖14的A1所示從存儲塊讀出第一次的圖像數據時，第一數據驅動器DRa則根據A3所示的鎖存信號LATa鎖存讀出的圖像數據。然后，進行鎖存的圖像數據的D/A轉換，如A5所示，將對應第一次讀出圖像數據的數據信號DATAa輸出給數據信號輸出線。
另一方面，當選擇存儲塊的字線WL1b并如圖14的A2所示從存儲塊讀出第二次圖像數據時，第二數據驅動器DRb則根據A4所示的鎖存信號LATb鎖存讀出的圖像數據。然后進行鎖存的圖像數據的D/A轉換，如A6所示，將對應第二次讀出圖像數據的數據信號DATAb輸出給數據信號輸出線。
這樣，由于各數據驅動器DRa、DRb輸出對應30個像素的30個數據信號，所以，共計輸出對應60個像素的60個數據信號。
如圖15所示，如果沿D1方向配置(堆棧)多個數據驅動器DRa、DRb，可以防止因數據驅動器規(guī)模的大小導致集成電路裝置在D2方向上的寬度W變大的問題。另外，數據驅動器根據顯示面板的類型可以采用各種構成。在這種情況下，如果采用沿D1方向配置多個數據驅動器的方法，也可以高效地布置各種構成的數據驅動器。另外，在圖15中表示D1方向的數據驅動器的配置數為兩個的情況，但配置數也可以大于等于三個。
另外在圖15中，各數據驅動器DRa、DRb包括沿D2方向排列配置的30個(Q個)驅動單元DRC1～DRC30。在這里，各個驅動單元DRC1～DRC30分別接收一個像素的圖像數據。然后，進行一個像素的圖像數據的D/A轉換，并輸出對應一個像素的圖像數據的數據信號。每個驅動單元DRC1～DRC30均可分別包括數據鎖存電路、圖10(A)的DAC(一個像素的DAC)、和圖10(B)、圖10(C)的輸出部SQ。
然后在圖15中，顯示面板水平掃描方向的像素數(如果由多個集成電路裝置分擔并驅動顯示面板的數據線時，各集成電路裝置負責的水平掃描方向的像素數)為HPN、數據驅動塊的塊數(塊分割數)為DBN、對驅動單元在一個水平掃描期間輸入的圖像數據的輸入次數為IN。另外，IN與圖14說明的在一個水平掃描期間內的圖像數據讀出的次數RN相等。在這種情況下，沿D2方向排列的驅動單元DRC1～DRC30的個數Q可表示為Q＝HPN/(DBN×IN)。在圖15的情況下，因為是HPN＝240、DBN＝4、IN＝2，所以，Q＝240/(4×2)＝30個。
另外，當驅動單元DRC1～DR30的D2方向的寬度(間距)為WD、數據驅動塊包含的周圍電路部分(緩沖器電路、配線區(qū)域等)在D2方向的寬度為WPCB時，第一～第N電路塊CB1～CBN在D2方向的寬度WB(最大寬度)可表示為Q×WD≤WB＜(Q+1)×WD+WPCB。另外，當存儲塊包括的周圍電路部分(行地址譯碼器RD、配線區(qū)域等)在D2方向上的寬度為WPC時，可表示為Q×WD≤WB＜(Q+1)×WD+WPC。
另外，顯示面板水平掃描方向的像素數為HPN、一個像素的圖像數據的位數為PDB、存儲塊的塊數為MBN(＝DBN)、在一個水平掃描期間內從存儲塊讀出的圖像數據的讀出次數為RN。在這種情況下，在讀出放大器塊SAB中，沿D2方向排列的讀出放大器(輸出1位圖像數據的讀出放大器)的個數P可表示為P＝(HPN×PDB)/(MBN×RN)。在圖15的情況下，因為HPN＝240、PDB＝18、MBN＝4、RN＝2，所以P＝(240×18)/(4×2)＝540個。另外，個數P是對應有效存儲單元數的有效讀出放大器數，而不包括虛擬存儲單元用讀出放大器等不是有效的讀出放大器的個數。
另外，當把讀出放大器塊SAB包括的各讀出放大器在D2方向的寬度(間距)作為WS時，讀出放大器塊SAB(存儲塊)在D2方向的寬度WSAB可表示為WSAB＝P×WS。然后，當存儲塊包含的周圍電路部分在D2方向的寬度為WPC時，電路塊CB1～CBN在D2方向上的寬度WB(最大寬度)也可表示為P×WS≤WB＜(P+PDB)×WS+WPC。
5.4存儲單元圖16(A)表示存儲塊包括的存儲單元(SRAM)的構成例。該存儲單元包括轉送晶體管TRA1、TRA2、負荷晶體管TRA3、TRA4、驅動晶體管TRA5、TRA6。一旦字線WL為激活狀態(tài)，轉送晶體管TRA1、TRA2就變成導通狀態(tài)，于是，就可以向節(jié)點NA1、NA2寫入圖像數據、從節(jié)點NA1、NA2讀出圖像數據。另外，寫入的圖像數據通過由晶體管TRA3～TRA6構成的觸發(fā)器電路保持在節(jié)點NA1、NA2。另外，本實施方式的存儲單元并不局限于圖16(A)的構成，還可以進行變形，例如作為負荷晶體管TRA3、TRA4使用電阻元件，或增加其他的晶體管等。
圖16(B)、圖16(C)表示存儲單元的布局例。圖16(B)是橫向型單元的布局例，圖16(C)是縱向型單元的布局例。在這里，如圖16(B)所示，橫向型單元在各存儲單元內字線WL是比位線BL、XBL還長的單元。另一方面，如圖16(C)所示，縱向型單元在各存儲單元內中位線BL、XBL是比字線WL長的單元。另外，圖16(C)的WL是在多晶硅層形成、并連接于轉送晶體管TRA1、TRA2的本地字線，但還可以設置用于防止WL的信號延遲和使電位穩(wěn)定的金屬層的字線。
圖17表示當使用了作為存儲單元在圖16(B)中所示的橫向型單元的存儲塊、驅動單元的配置例。另外，圖17表示在驅動單元、存儲塊中對應一個像素的部分的詳細情況。
如圖17所示，接收一個像素的圖像數據的驅動單元DRC包括R(紅)用、G(綠色)用、B(青)用的數據鎖存電路DLATR、DLATG、DLATB。如果鎖存信號LAT(LATa、LATb)為激活，則各數據鎖存電路DLATR、DLATG、DLATB鎖存圖像數據。另外，驅動單元DRC包括在圖10(A)中說明的R用、G用、B用的DACR、DACG、DACB。另外，還包括在圖10(B)、圖10(C)中說明的輸出部SQ。
對應讀出放大器塊SAB中一個像素的部分包括R用讀出放大器SAR0～SAR5、G用讀出放大器SAG0～SAG5、B用讀出放大器SAB0～SAB5。然后，在讀出放大器SAR0的D1方向側沿D1方向排列的存儲單元MC的位線BL、XBL連接于SAR0。另外，在讀出放大器SAR1的D1方向側沿D1方向排列的存儲單元MC的位線BL、XBL連接于SAR1。其他的讀出放大器和存儲單元的關系也相同。
一旦選擇字線WL1a，就從將轉送晶體管的柵極連接到WL1a的存儲單元MC向位線BL、XBL讀出圖像數據，并進行讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的信號放大動作。然后，DLATR鎖存來自SAR0～SAR5的六位R用圖像數據D0R～D5R，DACR進行鎖存的圖像數據的D/A轉換，輸出部SQ輸出數據信號DATAR。另外，DLATG鎖存來自SAG0～SAG5的六位的G用圖像數據D0G～D5G，DACG進行鎖存的圖像數據的D/A轉換，輸出部SQ輸出數據信號DATAG。另外，DLATB鎖存來自SAB0～SAB5的六位的B用圖像數據D0B～D5B，DACB進行鎖存的圖像數據的D/A轉換，輸出部SQ輸出數據信號DATAB。
在圖17的構成的情況下，圖14所示的在一個水平掃描期間內的圖像數據的多次讀出可如以下實現。即在第一水平掃描期間(第一掃描線的選擇期間)內，首先選擇字線WL1a，并進行圖像數據的第一次讀出，如圖14的A5所示，輸出第一次的數據信號DATAa。接著，在相同的第一水平掃描期間內，選擇字線WL1b，并進行圖像數據的第二次讀出，圖14的A6所示，輸出第二次數據信號DATAb。另外，在下面的第二水平掃描期間(第二掃描線的選擇期間)內，首先選擇字線WL2a，進行圖像數據的第一次讀出，并輸出第一次數據信號DATAa。接著，在相同的第二水平掃描期間內，選擇字線W12b，并進行圖像數據的第二次讀出，并輸出第二次數據信號DATAb。這樣，當采用橫向型單元時，在一個水平掃描期間內選擇存儲塊中不同的多條字線(WL1a、WL1b)，所以，可以實現在一個水平掃描期間的多次讀出。
圖18表示作為存儲單元采用圖16(C)所示的縱向型單元時的存儲塊、驅動單元的配置例。在縱向型單元中，可使D2方向的寬度比橫向型單元短。因此，在D2方向上的存儲單元的個數與橫向型單元相比可以做成2倍。而且，在縱向型單元中，利用列選擇信號COLa、COLb，切換連接于各讀出放大器的存儲單元列。
例如在圖18中，一旦列選擇信號COLa為激活狀態(tài)，就選擇讀出放大器SAR0～SAR5在D1方向側的存儲單元MC中的列Ca側的存儲單元MC，并連接于讀出放大器SAR0～SAR5。然后，將存儲在這些被選擇的存儲單元MC內的圖像數據的信號放大，并作為D0R～D5R輸出。另一方面，一旦列選擇信號COLb為激活狀態(tài)，就選擇讀出放大器SAR0～SAR5在D1方向側的存儲單元MC中的列Cb側的存儲單元MC，并連接于讀出放大器SAR0～SAR5。然后，將儲存在這些被選擇的存儲單元MC內的圖像數據的信號放大，并作為D0R～D5R輸出。其他連接于讀出放大器的存儲單元的圖像數據的讀出也相同。
然后在圖18的構成的情況下，在圖14所示一個水平掃描期間內的圖像數據的多次讀出可如以下實現。即在第一水平掃描期間內，首先選擇字線WL1，使列選擇信號COLa激活，并進行圖像數據的第一次讀出，如圖14的A5所示，輸出第一次數據信號DATAa。接著，在相同的第一水平掃描期間內選擇相同的字線WL1，使列選擇信號COLb激活，并進行圖像數據的第二次讀出，如圖14的A6所示，輸出第二次數據信號DATAb。另外，在下面的第二水平掃描期間內，選擇字線WL2，使列選擇信號COLa激活，并進行圖像數據的一次讀出，并輸出第一次數據信號DATAa。接著，在相同的第二水平掃描期間內，選擇相同的字線WL2，使列選擇信號COLb激活，進行圖像數據的第二次讀出，并輸出第二次數據信號DATAb。這樣，在縱向型單元時，在存儲塊內中，在一個水平掃描期間內多次選擇相同的字線，故可實現在一個水平掃描期間內的多次讀出。
另外，驅動單元DRC的構成、配置不局限于圖17、圖18，可進行各種變形。例如以低溫多晶硅TFT用的顯示驅動器等，如圖10(C)所示，將R用、G用、B用的數據信號多路傳輸并傳送給顯示面板的情況下，采用一個共用的DAC，可進行R用、G用、B用的圖像數據(一個像素的圖像數據)的D/A轉換。因此，在這種情況下，驅動單元DRC包括一個圖10(A)的構成的共用的DAC就可以了。另外，在圖17、圖18中，R用的電路(DLATR、DACR)、G用的電路(DLATG、DACG)、B用的電路(DLATB、DACB)，沿著D2(D4)方向配置。然而，也可以沿著D1(D3)方向配置R用、G用、B用的電路。
6.電子設備包括本實施例的集成電路裝置10的電子設備(電氣光學裝置)的例子示于圖19(A)、圖19(B)。而且，電子設備還可以包括圖19(A)(B)所示以外的構成部件(比如照相機、操作部或電源等)。而且，本實施例的電子設備并不限定在便攜式電話機，數碼相機、PDA、電子備忘錄、電子詞典、投影儀、背投電視機或者便攜式信息終端等等均可。
在圖19(A)、圖19(B)中，主機設備410比如是MPU(MicroProcessor Unit，微處理單元)、基帶引擎(基帶處理器)等。該主機設備410進行顯示驅動器即集成電路裝置10的控制?；蛘?，也可以進行作為應用引擎和基帶引擎的處理、以及壓縮、伸長、校準等的作為圖像引擎的處理。另外，圖19(B)的圖像處理控制器420則代替主機設備410，進行壓縮、伸長、校準等作為圖像引擎的處理。
顯示面板400包括多根數據線(源極線)、多根掃描線(柵極線)、以及由數據線及掃描線確定的多個像素。而且，通過改變各個像素區(qū)域的電氣光學元件(狹義的是液晶元件)的光學特性來實現顯示動作。該顯示面板400可以由采用TFT、TFD等開關元件的有源矩陣方式的面板構成。而且，顯示面板400也可以是有源矩陣方式以外的面板，也可以是液晶面板以外的面板。
在圖19(A)的情況下，作為集成電路裝置10，可以用存儲器內置型的。亦即，在此情況下，集成電路裝置10把來自主機410的圖像數據暫時寫入內置存儲器，并且從內置存儲器讀出被寫入的圖像數據，用于驅動顯示面板。另一方面，在圖19(B)的情況下，作為集成電路裝置10可以用存儲器非內置的存儲器。亦即，在此情況下，來自主機410的圖像數據被寫入圖像處理控制器420的內置存儲器中。而且，集成電路裝置10在圖像處理控制器420的控制下驅動顯示面板400。
7.變形例7.1宏模塊化在本實施方式中，如圖20(A)所示，也可以將驅動塊DB、存儲塊MB和焊盤塊PDB進行宏單元化(宏化、宏模塊化)。在圖20(A)中，數據驅動塊DB和存儲塊MB沿D1方向配置，焊盤塊PDB配置在數據驅動塊DB及存儲塊MB的D2方向側。在這里，焊盤塊PDB上配置有用于與數據驅動塊DB的輸出線和顯示面板的數據線進行電連接的多個焊盤。具體來說，焊盤塊PDB包括在D2方向上錯開配置的兩行(廣義的數行)焊盤列，各焊盤列沿著D1方向排列焊盤(焊盤金屬)。另外，圖20(A)的驅動器宏單元(驅動器宏塊)例如其配線及電路單元配置已成為被固化的硬件宏。具體來說，例如配線和電路單元配置由手工作業(yè)進行布置。另外，配線、配置的一部分也可以自動進行。另外，也可以實施其它的變形，如在數據驅動塊DB和存儲塊MB之間設置其他的附加電路，或實施在驅動器宏單元中不包括存儲塊MB的變形。
根據圖20(A)的方法，將數據驅動器的輸出線通過手工布局高效地完成焊盤配線的方法作為驅動器宏單元進行登錄就可以使用了。因此，與通過自動配線工具對數據驅動器的輸出線進行配線的方法相比，可以縮小輸出線的配線區(qū)域，所以可實現薄而細長芯片。另外，只將驅動器宏單元沿D1方向排列配置，就可以實現如圖5(A)、圖5(B)所示布局的集成電路裝置，所以，可提高電路設計和布局工作的效率。例如，即使當顯示面板的像素數的規(guī)格發(fā)生改變時，只是變更配置的驅動器宏單元的個數就可以對應，不需要對數據驅動器的輸出線重新進行配線，所以，可提高工作效率。在圖20(A)中，不僅數據驅動塊DB的D2方向側的區(qū)域、而且存儲塊MB的D2方向側的區(qū)域也可以作為焊盤配置區(qū)域而有效地利用。因此，可以對寬度WPB的焊盤塊PDB進行沒有浪費的焊盤配置，從而提高布局效率。
在圖20(A)、圖20(B)中，在將數據驅動塊DB、存儲塊MB、焊盤塊PDB的D1方向上的寬度分別作為WDB、WMB、WPB時，也可以使例如WDB+WMB≤WPB的關系成立。即在圖20(A)中，焊盤塊PDB在D1方向的寬度WPB，變成與數據驅動塊DB的寬度WDB和存儲塊MB的寬度WMB之和大體上相等，例如變成WDB+WMB＝WPB。另一方面，在圖20(B)中，配置有作為附加電路的轉發(fā)塊RP。該轉發(fā)塊RP是一個包括緩沖器的電路塊，用于將到存儲塊MB的至少寫數據信號(或地址信號、存儲器控制信號)進行緩沖處理向存儲塊MBT輸出。而且，在圖20(B)的情況下，WDB+WMB＜WPB。
如果WDB+WMB＝WPB的關系成立，當在D1方向排列配置多個驅動器宏單元時，就不會在鄰接的焊盤塊之間產生無用的空間，多個焊盤塊沿D1方向排列。因此，數據驅動器用焊盤也可在D1方向沒有浪費地排列，從而可縮小集成電路裝置在D1方向的寬度。
如果WDB+WMB＜WPB的關系成立，如圖20(B)所示，可配置作為附加電路的轉發(fā)塊RP，從而可提高布局效率。即因焊盤間距的限制，焊盤塊PDB的寬度WPB變大，在存儲塊MB和數據驅動塊DB的相鄰處產生空區(qū)域時，就可以在該空置區(qū)域配置附加性電路。另外，在這樣的空區(qū)域間配置的附加電路，不受轉發(fā)塊RP的限制。例如可以配置灰階電壓生成電路的一部分、將數據驅動器的輸出線設定在規(guī)定電位的電路、靜電保護電路等附加電路。
另外，將作為附加電路塊的轉發(fā)塊RP在D1方向的寬度作為WAB，將焊接塊PDB中的焊盤個數為NP。于是，例如(NP-1)×PP＜WDB+WMB+WAB＜(NP+1)×PP的關系成立。如果該關系成立，當在D1方向排列配置多個驅動器宏單元時，多個焊盤塊不會產生空區(qū)域地排列在D1方向，從而可以均勻的焊盤間距沿D1方向排列焊盤。而且，如果以均勻地焊盤間距排列焊盤，在采用凸起等將集成電路裝置安裝到玻璃基板上時，在焊盤配置區(qū)域產生的應力均一，從而可防止接觸不良。而且，如果焊盤之間產生空置區(qū)域時，因其空區(qū)域的原因，ACF等各向異性導電材料的粘結材料的流動發(fā)生變化，可能產生粘接不良等問題，但如果以均勻的焊盤間距排列焊盤時，可以防止這種情況的發(fā)生。而且，還可以使WDB+WMB+WAB≤NP×PP的關系成立。如果這樣，可以使D1方向上的焊盤間距更均勻，從而實現應力更均勻。
另外，當不配置如轉發(fā)塊RP那樣的附加電路時，可做成WAB＝0。另外，也可以在焊盤塊PDB上配置數據驅動器用焊盤以外的虛擬焊盤(未連接凸起、接合線的焊盤等)。在這種情況下，也可以將數據驅動器用焊盤和虛擬焊盤的個數相加的數作為焊盤的個數NP。
7.2轉發(fā)塊圖21表示轉發(fā)塊的構成例。該轉發(fā)塊可與例如各存儲塊(第J存儲塊)鄰接配置。例如在圖5(B)中，將用于轉送來自邏輯電路塊LB的寫數據信號、地址信號、存儲器控制信號的存儲器用全局線在電路塊上沿D1方向配線，將這些信號從邏輯電路塊LB提供給各存儲塊MB1～MB4。在這種情況下，如果對這些信號不進行緩沖處理，則信號上升的波形和下降的波形變鈍，對存儲塊的數據寫入時間變長，有可能發(fā)生寫入錯誤。
這一點，如果在各存儲塊的例如D1方向側鄰接配置圖21那樣的轉發(fā)塊，則這些寫數據信號、地址信號、存儲器控制信號通過轉發(fā)塊進行緩沖處理后，輸入到各存儲塊。其結果，可降低信號上升波形和下降波形鈍化的問題，從而可實現對存儲塊的準確的數據寫入。
在圖21中，來自邏輯電路塊LB的寫數據信號(WD0、WD1…)，通過由兩個轉換器組成的緩沖器BFA1、BFA2…進行緩沖處理，并向下級的轉發(fā)塊輸出。具體來說，在圖5(B)中，從配置在存儲塊MB4的D1方向側的轉發(fā)塊，向配置在存儲塊MB3的D1方向側的下級的轉發(fā)塊輸出被緩沖處理的信號。另外，來自邏輯電路塊LB的寫數據信號通過緩沖器BFB1、BFB2…進行緩沖處理后，輸出給存儲塊。具體來說，在圖5(B)中，從配置在存儲塊MB4的D1方向側的轉發(fā)塊向存儲塊MB4輸出被緩沖處理的信號。這樣，在本實施方式中，關于寫數據信號，不僅設置到下級的存儲塊的輸出用緩沖器BFA1、BFA2…，而且，還設置各存儲塊用緩沖器BFB1、BFB2…。由此，可有效防止因存儲塊的存儲單元的寄生電容導致寫數據信號的波形鈍化、寫入時間延長和寫入錯誤的產生。
而且，通過緩沖器BFC1…對來自邏輯電路塊LB的地址信號(CPU列地址、CPU行地址、LCD行地址等)進行緩沖處理，并向存儲塊及下級的轉發(fā)塊輸出。而且，通過緩沖器BFD…對來自邏輯電路塊LB的存儲器控制信號(讀/寫轉換信號、CPU使能信號、存儲選擇信號等)進行緩沖處理，并向存儲塊及下級的轉發(fā)塊輸出。
而且，在圖21的轉發(fā)塊中，還設置來自存儲塊的讀數據信號用緩沖器。具體來說，當存儲選擇信號BANKM為激活狀態(tài)(H電平)、并選擇該存儲塊(第一～第I存儲塊中的第J存儲塊)時，來自該存儲塊(第J存儲塊)的讀數據信號通過對應該存儲塊的轉發(fā)塊的緩沖器BFE1、BFE2…進行緩沖處理后，向讀數據線RD0L、RD1L…輸出。另一方面，當存儲選擇信號BANKM為非激活狀態(tài)(L電平)、該存儲塊(第J的存儲塊)為非選擇時，對應該存儲塊的轉發(fā)塊的緩沖器BFE1、BFE2…的輸出狀態(tài)被設定成高阻抗狀態(tài)。由此，可以將來自存儲選擇信號為激活的其他存儲塊的讀數據信號準確地輸出給邏輯電路塊LB。而且，在本實施方式中，當從主機側進行存取時，選擇對應存取區(qū)域的存儲塊，并只選擇該存儲塊的字線WL。由此，通過轉發(fā)塊，將讀數據信號從所選擇的存儲塊輸出到讀數據線RD0L、RD1L…。
7.3子像素驅動單元的配置圖22是表示子像素驅動單元的配置例子。在圖22中，數據驅動塊包括輸出分別對應一個子像素的圖像數據的數據信號的多個子像素驅動單元SDC1～SDC180。即在沿D 1方向(沿子像素驅動單元的長邊方向)配置多個子像素驅動單元的同時，沿著與D1方向垂直的D2方向配置多個子像素驅動單元。然后，用于將數據驅動塊的輸出線和顯示面板的數據線進行電連接的數據驅動器用焊盤配置在數據驅動塊的D2方向側。而且，數據驅動器用焊盤也配置在存儲塊的D2方向側。
例如，圖15的數據驅動器DRa的驅動單元DRC1可由圖22的子像素驅動單元SDC1、SDC2、SDC3構成。在這里，SDC1、SDC2、SDC3是各R(紅)用、G(綠色)用、B(青)用子像素驅動單元，從存儲塊輸入對應第一個數據信號的R、G、B的圖像數據(R1、G1、B1)。然后，子像素驅動單元SDC1、SDC2、SDC3，進行這些圖像數據(R1、G1、B1)的D/A轉換，將第一個R、G、B的數據信號(數據電壓)輸出到對應第一個數據線的R、G、B用焊盤。
同樣，驅動單元DRC2由R用、G用、B用子像素驅動單元SDC4、SDC5、SDC6構成，從存儲塊輸入對應第二個數據信號的R、G、B像素圖像數據(R2、G2、B2)。然后，子像素驅動器單元SDC4、SDC5、SDC6進行這些圖像數據(R2、G2、B2)的D/A轉換，將第二個R、G、B的數據信號(數據電壓)輸出到對應第二個數據線的R、G、B用焊盤。其他的子像素驅動單元也相同。
而且，子像素數不局限于三個，也可以是大于等于四個。而且，子像素驅動單元的配置也不局限于圖22，比如也可以沿著D2方向堆棧配置R用、G用、B用子像素驅動單元。
7.4讀出放大器、存儲單元的配置圖23是表示讀出放大器、存儲單元配置的例子。對應讀出放大器塊內的一個像素部分包括R用讀出放大器SAR0～SAR5、G用讀出放大器SAG0～SAG5、B用讀出放大器SAB0～SAB5。而且，在圖23中，兩個(廣義為多個)讀出放大器(及緩沖器)在D1方向上堆棧配置。然后，在堆棧配置的第一、第二讀出放大器SAR0、SAR1的D1方向側沿D1方向排列的兩行存儲單元列(縱向型單元)內，上側的行的存儲單元列的位線例如連接于第一讀出放大器SAR0，下側的行的存儲單元列的位線例如連接于第二讀出放大器SAR1。然后，第一、第二讀出放大器SAR0、SAR1將從存儲單元讀出的圖像數據進行信號放大，由此，從SAR0、SAR1輸出兩位圖像數據。關于其他讀出放大器和存儲單元的關系也相同。
在圖23的情況下，在一個水平掃描期間內的圖像數據的多次讀出可如下述實現。即在第一水平掃描期間(第一掃描線的選擇期間)內，首先選擇字線WL1a，然后進行圖像數據的第一次讀出，并輸出第一次數據信號DATAa。在這種情況下，來自讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B圖像數據分別輸入到子像素驅動單元SDC1、SDC2、SDC3。接著，同樣，在第一水平掃描期間內選擇字線WL1b，然后進行圖像數據的第二次讀出，并輸出第二次數據信號DATAb。在這種情況下，來自讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B圖像數據分別輸入到子像素驅動單元SDC91、SDC92、SDC93。
7.5配線區(qū)域替換排列在本實施方式中，可將用于把子像素驅動單元(驅動單元)的輸出信號引出線的排列順序進行替換排列的替換排列配線區(qū)域設置在子像素驅動單元(驅動單元)的配置區(qū)域內。這樣可將配線層的切換控制在最小限度，所以，可縮小數據驅動塊和焊盤之間的配線區(qū)域在D2方向上的寬度，從而可實現薄而細長芯片。
例如圖24的E1、E2所示，子像素驅動單元的輸出信號(數據信號)的引出線例如沿D2方向(縱方向)配線。這些引出線是用于從數據驅動塊取出子像素驅動單元的輸出信號的線，例如通過第四層的鋁配線層ALD形成。而且，在圖24中，用于連接子像素驅動單元的輸出線和顯示面板的數據線的焊盤P1、P2、P3…配置在數據驅動塊及存儲塊的D2方向側。
而且，在圖24中，將用于將這些引出線的排列順序進行替換排列的替換排列配線區(qū)域(第一、第二替換排列配線區(qū)域)設置在子像素驅動單元的配置區(qū)域。具體來說，替換排列配線區(qū)域形成于作為子像素驅動單元內的本地線的第一、第二層的鋁配線層ALA、ALB的上層區(qū)域。然后，在該替換排列配線區(qū)域中，以與焊盤排列順序對應的順序，進行引出線排列順序的替換排列。在這里的所謂與焊盤的排列順序對應的替換排列，既可以是焊盤的排列順序，也可以是按所定的規(guī)則變更焊盤排列順序的順序。而且，替換排列配線區(qū)域是由E1、E2所示的引出線、后述的E6～E9的引出位置變更線而形成的配線區(qū)域。
例如在圖24中，其單元號碼不為3的倍數(廣義為J的倍數。J為大于等于2的整數)的子像素驅動單元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8…屬于第一組，其單元號碼為3的倍數的子像素驅動單元SDC3、SDC6、SDC9…屬于第二組。
E1所示的第一組引出線是屬于第一組的子像素驅動單元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8的…輸出信號的引出線。在第一替換排列配線區(qū)域中，對該E1所示的第一組引出線的排列順序進行替換排列。具體來說，在第一替換排列配線區(qū)域中，引出線的排列順序被替換排列成焊盤P1、P2、P4、P5、P7、P8…的順序。即以去除其焊盤號碼為3的倍數的焊盤的焊盤排列順序，進行引出線排列順序的替換排列。由此，在數據驅動塊的D2方向側的邊界(引出端口)上，以SDC1、SDC2、SDC4、SDC5、SDC7、SDC8的…順序，對子像素驅動單元的輸出線的引出線進行替換排列并排列。
另一方面，E2所示的第二組引出線是屬于第二組的子像素驅動單元SDC3、SDC6、SDC9…的輸出信號引出線。在第二替換排列配線區(qū)域中，對該E2所示的第二組引出線的排列順序進行替換排列。具體來說，在第二替換排列配線區(qū)域中，將引出線排列順序替換排列成焊盤P3、P6、P9…的順序。即以其焊盤號碼為3的倍數的焊盤排列順序，進行引出線排列順序的替換排列。由此，在數據驅動塊的D2方向側的邊界(引出端口)上，以SDC3、SDC6、SDC9…的順序，對子像素驅動單元的輸出線的引出線進行替換排列后排列。
這樣，只要在子像素驅動內設置替換排列配線區(qū)域、并進行引出線排列順序的替換排列，就可以將配線層的更換控制在最小限度，該配線層位于焊盤和數據驅動塊之間的配線區(qū)域即E3所示的區(qū)域。其結果，可縮小E3所示的配線區(qū)域在D2方向上的寬度WIT，從而可實現薄而細長芯片。
而且，在E3所示的配線區(qū)域中，如E4所示，用于連接E1所示的第一組引出線與焊盤P1、P2、P4、P5、P7、P8…的連接線用第三層鋁配線層ALC(廣義來說是所給與的層的線)進行配線。另一方面，如E5所示，用于連接E2所示的第二組引出線與焊盤P3、P6、P9…的連接線用第四層的鋁配線層ALD(廣義來說是與所給與的層不同的層的線)進行配線。
例如E4所示的連接線是連接來自子像素驅動單元SDC10的引出線和焊盤P10的線。另一方面，E5所示的連接線是用于連接來自子像素驅動單元SDC9的引出線和焊盤P9的線。在這種情況下，E4的連接線在鋁配線層ALC形成，E5的連接線在與ACL不同層的鋁配線層ALD形成。因此，不需要進行配線層的切換，可在E3的配線區(qū)域內將E4的連接線和E5的連接線重疊配線。其結果，進一步縮小了E3的配線區(qū)域在D2方向的寬度WIT，從而可實現薄而細長芯片。
7.6引出位置變更線在本實施方式中，將用于變更圖24的E1、E2所示的引出線的引出位置的引出位置變更線在替換排列配線區(qū)域進行配線。例如E6所示的QCL1及QCL2是用于變更子像素驅動單元SDC1、SDC2輸出信號(輸出線)的引出位置的引出位置變更線。同樣，E7所示的QCL4、QCL5是SDC4、SDC5的引出位置變更線，E8所示的QCL7、QCL8是SDC7、SDC8的引出位置變更線，E9所示的QCL10、QCL11是SDC10、SDC11的引出位置變更線。
在這里例如E6所示，引出位置變更線QCL1、QCL2橫跨沿D1方向配置的多個子像素驅動單元SDC1、SDC2，沿D1方向(橫向方向)配線。即橫跨沿著D1方向配置的兩個子像素驅動單元SDC1、SDC2，對兩根引出位置變更線QCL1、QCL2進行配線。由此，可從沿著第一替換排列配線區(qū)域的D1方向的任意位置，用引出線取出子像素驅動單元SDC1、SDC2的輸出信號。
即引出位置變更線QCL1、QCL2在第三層的鋁配線層ALC進行配線。因此，如果在沿著D1方向配線的引出位置變更線QCL1、QCL2的任意位置上形成ALC和ALD的電鍍通孔，就可以從該電鍍孔的形成位置，沿D2方向對在ALD形成的引出線進行配線。由此，可從D1方向的任意引出位置將引出線沿D2方向進行配線，從而易于進行引出線排列順序的替換排列。
圖25(A)是表示各鋁配線層的使用狀態(tài)的例子。例如沿縱或橫方向配線的第一鋁配線層ALA用作電路塊的晶體管源極/漏極/柵極的連接線等。主要沿縱方向配線的第二鋁配線層ALB用作電源線、信號線和灰階電壓供給線等。主要沿橫向方向配線的第三鋁配線層ALC用作數據驅動器的引出位置變更線和存儲器的圖像數據供給線等。主要沿縱方向配線的第四鋁配線層ALD用作數據驅動器的引出線和灰階電壓供給線等。而且，主要沿橫方向配線的作為頂層金屬的第五鋁配線層ALE用作進行非鄰接電路塊間的配線的全局線等。
圖25(B)所示是在子像素驅動單元內配線的鋁配線層ALC的布局例子。在圖25(B)中，引出位置變更線和DAC驅動用線在寬幅的鋁配線層ALC上沿D1方向(橫方向)配線。而且，例如作為一個像素的18根圖像數據供給線在鋁配線層ALC沿D1方向配線。這樣，在子像素驅動單元內，多個圖像數據供給線和圖24的E6等所示的引出位置變更線在同一層的鋁配線層ALC配線。
而且，在本實施方式中，用于向子像素驅動單元的D/A轉換器DAC供給灰階電壓的灰階電壓供給線跨過多個子像素驅動單元、并沿D2方向配線。具體來說，有效地利用沒有配置引出線的空區(qū)域，通過與引出線同一層的鋁配線層ALD，對該灰階電壓供給線進行配線。
這樣，在本實施方式中，沿D1(橫)方向的引出位置變更線和圖像數據供給線在鋁配線層ALC配線。另一方面，沿D2(縱)方向的引出線和灰階電壓供給線在與ALC不同層的鋁配線層ALD配線。如果這樣，用兩層鋁配線層ALC、ALD，就可以高效地配置引出位置變更線、圖像數據供給線、引出線、灰階電壓供給線。因此，即使不用ALE等其他層的鋁配線層也可以完成，由于可將ALE用于全局線等，所以可提高配線效率，從而可實現薄而細長芯片。
而且，在本實施方式中，在子像素驅動單元的輸出部SSQ的區(qū)域內，設置替換排列配線區(qū)域。例如圖24所示，第一替換排列配線區(qū)域設置在第一組子像素驅動單元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8…的輸出部SSQ的區(qū)域。而且，第二替換排列配線區(qū)域設置在第二組子像素驅動單元SDC3、SDC6、SDC9…的輸出部SSQ的區(qū)域。由此，可有效地利用子像素驅動單元的輸出部SSQ的區(qū)域，實現引出線排列順序的替換排列。即如圖24的E1、E2所示，在輸出部SSQ的區(qū)域進行引出線的配線，只要將SSQ的區(qū)域設定為替換排列配線區(qū)域，就可在SSQ兩側的DAC的區(qū)域進行灰階電壓供給線的配線。因此，可以將引出線和灰階電壓供給線在相同層的鋁配線層ALD進行配線，從而可提高配線效率。
7.7子像素驅動單元的布置圖26所示是子像素驅動單元的詳細布局的例子。如圖26所示，各子像素驅動單元SDC1～SDC180包括鎖存電路LAT、電平轉換器L/S、D/A轉換器DAC、輸出部SSQ。而且，也可以在鎖存電路LAT和電平轉換器L/S之間設置用于灰階控制的FRC(Frame RateControl)電路等其他邏輯電路。
子像素驅動單元包含的鎖存電路LAT，將來自存儲塊MB1的作為一個子像素的六位圖像數據進行鎖存。電平轉換器L/S轉換來自鎖存電路LAT的六位圖像數據信號的電壓電平。D/A轉換器DAC利用灰階電壓進行六位圖像數據的D/A轉換。輸出部SSQ包括進行D/A轉換器DAC的輸出信號的阻抗轉換的運算放大器OP(連接電壓輸出器)，驅動對應一個子像素的1根數據線。而且，輸出部SSQ，除運算放大器OP以外，還可包括放電用、8色顯示用、DAC驅動用的晶體管(開關元件)。
如圖26所示，各子像素驅動單元(第一、第二數據驅動器DRa、DRb)包括LV區(qū)域(廣義為第一電路區(qū)域)，配置有以LV(LowVoltage)電壓電平(廣義為第一電壓電平)的電源進行動作的電路；以及MV區(qū)域(廣義為第二電路區(qū)域)，配置有以比LV高的MV(Middle Voltage)電壓電平(廣義為第二電壓電平)的電源進行動作的電路。在這里，LV是邏輯電路塊LB、存儲塊MB等的工作電壓。MV是D/A轉換器、運算放大器、電源電路等的工作電壓。掃描驅動器的輸出晶體管通過供給HV(High Voltage)的電壓電平(廣義為第三電壓電平)的電源而驅動掃描線。
例如，在子像素驅動單元的LV區(qū)域(第一電路區(qū)域)內配置鎖存電路LAT(或者其他的邏輯電路)。在MV區(qū)域(第二電路區(qū)域)內配置D/A轉換器DAC、包括運算放大器OP的輸出部SSQ。然后，電平轉換器L/S將LV的電壓電平的信號轉換成MV的電壓電平的信號。
而且，在圖26中，沿子像素驅動單元SDC1～SDC180的D4方向側設置緩沖器電路BF1。該緩沖器電路BF1將來自邏輯電路塊LB的驅動控制信號進行緩沖處理，然后輸出到子像素驅動單元SDC1～SDC180。換言之，作為驅動控制信號的轉發(fā)塊而發(fā)揮作用。
具體來說，緩沖器電路BF 1包括配置在LV區(qū)域的LV緩沖器、配置在MV區(qū)域的MV緩沖器。LV緩沖器接收到來自邏輯電路塊LB的LV電壓電平的驅動控制信號(鎖存信號等)后進行緩沖處理，并輸出給沿D2方向側配置的子像素驅動單元的LV區(qū)域的電路(LAT)。而且，MV緩沖器接收到來自邏輯電路塊LB的LV電壓電平的驅動控制信號(DAC控制信號、輸出控制信號等)，通過電平轉換器轉換為MV的電壓電平后進行緩沖處理，并輸出給配置在其D2方向側的子像素驅動單元的MV區(qū)域的電路(DAC、SSQ)。
然后，如本實施方式圖26所示，以各子像素驅動單元的MV區(qū)域彼此(或LV區(qū)域之間)沿D1方向鄰接的方式，配置子像素驅動單元SDC1～SDC180。即鄰接的子像素驅動單元沿D2方向隔著鄰接邊界進行對稱配置。例如，子像素驅動單元SDC1和SDC2配置成MV區(qū)域鄰接。而且，子像素驅動單元SDC3和SDC91也配置成MV區(qū)域鄰接。子像素驅動單元SDC2和SDC3配置成LV區(qū)域彼此鄰接。
如圖26所示，如果將MV區(qū)域鄰接配置，就不需要在子像素驅動單元之間設置護環(huán)等。因此，與使MV區(qū)域和LV區(qū)域鄰接的方法相比，可縮小數據驅動塊在D1方向的寬度，從而可實現集成電路裝置的小面積化。
而且，如果根據圖26的配置方法，可以將鄰接的子像素驅動單元的MV區(qū)域作為子像素驅動單元的輸出信號的引出線的配線區(qū)域而有效利用，從而可提高設計效率。
而且，在圖22、圖26所示的本實施方式中，將第一、第二數據驅動器DRa、DRb配置成其MV區(qū)域彼此(第二電路區(qū)域)鄰接。而且，配置成第一數據驅動器DRa的LV區(qū)域(第一電路區(qū)域)鄰接第一存儲塊MB1(第J存儲塊)、第二數據驅動器DRb的LV區(qū)域(第一電路區(qū)域)鄰接第二存儲塊MB2(第J+1的存儲塊)。例如在圖22、圖26中，第一存儲塊MB1鄰接第一數據驅動器DRa的子像素驅動單元SDC1、SDC4、SDC7…SDC88的LV區(qū)域而配置。而且，第二存儲塊MB2鄰接第二數據驅動器DRb的子像素驅動單元SDC93、SDC96、SDC99…SDC180的LV區(qū)域而配置。而且，存儲塊MB1、MB2以LV的電壓電平的電源進行工作。因此，如果這樣，只要將子像素驅動單元的LV區(qū)域鄰接存儲塊配置，就可以縮小由數據驅動塊及存儲塊構成的宏單元在D1方向的寬度，從而可縮小集成電路裝置的面積。
7.8D/A轉換器圖27表示的是子像素驅動單元包括的D/A轉換器(DAC)的詳細構成的例子。該D/A轉換器是進行所謂競賽式D/A轉換的電路，包括灰階電壓選擇器SLN1～SLN11、SLP1～SLP11和預譯碼器120。
在這里，灰階電壓選擇器SLN1～SLN11是由N型(廣義上為第一導電型)的晶體管構成的選擇器，灰階電壓選擇器SLP1～SLP11是由P型(廣義上為第二導電型的)晶體管構成的選擇器，這些N型、P型的晶體管成對地構成傳輸門。例如構成SLN1的N型晶體管和構成SLP1的P型晶體管成對地構成傳輸門。
在灰階電壓選擇器SLN1～SLN8、SLP1～SLP8的輸入終端上，分別連接V0～V3、V4～V7、V8～V11、V12～V15、V16～V19、V20～V23、V24～V27、V28～V31的灰階電壓供給線。然后，在輸入圖像數據D0～D5后，預譯碼器120進行如圖28(A)所示真值表的譯碼處理。然后將選擇信號S1～S4、XS1～XS4分別輸出給各個灰階電壓選擇器SLN1～SLN8、SLP1～SLP9。而且，將各個選擇信號S5～S8、XS5～XS8分別輸出給SLN9及SLN10、SLP9及SLP10，將S9～S12、XS9～XS12分別輸出給SLN11、SLP11。
例如，在圖像數據D0～D5為(100000)時，如圖28(A)的真值表所示，選擇信號S2、S5、S9(XS2、XS5、XS9)為激活狀態(tài)。由此，灰階電壓選擇器SLN1、SLP1選擇灰階電壓V1，SLN9、SLP9選擇SLN1、SLP1的輸出，SLN11、SLP11選擇SLN9、SLP9的輸出。因此，在輸出部SSQ上輸出灰階電壓V1。同樣，在圖像數據D0～D5為(010000)時，由于選擇信號S3(XS3)為激活狀態(tài)，所以，灰階電壓選擇器SLN1、SLP1選擇灰階電壓V2，在輸出部SSQ上輸出灰階電壓V2。而且，在圖像數據D0～D5為(001000)時，選擇信號S1、S6、S9(XS1、XS6、XS9)為激活狀態(tài)。因此，灰階電壓選擇器SLN2、SLP2選擇灰階電壓V4，SLN9、SLP9選擇SLN2、SLP2的輸出，SLN11、SLP11選擇SLN9、SLP9的輸出。因此，在輸出部SSQ上輸出灰階電壓V4。
而且，在本實施方式中如圖28(B)、(C)所示，用于向圖27的D/A轉換器供給灰階電壓V0～V31的灰階電壓供給線跨越多個子像素驅動單元沿D2(D4)方向配線。例如，在圖28(B)中，跨越沿D2方向排列的子像素驅動單元SDC1、SDC4、SDC7，灰階電壓供給線向D2方向配線。而且，如圖28(B)、(C)所示，這些灰階電壓供給線在D/A轉換器(灰階電壓選擇器)的配置區(qū)域上配線。
具體來說，如圖28(B)所示，在子像素驅動單元的D/A轉換器的配置區(qū)域內，沿D2方向配置N型晶體管區(qū)域(P型阱)、P型晶體管區(qū)域(N型阱)。另一方面，在子像素驅動單元的D/A轉換器以外的電路(輸出部、電平轉換器、鎖存電路)的配置區(qū)域內，沿著與D2方向垂直的D1方向配置N型晶體管區(qū)域(P型阱)、P型晶體管區(qū)域(N型阱)。換言之，沿D2方向鄰接的子像素驅動單元隔著沿AD1方向的鄰接邊界而對稱配置。例如驅動單元SDC1和SDC4隔著其鄰接邊界而對稱配置，SDC4和SDC7隔著其鄰接邊界而對稱配置。
例如，構成子像素驅動單元SDC1的D/A轉換器的灰階電壓選擇器SLN1～SLN11的N型晶體管形成于如圖28(B)所示的子像素驅動單元的N型晶體管區(qū)域NTR1，構成灰階電壓選擇器SLP1～SLP11的P型晶體管形成于P型晶體管區(qū)域PTR1。具體來說如圖28(C)所示，構成灰階電壓選擇器SLN11的N型晶體管TRF1、TRF2、構成灰階電壓選擇器SLN9、SLN10的N型晶體管TRF3、TRF4，形成于N型晶體管區(qū)域NTR1。另一方面，構成灰階電壓選擇器SLP11的P型晶體管TRF5、TRF6、構成灰階電壓選擇器SLP9、SLP10的P型晶體管TRF7、TRF8，形成于P型晶體管區(qū)域PTR1。而且，子像素驅動單元的其他的電路的N型晶體管區(qū)域、P型晶體管區(qū)域沿D1方向配置，與此相對，N型晶體管區(qū)域NTR1、P型晶體管區(qū)域PTR1沿D2方向配置。
在圖27的D/A轉換器中，例如構成灰階電壓選擇器SLN1的N型晶體管、構成灰階電壓選擇器SLP1的P型晶體管成對地構成傳輸門。因此，如果沿D2方向進行灰階電壓供給線的配線，對于這些P型、N型晶體管，可共同連接灰階電壓供給線，從而易于構成傳輸門，從而可能提高布局效率。
另一方面，除D/A轉換器以外的電路，例如，對鎖存電路，需要輸入來自存儲塊的圖像數據。而且，如圖28(B)所示，該圖像數據通過沿D 1方向配線的圖像數據供給線供給。而且，由圖26的布局所明確的那樣，在子像素驅動單元內的信號流動方向是D1方向。因此，如圖28(B)所示，如果將除D/A轉換器以外的電路的N型晶體管區(qū)域、P型晶體管區(qū)域沿D1方向排列配置，就可以沿信號流動方向高效地布局。因此，圖28(B)的晶體管區(qū)域的排列對于圖26那樣配置的子像素驅動單元為優(yōu)選的布局。
如上所述，有關本實施例作了詳細地說明?？梢詫嵤嵸|上不脫離本發(fā)明的新內容及效果的多種變形，對于本領域技術人員來說，想必容易理解這一點。因此，這類變形應全部包括在本發(fā)明的范圍內。例如，在說明書或者附圖中，至少一次與更為廣義或者同義的不同用語(第一接口區(qū)域、第二接口區(qū)域等)一起記載的用語(輸出側I/F區(qū)域、輸入側I/F區(qū)域等)在說明書和附圖的任何地方都可以置換為不同的用語。而且，集成電路裝置和電子設備的構成、配置、動作也不局限于本實施方式所說明的內容，可進行各種變形。
符號說明CB1～CBN第一～第N電路塊10集成電路裝置12輸出側I/F區(qū)域14輸入側I/F區(qū)域20存儲器 22存儲單元陣列24行地址譯碼器 26列地址譯碼器28讀/寫電路40邏輯電路42控制電路 44顯示時間控制電路46主機接口電路 48RGB接口電路50數據驅動器 52數據鎖存電路54D/A轉換電路 56輸出電路70掃描驅動器 72移位寄存器73掃描地址生成電路 74地址譯碼器76電平轉換器 78輸出電路90電源電路 92升壓電路94調節(jié)電路 96VCOM生成電路98控制電路 110灰階電壓生成電路112選擇用電壓生成電路 114灰階電壓選擇電路116調整寄存器
權利要求
1.一種集成電路裝置，其特征在于，包括第一～第N電路塊，以從作為集成電路裝置的短邊的第一邊朝向對面的第三邊的方向為第一方向、以從作為集成電路裝置的長邊的第二邊朝向對面的第四邊的方向為第二方向時，沿所述第一方向配置，其中，N為大于等于2的整數，所述第一～第N電路塊包括至少一個存儲塊，用于存儲圖像數據；以及至少一個數據驅動塊，用于驅動數據線，其中，所述存儲塊和所述數據驅動塊沿著所述第一方向鄰接配置。
2.根據權利要求1所述的集成電路裝置，其特征在于所述第一～第N電路塊包括第一～第I存儲塊，其中，I為大于等于2的整數；第一～第I數據驅動塊，其相對于所述各第一～第I存儲塊，分別沿著所述第一方向鄰接配置。
3.根據權利要求2所述的集成電路裝置，其特征在于以所述第一方向的相反方向為第三方向時，在所述第一～第I存儲塊中的第J存儲塊的所述第三方向側，鄰接配置所述第一～第I數據驅動塊中的第J數據驅動塊，其中，1≤J＜I，在所述第J存儲塊的所述第一方向側，鄰接配置所述第一～第I存儲塊中的第J+1存儲塊，在所述第J+1存儲塊的所述第一方向側，鄰接配置所述第一～第I數據驅動塊中的第J+1數據驅動塊。
4.根據權利要求3所述的集成電路裝置，其特征在于在所述第J個存儲塊與所述第J+1存儲塊之間，共用列地址譯碼器。
5.根據權利要求2所述的集成電路裝置，其特征在于以所述第一方向的相反方向為第三方向時，在所述第一～第I存儲塊中的第J存儲塊的所述第三方向側，鄰接配置所述第一～第I數據驅動塊中的第J數據驅動塊，其中，1≤J＜I，在所述第J存儲塊的所述第一方向側，鄰接配置所述第一～第I數據驅動塊中的第J+1數據驅動塊，在所述第J+1數據驅動塊的所述第一方向側，鄰接配置所述第一～第I存儲塊中的第J+1存儲塊。
6.根據權利要求2至5中任一項所述的集成電路裝置，其特征在于當從主機側存取時，只選擇對應所述第一～第I存儲塊中的存取區(qū)域的存儲塊的字線。
7.根據權利要求2至6中任一項所述的集成電路裝置，其特征在于包括分別鄰接配置于所述第一～第I存儲塊的各個存儲塊的多個轉發(fā)塊，所述多個轉發(fā)塊分別包括來自各所述第一～第I存儲塊的讀數據信號用緩沖器，當存儲選擇信號變?yōu)榧せ?、并選擇所述第一～第I存儲塊中的第J存儲塊時，來自所述第J存儲塊的讀數據信號通過對應于所述第J存儲塊的轉發(fā)塊的緩沖器進行緩沖處理，并向讀數據線輸出，其中，1≤J＜I，當所述存儲選擇信號變?yōu)榉羌せ?、并且所述第J存儲塊為非選擇時，對應于所述第J存儲塊的轉發(fā)塊的緩沖器的輸出狀態(tài)被設定為高阻抗狀態(tài)。
8.根據權利要求1至7中任一項所述的集成電路裝置，其特征在于在所述存儲塊中，連接于所述存儲塊的存儲單元的字線沿著所述第二方向進行配線，在所述存儲塊中，相對于所述數據驅動塊輸出存儲在所述存儲塊內的圖像數據的位線沿著所述第一方向配線。
9.根據權利要求1至8中任一項所述的集成電路裝置，其特征在于在一個水平掃描期間，從所述存儲塊向所述數據驅動塊多次讀出存儲于所述存儲塊的圖像數據。
10.根據權利要求9所述的集成電路裝置，其特征在于由于在一個水平掃描期間中選擇所述存儲塊中的多條不同的字線，因此，在一個水平掃描期間中，多次讀出存儲于所述存儲塊的圖像數據。
11.根據權利要求1至10中任一項所述的集成電路裝置，其特征在于所述數據驅動塊包括沿所述第一方向堆棧配置的多個數據驅動器。
12.根據權利要求11所述的集成電路裝置，其特征在于所述多個數據驅動器中的第一數據驅動器將在第一水平掃描期間中從所述存儲塊第一次讀出的圖像數據進行鎖存，并對鎖存的圖像數據進行D/A轉換轉換，并將通過D/A轉換轉換所得到的數據信號輸出到數據信號輸出線，所述多個數據驅動器中的第二數據驅動器將在所述第一水平掃描期間中從所述存儲塊第二次讀出的圖像數據進行鎖存，并對鎖存的圖像數據進行D/A轉換轉換，并將通過D/A轉換轉換所得到的數據信號輸出到數據信號輸出線。
13.根據權利要求11或12所述的集成電路裝置，其特征在于所述多個數據驅動器中的第一、第二數據驅動器分別包括第一電路區(qū)域，配置有以第一電壓電平的電源進行工作的電路；第二電路區(qū)域，配置有以比所述第一電壓電平高的第二電壓電平的電源進行工作的電路，其中，所述第一、第二數據驅動器以所述第一數據驅動器的第一電路區(qū)域鄰接第一存儲塊、所述第二數據驅動器的第一電路區(qū)域鄰接第二存儲塊的方式配置。
14.根據權利要求1至13中任一項所述的集成電路裝置，其特征在于如果以顯示面板的水平掃描方向的像素數為HPN、以一像素的圖像數據的位數為PDB、以存儲塊的塊數為MBN、以在一個水平掃描期間從存儲塊讀出的圖像數據的讀出次數為RN，則所述存儲塊的讀出放大器塊包括沿著所述第二方向排列的P個讀出放大器，所述讀出放大器的個數P為P＝(HPN×PDB)/(MBN×RN)。
15.根據權利要求1至14中任一項所述的集成電路裝置，其特征在于在所述存儲塊的讀出放大器塊中，將多個讀出放大器堆棧配置在所述第一方向。
16.根據權利要求15所述的集成電路裝置，其特征在于在堆棧配置的第一、第二讀出放大器的所述第一方向側沿著所述第一方向排列的兩行存儲單元列中，上側的行的存儲單元列的位線連接于所述第一讀出放大器，下側的行的存儲單元列的位線連接于所述第二讀出放大器。
17.根據權利要求1至16中任一項所述的集成電路裝置，其特征在于將用于將所述數據驅動塊的輸出線和所述數據線進行電連接的數據驅動器用焊盤配置在所述數據驅動塊的所述第二方向側，同時，也配置在所述存儲塊的所述第二方向側。
18.根據權利要求17所述的集成電路裝置，其特征在于所述數據驅動塊包括多個子像素驅動單元，各子像素驅動單元分別輸出與一個子像素的圖像數據對應的數據信號，用于將所述子像素驅動單元的輸出信號的引出線的排列順序進行替換排列的替換排列配線區(qū)域被設置在所述子像素驅動單元的配置區(qū)域內。
19.根據權利要求18所述的集成電路裝置，其特征在于在第一替換排列配線區(qū)域內，對第一組引出線的排列順序進行替換排列，其中，第一組引出線是指屬于所述多個子像素驅動單元中的第一組的子像素驅動單元的輸出信號的引出線；在第二替換排列配線區(qū)域內，對第二組引出線的排列順序進行替換排列，其中，第二組引出線是指屬于所述多個子像素驅動單元內的第二組的子像素驅動單元的輸出信號引出線。
20.根據權利要求1至19中任一項所述的集成電路裝置，其特征在于所述數據驅動塊包括多個子像素驅動單元，各子像素驅動單元分別用于輸出與一個子像素的圖像數據對應的數據信號，用于將來自所述存儲塊的圖像數據供給所述子像素驅動單元的圖像數據供給線橫跨多個所述子像素驅動單元、并沿著所述第一方向配線。
21.根據權利要求20所述的集成電路裝置，其特征在于所述子像素驅動單元包括使用灰階電壓進行圖像數據的D/A轉換轉換的D/A轉換器，用于向所述D/A轉換器提供所述灰階電壓的灰階電壓供給線橫跨多個所述子像素驅動單元、并沿著所述第二方向配線。
22.根據權利要求21所述的集成電路裝置，其特征在于在所述子像素驅動單元的所述D/A轉換器的配置區(qū)域內，沿著所述第二方向配置N型晶體管區(qū)域、P型晶體管區(qū)域，在所述子像素驅動單元的所述D/A轉換器以外的電路配置區(qū)域內，沿著所述第一方向配置N型晶體管區(qū)域、P型晶體管區(qū)域。
23.根據權利要求22所述的集成電路裝置，其特征在于通過配置在所述D/A轉換器的所述配置區(qū)域的N型晶體管區(qū)域、P型晶體管區(qū)域的N型晶體管、P型晶體管構成所述D/A轉換器的電壓選擇器的傳輸門。
24.根據權利要求1至23中任一項所述的集成電路裝置，其特征在于，包括第一接口區(qū)域，在所述第一～第N電路塊的所述第二方向側，沿著所述第四邊設置；第二接口區(qū)域，以所述第二方向的相反方向為第四方向時，在所述第一～第N電路塊的所述第四方向側，沿著所述第二邊設置。
25.一種電子設備，其特征在于，包含根據權利要求1至24中任一項所述的集成電路裝置；以及由所述集成電路裝置驅動的顯示面板。
全文摘要
本發(fā)明提供一種可實現縮小電路面積及提高設計效率的集成電路裝置、以及電子設備。以從作為集成電路裝置的短邊的第一邊朝向對面的第三邊的方向為第一方向(D1)、以從作為集成電路裝置的長邊的第二邊朝向對面的第四邊的方向為第二方向(D2)時，集成電路裝置包括沿著所述D1方向配置的第一～第N電路塊(CB1～CBN)。電路塊(CB1～CBN)包括用于存儲圖像數據的至少一個存儲塊(MB)、以及用于驅動數據線的至少一個數據驅動塊(DB)。沿著所述D1方向鄰接配置存儲塊(MB)和數據驅動塊(DB)。
文檔編號G11C7/16GK1892794SQ200610091108
公開日2007年1月10日 申請日期2006年6月30日 優(yōu)先權日2005年6月30日
發(fā)明者熊谷敬, 石山久展, 前川和廣, 伊藤悟, 藤瀨隆史, 唐澤純一, 小平覺, 牧克彥, 井富登, 森口昌彥 申請人:精工愛普生株式會社