專利名稱：：快閃存儲單元以及編程快閃存儲裝置的方法
技術(shù)領(lǐng)域：
：本發(fā)明大致上系有關(guān)于非揮發(fā)性之存儲裝置，更詳而言之，系指關(guān)于使用源極接合點(diǎn)偏壓(sourcejunctionbias)以編程快閃存儲單元的存儲裝置的方法以提升編程控制。
背景技術(shù)：
：現(xiàn)代集成電路制造之普遍趨勢系在集成電路存儲單元(如快閃存儲單元)上增加每單位面積所儲存之資料量。也就是說，隨著快閃存儲技術(shù)進(jìn)步，其速度與存儲密度會變得越來越快?，F(xiàn)代快閃存儲單元系以儲存于組成存儲單元的存儲單元(memorycell)數(shù)組中的電荷之非揮發(fā)性為特征。存儲單元時常包含相當(dāng)大量之核心存儲裝置(corememorydevices)(有時稱為核心存儲單元)。這些核心存儲裝置能包括浮閘存儲(floatinggatedevice)，其中，導(dǎo)電電荷儲存區(qū)(或浮閘)系位于導(dǎo)電的字線與基板之信道區(qū)之間。該信道區(qū)系橫向地設(shè)置于一對位線之間。該浮閘能通過個別的介電質(zhì)層從該字線與信道區(qū)分開。在一個替代的配置中，該浮閘能通過能儲存于數(shù)個電荷儲存區(qū)內(nèi)之非導(dǎo)電的電荷儲存層來代替。舉例來說，正常的位(normalbit)能通過電荷儲存區(qū)來儲存，該電荷儲存區(qū)系鄰近與存儲裝置有關(guān)之第一位線；互補(bǔ)位(complimentarybit)能通過電荷儲存區(qū)來儲存，該電荷儲存區(qū)系鄰近與存儲裝置有關(guān)之第二位線。上述存儲裝置的編程能通過例如熱電子注入(hotelectroninjection)而實(shí)現(xiàn)。熱電子注入牽涉通過在某特定期間持續(xù)施加合適的電壓電位至該字線(連接至或定義存儲裝置的控制柵極之字線)脈沖(pulsing)裝置與該存儲裝置的漏極。在編程脈沖期間，能通過施加偏壓電位(biaspotential)至源極以協(xié)助控制注入至存儲裝置內(nèi)之電荷量。除了增加快閃存儲之資料儲存密度外，另一個趨勢系朝向低電力應(yīng)用。舉例來說，有一些應(yīng)用系提供小至1.8伏特(volts)之操作電壓(Vcc)。在這些應(yīng)用中，與核心存儲數(shù)組有關(guān)的控制邏輯可能無法如所期望般表現(xiàn)。舉例來說，在低電力應(yīng)用中，將源極偏壓電位(例如約0.8volts)耦接至經(jīng)編程之存儲裝置的源極之傳輸晶體管(passtransistor)系可由沒有完全導(dǎo)通該傳輸晶體管的電壓所驅(qū)動。結(jié)果，在經(jīng)編程之存儲裝置的源極接合點(diǎn)(sourcejunction)之電位能提升，因此降低了經(jīng)編程之存儲裝置的漏極與源極間之電壓差。此情形導(dǎo)致減緩存儲裝置的編程與自動程序干擾(automaticprogramdisturb；APD)之潛在失敗(potentialfailure)。APD亦稱為刪除后自動程序干擾(automaticprogramdisturbaftererase；APDE)系為對該過度刪除(over-erased)之快閃存儲單元校正之程序。在APD程序之期間，足夠之電荷載子(如電子)在抹除程序后再注入(reinject)至電荷儲存層內(nèi)，以儲存該過度抹除之快閃存儲臨界電壓(th(thresholdvoltage)。因此，需要有能夠在低電力應(yīng)用之編程期間施加期望的源極側(cè)偏壓(sourcesidebias)之快閃存儲單元以及編程之方法。
發(fā)明內(nèi)容根據(jù)本發(fā)明之一個觀點(diǎn)，本發(fā)明系針對一種從存儲單元編程快閃存儲裝置的方法。該方法能包括施加編程柵極電壓至存儲裝置的控制柵極；施加編程漏極電壓至存儲裝置的漏極；以及耦接源極偏壓電位至具有大于可從外部電源獲得之存儲單元的操作電壓的電壓的控制信號所控制之傳輸晶體管存儲裝置的源極。根據(jù)本發(fā)明之另一個觀點(diǎn)，本發(fā)明系針對一種從存儲單元編程快閃存儲裝置的方法。該方法能包括施加個別的編程電壓至存儲裝置的控制柵極與漏極；以及施加源極偏壓電位至該存儲裝置的源極，其中，施加該源極偏壓電位系以選擇性的施加編程電壓其中之一者至源極偏壓切換裝置所控制。根據(jù)本發(fā)明之又一個觀點(diǎn)，本發(fā)明系針對一種具有在扇區(qū)中配置的數(shù)個快閃存儲裝置的快閃存儲單元。該存儲單元能包括有關(guān)于數(shù)條位線與電荷儲存層所配置的數(shù)個字符線以操作形成該存儲裝置；在編程期間，傳輸晶體管可選擇地操作以響應(yīng)控制信號以便耦接源極偏壓至通過連接到作為該記憶裝置的源極導(dǎo)電區(qū)功能之位線所定義之共源極接合點(diǎn)；以及用以選擇性的施加作為控制信號之編程柵極電壓或編程漏極電壓的其中之一者至傳輸晶體管的控制電路。通過參照以下的描述與圖標(biāo)，本發(fā)明更進(jìn)一步的特征將會更顯而易見，其中圖1系示具有數(shù)個核心存儲裝置的示范的存儲單元，該存儲單元系能應(yīng)用于根據(jù)本發(fā)明之編程之方法之示意方塊圖；圖2系示從存儲單元的核心存儲數(shù)組扇區(qū)之實(shí)例之示意方塊圖；圖3系示沿著圖2之線3--3之核心存儲數(shù)組之示范核心記憶裝置的剖面圖示；以及圖4系示根據(jù)本發(fā)明使用源極側(cè)偏壓之將被編程之存儲裝置列之示意圖。具體實(shí)施例方式在接下來之詳述中，不管組件符號是否顯示于本發(fā)明不同之實(shí)施例中，相同的組件將以相同之參考數(shù)字表示。為了以清楚及簡潔之方式說明本發(fā)明，將不刻意要求附圖之比例，而某些特征將以某種示意的方式來顯示。本發(fā)明之觀點(diǎn)系關(guān)于編程非揮發(fā)性、電子式可抹除快閃(flashelectricallyerasable)、以及可程序存儲裝置的方法。更具體而言，該方法系關(guān)于當(dāng)施加偏壓至存儲裝置的源極時，將存儲裝置編程之方法。源極側(cè)偏壓電位系使用以高于可用的操作電壓的電壓來驅(qū)動?xùn)艠O(如傳輸晶體管)而耦接至源極。舉例來說，該柵極能以至少三倍高于可用的操作電壓的電壓來驅(qū)動。在一個實(shí)施例中，該柵極系以漏極泵電壓(drainpumpvoltage)來驅(qū)動。在另一個實(shí)施例中，該柵極系以施加至將編程之存儲裝置的柵極之編程電壓來驅(qū)動。此處所描述之技術(shù)系可應(yīng)用于各種快閃存儲裝置，包括如浮閘存儲裝置的NOR架構(gòu)存儲裝置與每個裝置具有兩個或多個電荷儲存區(qū)之介電質(zhì)電荷儲存裝置。應(yīng)了解的是，其它類型之存儲裝置(如NAND架構(gòu)存儲裝置)亦能使用此處所描述之技術(shù)來編程。然而，本發(fā)明將以編程浮閘存儲裝置為示范內(nèi)容來描述。請參照圖1，其顯示存儲單元2之方塊示意圖。該存儲單元2能包括含有數(shù)個存儲裝置的核心存儲數(shù)組4，該存儲裝置包括例如用以儲存資料之核心存儲裝置，以及用以追蹤核心存儲裝置的資料層行為(datalevelbehavior)一段時間之動態(tài)參考存儲裝置。例如外部參考6之其它存儲裝置亦能形成部分之存儲單元2。該外部參考6系從核心存儲數(shù)組4分割出來且能包括例如抹除驗證參考單元(eraseverifyreferencecells)、程序驗證參考單元(programverifyreferencecells)、以及軟件編程參考單元(softprogrammingreferencecells)。包括例如邏輯電路8所控制之編程、驗證、讀取、以及抹除等存儲單元2之各種操作。如在所屬
技術(shù)領(lǐng)域：
具有通常知識者所能領(lǐng)會，該存儲單元2能通過該存儲單元2之顧客使用以儲存信息(例如資料或可執(zhí)行的程序代碼(executablecode))。請參照圖2，所顯示為上視圖，其顯示核心存儲數(shù)組扇區(qū)10之方塊示意圖。應(yīng)了解的是，該核心存儲數(shù)組扇區(qū)10能依所期望之尺寸來制成。該存儲單元2之存儲數(shù)組4能包括多個扇區(qū)(multiplesector)10。請參照圖3，存儲數(shù)組10能包括具有數(shù)個以埋藏位線格式(buriedbitlineformat)形成之位線(bitlines)14之半導(dǎo)體基板12。在位線14上面形成下介電層(或穿隧介電層16)、電荷儲存層18、以及頂部介電層20。數(shù)條字線(wordlines)22能形成在頂部介電層20上面。位線接點(diǎn)(bitlinecontacts)24能用以建立電性連接至位線14。在所圖標(biāo)之實(shí)施例中，電荷儲存層18系導(dǎo)電的(例如由摻雜多晶硅(doped-polysilicon)所制成)且在相鄰的位線14之間及字線22下面之區(qū)域內(nèi)形成浮閘26以有效地(operatively)形成「浮閘(floatinggate)」存儲裝置(或單元)28。對于每一個裝置28而言，位線14之相鄰對(adjacentpairs)形成在各種編程、驗證、讀取、以及抹除操作期間分別作用為源極與漏極之導(dǎo)電的區(qū)域。插入于各對位線14之間，該基板12形成信道區(qū)域30，其系由施加電壓至作用為柵極電極之對應(yīng)字線22所有效控制。因此，該字線22能視為用以定義控制柵極。在替代的配置中，控制柵極系由字線22互相連接之個別的導(dǎo)電島(conductiveislands)或?qū)щ娨r壂(conductivepads)所形成。層間介電層34可存在于浮閘26之間以將浮閘26彼此隔離。在另一個實(shí)施例中，電荷儲存層18系非導(dǎo)電的(例如由如硅氮化物之介電質(zhì)材料所制成)。此配置導(dǎo)致介電質(zhì)電荷儲存裝置或?qū)ε紗卧?dualcell)存儲裝置的形成，且包括一對能獨(dú)立編程或讀取之互補(bǔ)電荷捕捉區(qū)(complimentarychargetrappingregion)。此配置提供相鄰的其中一個位線14之電荷之第一個單元(例如正常位)與相鄰的另外一個位線14之電荷之第二個單元(例如互補(bǔ)位)之儲存。在此實(shí)施例中，該電荷儲存層18可持續(xù)地壓在基板之?dāng)?shù)組10區(qū)域上。在這兩個實(shí)施例中，施加合適的電壓至字線22與位線14提供扇區(qū)存儲裝置28之尋址(addressing)使得每一個存儲裝置28能夠編程、讀取、驗證、與/或抹除。于此為了簡明之目的，僅描述一個核心存儲裝置28之操作。然而，其余的存儲裝置28能具有相對應(yīng)之結(jié)構(gòu)與操作。如在所屬
技術(shù)領(lǐng)域：
具有通常知識者所能領(lǐng)會，所圖標(biāo)之存儲裝置28系為示范的，且能修改該存儲裝置28。該修改能包括核心存儲裝置28之實(shí)體配置(例如存儲裝置的類型)、所使用之材料、摻雜參數(shù)(dopingparameters)等等之改變。然而，于此描述之編程、驗證、讀取、與/或抹除之技術(shù)能與此經(jīng)修改之裝置結(jié)合來使用。對本發(fā)明之目的而言，將電荷儲存至浮閘26內(nèi)之編程技術(shù)系涉及熱電子注入(亦稱作信道熱電子注入(channelhotelectroninjection；CHE))。然而，應(yīng)領(lǐng)會的是，該編程技術(shù)可作修改以適用于所用的特定存儲裝置的差異。使用熱電子注入，通過施加電壓至其中一個位線14(例如作用為漏極之位線14a)與至字線22(例如作用為控制柵極32)能將浮閘26編程以儲存電子。另一個位線14(例如作用為源極之位線14b)系提供載子(例如電子)以供存儲裝置28之CHE編程使用。在一個實(shí)施例中，施加偏電壓電位至該源極。施加源極偏電位之討論將詳細(xì)說明如下。由于在編程期間施加偏電位至源極，因此能實(shí)現(xiàn)較佳之熱電子注入的控制，因而致使該存儲裝置28之資料保存能力增加。舉例來說，該源極偏電位能作用以限制該編程單元(programmingcell)之編程電流并降低在相同位線上之沒有編程單元的位線漏電(bitlineleakage)。施加至編程單元的控制柵極32、源極以及漏極之電壓產(chǎn)生通過介電層16與20與電荷儲存浮閘26之垂直電場以及從源極至漏極沿著信道32長邊方向之橫向電場(lateralelectricfield)。在規(guī)定的臨界電壓下，該信道30將反轉(zhuǎn)(invert)使得電子從源極脫離并開始加速前往漏極。當(dāng)電子沿著信道30之長邊方向移動時，該電子獲得能量，而一旦獲得足夠能量時，該電子能跳越底部介電層16之位能障而進(jìn)入浮閘26，該浮閘即電子被捕捉之地方。這些經(jīng)加速之電子系稱為熱電子，且一旦注入至浮閘26內(nèi)，將待在浮閘26內(nèi)。驗證存儲裝置28之編程狀態(tài)與讀取存儲裝置28能以相同方式實(shí)行。舉例來說，為了讀取該存儲裝置28，在驗證與讀取操作期間能施加電壓至亦稱為漏極之其中一個位線14，且能施加電壓至控制柵極32。在驗證與讀取操作期間亦稱為源極之其它位線14能接地。在這些操作期間，流經(jīng)信道30之電流量能用來作為存儲裝置28臨界電壓的指示，且能對比參考電流(作為參考臨界電壓的指示)以決定該「讀取」存儲裝置28之資料狀態(tài)。請參照圖4，其顯示使用源極側(cè)偏壓之被編程之存儲裝置28之列36之示意圖。每一個裝置28的源極(以個別的位線14實(shí)施)能有效地耦接以形成扇區(qū)源極節(jié)點(diǎn)(sectorsourcenode)40。在編程特定裝置28期間，該編程裝置28之漏極42(以個別的位線實(shí)施)能耦接至編程漏極電壓(有時稱為漏極泵電壓(drainpumpvoltage))，而字線22能耦接至編程柵極電壓(有時稱為柵極泵電壓(gatepumpvoltage))。在一個實(shí)施例中，該漏極泵電壓約為5.5volts而該柵極泵電壓約為9.3volts。在編程期間，該扇區(qū)源極節(jié)點(diǎn)40能透過傳輸晶體管(passtransistor)44耦接至總體的源極側(cè)偏壓電位，或偏壓信號。舉例來說，該扇區(qū)源極節(jié)點(diǎn)40能連接至傳輸晶體管44的源極，而該偏壓信號能施加至傳輸晶體管44之漏極。固定電阻器46能連接于傳輸晶體管44之漏極與接地之間。該固定電阻器46在編程期間作為源極-電壓-源極(source-voltage-source)并限制漏泄電流，因此提升編程效率。在一個實(shí)施例中，該偏壓信號約為0.8volts。應(yīng)領(lǐng)會到的是，如果傳輸晶體管44在編程期間沒有導(dǎo)通或沒有完全導(dǎo)通，則在區(qū)段源極節(jié)點(diǎn)40之電位能提高，導(dǎo)致存儲裝置28之編程操作降級(degradation)。舉例來說，在低電力應(yīng)用中(例如正1.8volts之Vcc及負(fù)1.6volts之Vcc)，從外部電源至存儲單元2之可用的操作電壓相對于偏壓信號系能為小的(例如傳輸晶體管44的源極上之逆向偏壓(backbias)約為0.8至1.0volts)。在此情形中，使用操作電壓以閘控(gate)該傳輸晶體管44將可能導(dǎo)致無法完全導(dǎo)通該傳輸晶體管44。因此，傳輸晶體管44系使用相對于偏壓信號為大的電壓(此處稱為傳輸晶體管柵極電壓)而導(dǎo)通。在一個實(shí)施例中，該傳輸晶體管柵極電壓系從外部電源將至少三倍于可用的操作電壓供應(yīng)至存儲單元。在另一個實(shí)施例中，漏極泵電壓系耦接以使用作為傳輸晶體管柵極電壓。在又一個實(shí)施例中，該編程柵極電壓系耦接以使用作為傳輸晶體管柵極電壓。在一個實(shí)施例中，使用約為5.5volts之漏極泵電壓、約為9.3volts之編程柵極電壓、約為1.8volts之操作電壓，則該傳輸晶體管柵極電壓可能約為三倍至五倍之操作電壓。傳輸晶體管控制電路48能通過選擇性的施加傳輸晶體管柵極電壓至傳輸晶體管44之柵極而將傳輸晶體管44導(dǎo)通或關(guān)閉。舉例來說，該控制電路48能在邏輯輸入處接收來自邏輯電路8(圖1)之邏輯信號。這些邏輯信號能控制該控制電路48之邏輯電路50以閘控施加在電壓輸入處所接收之電壓交換器52至該控制電路48至作為該傳輸晶體管柵極電壓的傳輸晶體管44之柵極。在該傳輸晶體管柵極電壓系為漏極泵電壓的實(shí)施例中，將該漏極泵電壓施加至該控制電路48之電壓輸入處。在該傳輸晶體管柵極電壓系為該編程柵極電壓的實(shí)施例中，將該編程柵極電壓施加至該控制電路48之電壓輸入處。該交換器52能以傳輸晶體管來實(shí)行，其中，柵極系通過邏輯電路50所控制、漏極系連接至電壓輸入處、以及源極系連接至傳輸晶體管44之柵極。應(yīng)領(lǐng)會的是，該控制電路48能夠嵌入作為邏輯電路8之一部份。不管在使用漏極泵電壓或編程柵極電壓作為傳輸晶體管柵極電壓的實(shí)施例中，編程電壓系使用于存儲單元2之邏輯操作中。在所描述之范例中，施加該所需之電壓系作為輸入至該控制電路48，該控制電路48系選擇性地施加編程電壓來作為控制信號至傳輸晶體管44。結(jié)果得到了使用作為控制信號之編程電壓，還有實(shí)行存儲裝置28之CHE編程之電壓。即使已詳細(xì)說明本發(fā)明特定實(shí)施例，應(yīng)了解的是，本發(fā)明不受限于對應(yīng)之范疇，而且包含有關(guān)于附加的申請專利范圍之精神與條文下之所有的改變、修飾以及等效物。權(quán)利要求1.一種編程存儲單元(2)的快閃存儲裝置(28)的方法，包含施加編程柵極電壓至該存儲裝置的控制柵極(32)；施加編程漏極電壓至該存儲裝置的漏極(42)；以及通過具有比從外部電源可用于該存儲單元的操作電壓大的電壓的控制信號所控制的傳輸晶體管而耦接源極偏壓電位至該存儲裝置的源極(38)。2.如權(quán)利要求1所述的方法，其中，該控制信號是編程漏極電壓的選擇性施加。3.如權(quán)利要求1所述的方法，其中，該控制信號是編程柵極電壓的選擇性施加。4.如權(quán)利要求1所述的方法，其中，該控制信號的電壓是從外部電源可用于該存儲單元的操作電壓的至少三倍。5.如權(quán)利要求1到4中任一項所述的方法，其中，耦接源極偏壓電位至該存儲裝置的源極包括耦接源極偏壓電位至該存儲裝置的扇區(qū)的共源極接合節(jié)點(diǎn)(40)。6.如權(quán)利要求1到5中任一項所述的方法，其中，該傳輸晶體管耦接源極-電壓-源極電阻器(46)至該存儲裝置的源極。7.如權(quán)利要求1到6中任一項所述的方法，其中，通過使用邏輯電路(8)而將該控制信號選擇性地施加至該傳輸晶體管。8.如權(quán)利要求1到7中任一項所述的方法，其中，從浮柵存儲裝置與電荷捕捉介電存儲裝置中選擇該存儲裝置。9.一種具有配置在扇區(qū)中的數(shù)個快閃存儲裝置(28)的快閃存儲單元(2)，包含相對于數(shù)條位線(14)與電荷儲存層(18)而配置以有效地形成該存儲裝置的數(shù)條字線(22)；在編程期間響應(yīng)控制信號而選擇性操作以耦接源極偏壓至共源極接合節(jié)點(diǎn)(40)的傳輸晶體管(44)，該共源極接合節(jié)點(diǎn)(40)由連接成作為該存儲裝置的源極導(dǎo)電區(qū)而起作用的位線所定義；以及用以選擇性地施加編程柵極電壓或編程漏極電壓的其中之一至該傳輸晶體管以作為該控制信號的控制電路(48)。10.如權(quán)利要求9所述的存儲單元，還包含連接至該傳輸晶體管的源極偏壓輸入節(jié)點(diǎn)的源極-電壓-源極電阻器(46)。全文摘要本發(fā)明系揭露一種快閃存儲單元(12)以及編程快閃存儲裝置(28)之方法。編程之方法能包括施加個別的編程電壓至存儲裝置的控制柵極(32)與漏極(42)。源極偏壓電位能施加至該存儲裝置的源極(38)。施加該源極偏壓電位系系以選擇性的施加編程電壓其中之一者至源極偏壓切換裝置(44)所控制。文檔編號G11C16/12GK1993767SQ200580026253公開日2007年7月4日申請日期2005年4月29日優(yōu)先權(quán)日2004年8月2日發(fā)明者Z·王,N·楊,Z·劉申請人:斯班遜有限公司