專利名稱：半導(dǎo)體存儲(chǔ)器件及其數(shù)據(jù)讀取和寫(xiě)入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，以及更具體地說(shuō)，涉及具有局部數(shù)據(jù)線對(duì)和全局?jǐn)?shù)據(jù)線對(duì)的半導(dǎo)體存儲(chǔ)器件及其數(shù)據(jù)讀取和寫(xiě)入方法。
背景技術(shù)：
傳統(tǒng)的半導(dǎo)體存儲(chǔ)器件包括局部數(shù)據(jù)線對(duì)和全局?jǐn)?shù)據(jù)線對(duì)，以便增加輸入和輸出的數(shù)據(jù)量。
通常，半導(dǎo)體存儲(chǔ)器件在執(zhí)行數(shù)據(jù)寫(xiě)入操作和數(shù)據(jù)讀取操作之前，預(yù)充電局部數(shù)據(jù)線對(duì)和全局?jǐn)?shù)據(jù)線對(duì)，以便增加數(shù)據(jù)傳輸速度。同時(shí)，半導(dǎo)體存儲(chǔ)器件包括全局?jǐn)?shù)據(jù)線對(duì)中的讀出放大器，在讀取操作期間，放大并從局部數(shù)據(jù)線對(duì)向全局?jǐn)?shù)據(jù)線對(duì)輸出數(shù)據(jù)。
圖1是示例說(shuō)明傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元陣列的信號(hào)線排列的視圖。
在圖1中，WL表示存儲(chǔ)單元陣列的一個(gè)單獨(dú)的字線，以及BL表示存儲(chǔ)單元陣列的一個(gè)單獨(dú)的位線。
在圖1中，每個(gè)存儲(chǔ)單元陣列塊BLK1～n包括m個(gè)子存儲(chǔ)單元陣列塊blk1～m。垂直于存儲(chǔ)單元陣列塊BLK1～n排列字線WL，以及橫向排列位線BL。分別在存儲(chǔ)單元陣列塊BLK1～n之間，在垂直方向排列局部數(shù)據(jù)線對(duì)L/B11～1k至L/Bn1～nk，以及橫向排列全局?jǐn)?shù)據(jù)線對(duì)G/B1～k，以便分別連接到存儲(chǔ)單元陣列塊BLK1～n的局部數(shù)據(jù)線對(duì)L/B11～n1至L/B1k～nk。
在圖1的半導(dǎo)體存儲(chǔ)器件中，分別劃分局部數(shù)據(jù)線對(duì)L/B11～1k至L/Bn1～nk以便從所選擇的存儲(chǔ)單元陣列塊的m組子存儲(chǔ)單元陣列塊blk1～m接收數(shù)據(jù)，或?qū)?shù)據(jù)輸出到所選擇的存儲(chǔ)單元陣列塊的m組子存儲(chǔ)單元陣列塊blk1～m。同時(shí)，全局?jǐn)?shù)據(jù)線對(duì)G/B1～k從局部數(shù)據(jù)線對(duì)L/B11～1k至L/Bn1～nk接收數(shù)據(jù)，或?qū)?shù)據(jù)輸出到局部數(shù)據(jù)線對(duì)L/B11～1k至L/Bn1～nk。
圖1的半導(dǎo)體存儲(chǔ)器件能夠同時(shí)接收和輸出數(shù)據(jù)。
圖2是示例說(shuō)明圖1的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)的視圖，其連接在一個(gè)局部數(shù)據(jù)線對(duì)L和LB以及一個(gè)全局?jǐn)?shù)據(jù)線對(duì)G和GB之間。
在圖2中，半導(dǎo)體存儲(chǔ)器件包括具有存儲(chǔ)單元MC的存儲(chǔ)單元陣列塊BLK、列選擇門(mén)12、局部數(shù)據(jù)線預(yù)充電電路14、塊選擇門(mén)16、全局?jǐn)?shù)據(jù)線預(yù)充電電路18、讀出放大器20和寫(xiě)入驅(qū)動(dòng)器22。
下面說(shuō)明圖2的組件的功能。
存儲(chǔ)單元陣列塊BLK包括連接在字線WL和位線對(duì)BL和BLB之間的多個(gè)存儲(chǔ)單元MC以便寫(xiě)入和讀取數(shù)據(jù)。列選擇門(mén)12包括NMOS晶體管N11和N12，響應(yīng)列選擇信號(hào)CSL，在位線對(duì)BL和BLB以及局部數(shù)據(jù)線對(duì)L和LB之間傳送數(shù)據(jù)。局部數(shù)據(jù)線預(yù)充電電路14包括NMOS晶體管N31至N33，并響應(yīng)預(yù)充電控制信號(hào)PRE，預(yù)充電局部數(shù)據(jù)線對(duì)L和LB。塊選擇門(mén)16包括NMOS晶體管N21和N22，響應(yīng)塊選擇信號(hào)BS，在局部數(shù)據(jù)線對(duì)L和LB以及全局?jǐn)?shù)據(jù)線對(duì)G和GB之間傳送數(shù)據(jù)。全局?jǐn)?shù)據(jù)線預(yù)充電電路18包括PMOS晶體管P11至P13，響應(yīng)預(yù)充電控制信號(hào)PRE的反相信號(hào)，預(yù)充電全局?jǐn)?shù)據(jù)線對(duì)G和GB。讀出放大器20在讀取操作期間，響應(yīng)讀出放大器控制信號(hào)IOSA，放大全局?jǐn)?shù)據(jù)線對(duì)G和GB的數(shù)據(jù)并將數(shù)據(jù)輸出到數(shù)據(jù)線對(duì)D和DB。寫(xiě)入驅(qū)動(dòng)器22在寫(xiě)入操作期間，響應(yīng)寫(xiě)入控制信號(hào)WE，驅(qū)動(dòng)數(shù)據(jù)線對(duì)D和DB的數(shù)據(jù)并將數(shù)據(jù)傳送到全局?jǐn)?shù)據(jù)線對(duì)G和GB。
圖2的傳統(tǒng)半導(dǎo)體存儲(chǔ)器件將局部數(shù)據(jù)線對(duì)L和LB預(yù)充電到通過(guò)從提供給NMOS晶體管N31至N33的電源電壓減去這些NMOS晶體管的閾值電壓Vth而獲得的電壓值。同時(shí)，圖2的存儲(chǔ)器件在預(yù)充電操作期間，將全局?jǐn)?shù)據(jù)線對(duì)G和GB預(yù)充電到提供到PMOS晶體管P11至P13的電源電壓值。
由于傳統(tǒng)半導(dǎo)體存儲(chǔ)器件在預(yù)充電操作期間，將全局?jǐn)?shù)據(jù)線對(duì)G和GB預(yù)充電到電源電壓值，導(dǎo)致相當(dāng)高的功耗。同時(shí)，當(dāng)在寫(xiě)入操作期間傳送具有邏輯“低”電平的數(shù)據(jù)時(shí)，由于預(yù)充電電平下降到邏輯“低”電平所用的時(shí)間，寫(xiě)入速度被延遲。
由于上述原因，設(shè)想了一種設(shè)計(jì)傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的方法，使全局?jǐn)?shù)據(jù)線預(yù)充電電路18像局部數(shù)據(jù)線預(yù)充電電路14一樣包括NMOS晶體管。在這種情況下，存在提高寫(xiě)入速度的優(yōu)點(diǎn)。然而，當(dāng)全局?jǐn)?shù)據(jù)線對(duì)被預(yù)充電到通過(guò)從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓值時(shí)，在讀取操作期間，全局?jǐn)?shù)據(jù)線對(duì)之間的電壓差更小。結(jié)果，減小了讀出放大器20的增益，變得不可能快速和有效地放大并輸出全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)，不利地影響了讀取操作。因此，傳統(tǒng)半導(dǎo)體存儲(chǔ)器件仍舊被構(gòu)造成局部數(shù)據(jù)線對(duì)由NMOS晶體管組成，而全局?jǐn)?shù)據(jù)線對(duì)由PMOS晶體管組成，如圖2所示，而本發(fā)明的新穎改進(jìn)通過(guò)如下所述的另一種方法來(lái)實(shí)現(xiàn)更快速度的目的。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是，提供一種半導(dǎo)體存儲(chǔ)器件，其中，即使降低全局?jǐn)?shù)據(jù)線對(duì)的預(yù)充電電平以便提高寫(xiě)入速度，也不會(huì)不利地影響讀取操作。
本發(fā)明的另一目的是，提供一種半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)寫(xiě)入和讀取方法，其中，即使降低全局?jǐn)?shù)據(jù)線對(duì)的預(yù)充電電平以提高寫(xiě)入速度，也不會(huì)不利地影響讀取操作。
為了實(shí)現(xiàn)這些目的，本發(fā)明的第一方面提供一種半導(dǎo)體存儲(chǔ)器件，包括通過(guò)預(yù)定開(kāi)關(guān)部件連接到位線對(duì)的局部數(shù)據(jù)線對(duì)；連接到局部數(shù)據(jù)線對(duì)的第一和第二全局?jǐn)?shù)據(jù)線對(duì)；第一全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值；第二全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；連接在局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)之間的第一開(kāi)關(guān)電路；連接在第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)之間的第二開(kāi)關(guān)電路；讀出放大器，用于放大第二全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線；以及數(shù)據(jù)輸入電路，用于在寫(xiě)入操作期間，將數(shù)據(jù)線的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)。
半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括局部數(shù)據(jù)線預(yù)充電電路，用于將局部數(shù)據(jù)線路對(duì)預(yù)充電到第一電壓值。
本發(fā)明的第二方面提供一種半導(dǎo)體存儲(chǔ)器件，包括通過(guò)預(yù)定開(kāi)關(guān)部件連接到位線對(duì)的局部數(shù)據(jù)線對(duì)；連接到局部數(shù)據(jù)線對(duì)的第一和第二全局?jǐn)?shù)據(jù)線對(duì)；第一全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值；第二全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；連接在局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)之間的第一開(kāi)關(guān)電路；讀出放大器，用于放大局部數(shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)；連接第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)的第二開(kāi)關(guān)電路；全局讀出放大器，用于放大第二全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線；以及數(shù)據(jù)輸入電路，用于在寫(xiě)入操作期間，將數(shù)據(jù)線的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)。
半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括均衡晶體管，用于均衡局部數(shù)據(jù)線對(duì)。
第一全局?jǐn)?shù)據(jù)線預(yù)充電電路進(jìn)一步包括均衡晶體管，用于在預(yù)充電操作期間均衡第一全局?jǐn)?shù)據(jù)線對(duì)。
第二全局?jǐn)?shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在第二全局?jǐn)?shù)據(jù)線對(duì)之間的第一和第二NMOS晶體管，以便在預(yù)充電操作期間預(yù)充電到第二電壓值。
第二全局?jǐn)?shù)據(jù)線預(yù)充電電路包括均衡晶體管，用于在預(yù)充電操作期間均衡第二全局?jǐn)?shù)據(jù)線對(duì)。
半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括防電平升高元件，用于防止第一全局?jǐn)?shù)據(jù)線對(duì)的第一電壓值升高，還包括防電平降低元件，用于防止第二全局?jǐn)?shù)據(jù)線對(duì)的第二電壓值下降。
第一電壓值低于第二電壓值。
本發(fā)明還提供一種半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)寫(xiě)入和讀取方法，包括在預(yù)充電操作期間，將局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值，以及將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；在寫(xiě)入操作期間，劃分第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)，并通過(guò)第一全局?jǐn)?shù)據(jù)線對(duì)和局部數(shù)據(jù)線對(duì)傳送數(shù)據(jù)；以及在讀取操作期間，在第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)之間傳送數(shù)據(jù)，并通過(guò)局部數(shù)據(jù)線對(duì)、第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)傳送數(shù)據(jù)。
所述第一電壓值低于第二電壓值。


通過(guò)參考附圖，詳細(xì)地描述其優(yōu)選實(shí)施例，本發(fā)明的上述和其他特征和優(yōu)點(diǎn)對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)將變得更顯而易見(jiàn)，其中圖1是示例說(shuō)明傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元陣列的信號(hào)線排列的視圖；圖2是示例說(shuō)明圖1的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)的視圖；圖3是示例說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖4是示例說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖5是示例說(shuō)明根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖6是示例說(shuō)明根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖7是示例說(shuō)明根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；
圖8是示例說(shuō)明根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖9是示例說(shuō)明根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖；圖10是示例說(shuō)明圖9的局部讀出放大器的結(jié)構(gòu)的視圖；圖11A是示例說(shuō)明在傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的讀取操作期間，局部數(shù)據(jù)線對(duì)和全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)的波形圖；圖11B是示例說(shuō)明在本發(fā)明的半導(dǎo)體存儲(chǔ)器件的讀取操作期間，局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)的波形圖；以及圖11C是示例說(shuō)明傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的全局?jǐn)?shù)據(jù)線對(duì)之間的電壓差和本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二全局?jǐn)?shù)據(jù)線對(duì)之間的電壓差的波形圖。
具體實(shí)施例方式
現(xiàn)在，將參考示出本發(fā)明的優(yōu)選實(shí)施例的附圖更全面地描述本發(fā)明。然而，可以以不同形式具體化本發(fā)明，以及本發(fā)明不應(yīng)當(dāng)視為限制到在此闡述的實(shí)施例。相反，提供這些實(shí)施例以便該公開(kāi)內(nèi)容全面且完整，以及向本領(lǐng)域的技術(shù)人員全面地表達(dá)本發(fā)明的范圍。在附圖中，在整個(gè)說(shuō)明書(shū)中，相同的標(biāo)記表示相同的元件。
圖3是示例說(shuō)明根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。圖2的全局?jǐn)?shù)據(jù)線預(yù)充電電路18被第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′代替，并增加了開(kāi)關(guān)門(mén)30和第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32。將全局?jǐn)?shù)據(jù)線對(duì)G和GB劃分為第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB，并將寫(xiě)入驅(qū)動(dòng)器22連接到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。
圖2和3的相同標(biāo)記表示相同的部件并執(zhí)行相同的操作，因此，省略有關(guān)這些部件的描述。
第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′包括連接在第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的NMOS晶體管N41和N42，并響應(yīng)預(yù)充電控制信號(hào)PRE，將第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB預(yù)充電到從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓值。開(kāi)關(guān)門(mén)30包括連接在第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的NMOS晶體管N51和N52，并響應(yīng)開(kāi)關(guān)控制信號(hào)PRD，在第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間傳送數(shù)據(jù)。僅在讀取操作期間，或讀取和預(yù)充電操作期間，激活開(kāi)關(guān)控制信號(hào)PRD。第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32包括第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的PMOS晶體管P21至P23，并響應(yīng)反相預(yù)充電控制信號(hào)PRE，將第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB預(yù)充電到電源電壓值。
下面描述圖3的半導(dǎo)體存儲(chǔ)器件的操作。
在激活操作期間，激活塊選擇信號(hào)BS以接通塊選擇門(mén)16，以便連接局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。
在預(yù)充電操作期間，激活預(yù)充電控制信號(hào)PRE以啟動(dòng)局部數(shù)據(jù)線預(yù)充電電路14、第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′和第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32的操作。去激活寫(xiě)入控制信號(hào)WE和讀出放大器控制信號(hào)IOSA以禁止寫(xiě)入驅(qū)動(dòng)器22和讀出放大器20的操作。去激活開(kāi)關(guān)控制信號(hào)PRD以便斷開(kāi)開(kāi)關(guān)門(mén)30或激活開(kāi)關(guān)控制信號(hào)PRD以便接通開(kāi)關(guān)門(mén)30。
當(dāng)斷開(kāi)開(kāi)關(guān)門(mén)30時(shí)，不連接第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。響應(yīng)預(yù)充電控制信號(hào)PRE，局部數(shù)據(jù)線預(yù)充電電路14和第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′分別將局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB預(yù)充電到通過(guò)從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓值。第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32將第二全局?jǐn)?shù)據(jù)線對(duì)2G和GB預(yù)充電到電源電壓值。
另一方面，當(dāng)接通開(kāi)關(guān)門(mén)30時(shí)，連接第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。將局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB預(yù)充電到通過(guò)從電源電壓減去閾值電壓Vth而獲得的電壓值，并將第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB預(yù)充電到電源電壓值。此時(shí)，即使接通開(kāi)關(guān)門(mén)30，因?yàn)镹MOS晶體管N51和N52的源極和漏極之間的電壓差不大于閾值電壓Vth，在第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間不發(fā)生電荷分配(charge sharing)。因此，第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB保持通過(guò)從電源電壓減去閾值電壓Vth而獲得的電壓值，以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB保持電源電壓值。
因此，由于在預(yù)充電操作期間，局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1B不被預(yù)充電到電源電壓值那樣高，減少了在預(yù)充電操作期間消耗的電流量。
在寫(xiě)入操作期間，激活寫(xiě)入控制信號(hào)WE以啟動(dòng)寫(xiě)入驅(qū)動(dòng)器22的操作，并去激活讀出放大器控制信號(hào)IOSA以禁止讀出放大器20的操作。同時(shí)，去激活開(kāi)關(guān)控制信號(hào)PRD以斷開(kāi)開(kāi)關(guān)門(mén)30。因此，劃分第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。寫(xiě)入驅(qū)動(dòng)器22驅(qū)動(dòng)數(shù)據(jù)線對(duì)D和DB的數(shù)據(jù)并將數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。這里，由于第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB已經(jīng)預(yù)充電到通過(guò)從電源電壓減去NMOS晶體管的閾值電壓而獲得的電壓值，傳送到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的具有邏輯“高”電平的數(shù)據(jù)保持通過(guò)從電源電壓減去閾值電壓而獲得的電壓值。具有邏輯“低”電平的數(shù)據(jù)從通過(guò)從電源電壓減去閾值電壓而獲得的電壓值下降到地電壓值。因此，由于具有邏輯“低”電平的數(shù)據(jù)不是從電源電壓，而是從電源電壓減去閾值電壓的電壓下降到地電壓，縮短了電壓值下降到地電壓的時(shí)間，從而提高了寫(xiě)入速度。然后，通過(guò)塊選擇門(mén)16將第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的數(shù)據(jù)傳送到局部數(shù)據(jù)線對(duì)L和LB，以及通過(guò)列選擇門(mén)12，將通過(guò)局部數(shù)據(jù)線對(duì)L和LB傳送的數(shù)據(jù)傳送到位線對(duì)BL和BLB，以便寫(xiě)入到選擇的存儲(chǔ)單元MC上。
在讀取操作期間，激活讀出放大器控制信號(hào)IOSA以啟動(dòng)讀出放大器20，并去激活寫(xiě)入控制信號(hào)WE以禁止寫(xiě)入驅(qū)動(dòng)器22的操作。激活開(kāi)關(guān)控制信號(hào)PRD以接通開(kāi)關(guān)門(mén)30。因此，連接第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB和第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。通過(guò)位線對(duì)BL和BLB、列選擇門(mén)12、局部數(shù)據(jù)線對(duì)L和LB以及塊選擇門(mén)16，將存儲(chǔ)在所選擇的存儲(chǔ)單元MC中的數(shù)據(jù)傳送到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。例如，當(dāng)從所選擇的存儲(chǔ)單元MC輸出具有邏輯“高”電平的數(shù)據(jù)時(shí)，第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的數(shù)據(jù)線1G保持通過(guò)從電源電壓減去閾值電壓而獲得的電壓值，以及數(shù)據(jù)線1GB保持比數(shù)據(jù)線1G的電壓低ΔV1的電壓值。因此，第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的電壓差為ΔV1。當(dāng)具有邏輯“高”電平的數(shù)據(jù)被傳送到第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB時(shí)，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的數(shù)據(jù)線2G保持電源電壓值，以及數(shù)據(jù)線2GB具有低于電源電壓ΔV2的電壓值。此時(shí)，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差為大于ΔV1的ΔV2。第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差ΔV2大于第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的電壓差ΔV1的原因在于，開(kāi)關(guān)門(mén)30的兩個(gè)NMOS晶體管的源極和漏極之間的電壓差和其源極和柵極之間的電壓差彼此不同，因此，流過(guò)第二全局?jǐn)?shù)據(jù)線2G和第二全局?jǐn)?shù)據(jù)線2GB的電流Id的差極大地不同，導(dǎo)致第二放大現(xiàn)象。因此，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差很大，于是不降低讀出放大器20的增益，以及讀出放大器20放大第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的電壓差ΔV2并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線對(duì)D和DB。因此，讀出放大器20能夠快速和有效地放大并輸出第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的數(shù)據(jù)。
圖4是示例說(shuō)明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。該半導(dǎo)體存儲(chǔ)器件具有與圖3相同的結(jié)構(gòu)，除了局部數(shù)據(jù)線預(yù)充電電路14被均衡電路14′代替，第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′被第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″代替以及反相器I被反相器I1代替，并增加了反相器I2。
圖3和4中相同的標(biāo)記表示相同的部件并執(zhí)行相同的操作，因此，省略有關(guān)那些部件的描述。
第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″包括連接在第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的NMOS晶體管N41和N42以及PMOS晶體管P31，并響應(yīng)預(yù)充電控制信號(hào)PRE，將局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1G預(yù)充電和均衡到通過(guò)從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓。即，第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″除了第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18′的功能外，還具有均衡功能。局部數(shù)據(jù)線均衡電路14′包括NMOS晶體管N61，并響應(yīng)于塊選擇信號(hào)BS而斷開(kāi)或響應(yīng)于反相塊選擇信號(hào)BS而接通，以便均衡局部數(shù)據(jù)線對(duì)L和LB。即，當(dāng)未選擇存儲(chǔ)單元陣列塊BLK時(shí)，局部數(shù)據(jù)線預(yù)充電電路14′執(zhí)行均衡局部數(shù)據(jù)線對(duì)L和LB的功能。
圖4的半導(dǎo)體存儲(chǔ)器件除了局部數(shù)據(jù)線預(yù)充電電路14′之外，還通過(guò)使用第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″來(lái)預(yù)充電和均衡局部數(shù)據(jù)線對(duì)L和LB。因此，不提供連接到局部數(shù)據(jù)線對(duì)L和LB的局部數(shù)據(jù)線預(yù)充電電路14′也沒(méi)有關(guān)系。但是，在這種情況下，當(dāng)不選擇存儲(chǔ)單元陣列塊BLK時(shí)，需要均衡電路14′來(lái)均衡局部數(shù)據(jù)線對(duì)L和LB。
參考圖3的說(shuō)明，容易理解圖4的半導(dǎo)體存儲(chǔ)器件的寫(xiě)入和讀取操作，以及在下文中描述激活和預(yù)充電操作。
在激活操作期間，激活塊選擇信號(hào)BS以便接通塊選擇門(mén)16，因此，連接局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB，并禁止局部數(shù)據(jù)線均衡電路14′的操作。
在預(yù)充電操作期間，激活預(yù)充電控制信號(hào)PRE以便啟動(dòng)第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″和第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32的操作。去激活寫(xiě)入控制信號(hào)WE和讀出放大器控制信號(hào)IOSA以便禁止寫(xiě)入驅(qū)動(dòng)器22和讀出放大器20的操作。去激活開(kāi)關(guān)控制信號(hào)PRD以便斷開(kāi)開(kāi)關(guān)門(mén)30。因此，劃分第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。響應(yīng)預(yù)充電控制信號(hào)PRE，第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″將局部數(shù)據(jù)線L和LB和第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB預(yù)充電到通過(guò)從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓值。第二全局?jǐn)?shù)據(jù)線預(yù)充電電路32將第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB預(yù)充電到電源電壓值。如前所述，當(dāng)激活開(kāi)關(guān)控制信號(hào)PRD以便接通開(kāi)關(guān)門(mén)30時(shí)，將局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB預(yù)充電到電源電壓值減去閾值電壓Vth，并將第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB預(yù)充電到電源電壓值。因此，由于在預(yù)充電操作期間，不將局部數(shù)據(jù)線對(duì)L和LB以及第一全局?jǐn)?shù)據(jù)線對(duì)1G和1G預(yù)充電到電源電壓值，減少了預(yù)充電操作期間消耗的電流。
圖4的半導(dǎo)體存儲(chǔ)器件具有不同于圖3的電路結(jié)構(gòu)，但執(zhí)行與圖3相同的操作。
圖5是示例說(shuō)明根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。圖5的半導(dǎo)體存儲(chǔ)器件具有與圖4相同的結(jié)構(gòu)，除了第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″被第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18代替。
圖5的第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18構(gòu)造成用CMOS傳輸門(mén)C代替圖4的第一全局?jǐn)?shù)據(jù)線預(yù)充電電路18″的PMOS晶體管P31。
圖5的半導(dǎo)體存儲(chǔ)器件具有不同于圖4的電路結(jié)構(gòu)，但執(zhí)行與圖4相同的操作。
圖6是示例說(shuō)明根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。圖6的半導(dǎo)體存儲(chǔ)器件具有與圖5相同的結(jié)構(gòu)，除增加了電阻器R1和R2外。
在圖6中，在第一全局?jǐn)?shù)據(jù)線1G和地電壓之間連接電阻器R1，以及在反相第一全局?jǐn)?shù)據(jù)線1GB和地電壓之間連接電阻器R2。同時(shí)，電阻器R1和R2的阻抗值較大。
圖5和6的相同標(biāo)記表示相同的部件并執(zhí)行相同的操作，以及省略有關(guān)那些部件的描述。
電阻器R1和R2用來(lái)防止在預(yù)充電操作期間，第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的具有邏輯“高”電平的數(shù)據(jù)升至超出通過(guò)從電源電壓減去NMOS晶體管的閾值電壓Vth而獲得的電壓值。即，電阻器R1和R2用來(lái)將第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的預(yù)充電電平維持在電源電壓減去閾值電壓Vth的電壓值。
圖6的半導(dǎo)體存儲(chǔ)器件具有不同于圖5的結(jié)構(gòu)，但執(zhí)行更穩(wěn)定的操作。
圖7是示例說(shuō)明根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。電阻器R3和R4被增加到第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB。
在圖7中，電阻器R3連接在第二全局?jǐn)?shù)據(jù)線2G和電源電壓之間，以及電阻器R4連接在反相第二全局?jǐn)?shù)據(jù)線2GB和電源電壓之間。同時(shí)，電阻器R3和R4的電阻值較小。
圖6和7的相同標(biāo)記表示相同的部件并執(zhí)行相同的操作，因此，省略有關(guān)那些部件的描述。
電阻器R3和R4用來(lái)防止在預(yù)充電和讀取操作期間，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的電平下降。因此，可以防止在讀取操作期間讀出放大器20的增益減小。
當(dāng)不提供電阻器R3和R4時(shí)，在讀取操作期間，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的電壓值下降。因此，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的具有邏輯“高”電平的數(shù)據(jù)下降到低于電源電壓值的電平。因此，開(kāi)關(guān)門(mén)30的NMOS晶體管的源極和漏極之間的電壓差減小，減少了從第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB流向第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB的電流的量，從而第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的電平?jīng)]有充分降低。因此，減小了第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差，于是減小了讀出放大器20的增益，不可能快速和有效地放大和輸出數(shù)據(jù)。
圖7的半導(dǎo)體存儲(chǔ)器件具有不同于圖6的結(jié)構(gòu)，但執(zhí)行更穩(wěn)定的操作。
圖8是示例說(shuō)明根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。將電阻器R1至R4增加到圖5的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)上。
在圖8中，電阻器R1和R2執(zhí)行與圖6相同的功能，以及電阻器R3和R4執(zhí)行與圖7相同的功能。因此，圖8的半導(dǎo)體存儲(chǔ)器件能執(zhí)行比圖6和7更穩(wěn)定的操作。
圖9是示例說(shuō)明根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體存儲(chǔ)器件的視圖。局部讀出放大器LSA 40和反相器I3被增加到圖8的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)上。
在圖9中，響應(yīng)反相控制信號(hào)BSR而啟動(dòng)局部讀出放大器LSA 40，并由控制信號(hào)BSR接通塊選擇門(mén)。
控制信號(hào)BSR是當(dāng)激活塊選擇信號(hào)BS和激活預(yù)充電控制信號(hào)PRE或?qū)懭肟刂菩盘?hào)WE時(shí)激活的信號(hào)。
在讀取操作期間，圖9的半導(dǎo)體存儲(chǔ)器件不通過(guò)塊選擇門(mén)16從局部數(shù)據(jù)線對(duì)L和LB向第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB傳送數(shù)據(jù)，而是通過(guò)局部讀出放大器LSA 40放大局部數(shù)據(jù)線對(duì)L和LB的數(shù)據(jù)，并將放大后的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。因此，在這種情況下，在讀取操作期間，響應(yīng)控制信號(hào)BSR而斷開(kāi)塊選擇門(mén)16。
因此，圖9的半導(dǎo)體存儲(chǔ)器件執(zhí)行不同于圖8的操作之處在于，在讀取操作期間，其通過(guò)局部讀出放大器LSA 40放大局部數(shù)據(jù)線對(duì)L和LB的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。
可以將圖9的讀出放大器應(yīng)用于圖3至8的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)。
圖10是示例說(shuō)明圖9的局部讀出放大器的結(jié)構(gòu)的視圖。該局部讀出放大器LSA40包括NMOS晶體管N71至N75。
在圖10中，控制信號(hào)BSRB是通過(guò)反相器I3反相控制信號(hào)BSR而生成的信號(hào)。
如下描述圖10的局部讀出放大器的操作。
當(dāng)激活控制信號(hào)BSRB并設(shè)置成邏輯“高”電平時(shí)，接通NMOS晶體管N71、N74和N75以啟動(dòng)局部讀出放大器LSA 40的操作。
在這種情況下，當(dāng)在局部數(shù)據(jù)線對(duì)L和LB之間生成電壓差時(shí)，電流從第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB流過(guò)每個(gè)NMOS晶體管N72和N73。此時(shí)，當(dāng)施加到每個(gè)NMOS晶體管N72和N73的電壓大時(shí)，大量電流流過(guò)，以及當(dāng)施加到每個(gè)NMOS晶體管N72和N73的電壓小時(shí)，小量電流流過(guò)。因此，第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的數(shù)據(jù)被發(fā)展。
如上所述，圖10的局部讀出放大器放大局部數(shù)據(jù)線對(duì)L和LB的數(shù)據(jù)，并將放大后的數(shù)據(jù)傳送到第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB。
圖11A是示例說(shuō)明在傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的讀取操作期間，局部數(shù)據(jù)線對(duì)L和LB以及全局?jǐn)?shù)據(jù)線對(duì)G和GB的數(shù)據(jù)的波形圖，以及圖11B是示例說(shuō)明在本發(fā)明的半導(dǎo)體存儲(chǔ)器件的讀取操作期間，局部數(shù)據(jù)線對(duì)L和LB、第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB以及第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB的數(shù)據(jù)的波形圖，其中，水平軸表示時(shí)間以及垂直軸表示電壓。
圖11A和11B示出在選擇一個(gè)字線后，連續(xù)地從不同位線對(duì)讀出數(shù)據(jù)時(shí)的波形圖。
如圖11A所示，在傳統(tǒng)半導(dǎo)體存儲(chǔ)器件中，局部數(shù)據(jù)線對(duì)L和LB之間的電壓差幾乎與全局?jǐn)?shù)據(jù)線對(duì)G和GB之間的電壓差相同。另一方面，在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，如圖11B所示，在時(shí)間間隔t1-t2、t3-t4以及t5-t6，第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差大于第一全局?jǐn)?shù)據(jù)線對(duì)1G和1GB之間的電壓差。
圖11C是示例說(shuō)明傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的全局?jǐn)?shù)據(jù)線對(duì)G和GB之間的電壓差ΔG和本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二全局?jǐn)?shù)據(jù)線對(duì)2G和2GB之間的電壓差Δ2G的波形圖。如在圖11C中所看到的，在時(shí)間間隔t1-t2、t3-t4和t5-t6，與傳統(tǒng)半導(dǎo)體存儲(chǔ)器件的電壓差ΔG相比，本發(fā)明的半導(dǎo)體存儲(chǔ)器件的電壓差Δ2G被增加。
因此，本發(fā)明的半導(dǎo)體存儲(chǔ)器件在讀取操作期間，因?yàn)樽x出放大器的增益被增加，能夠快速和有效地放大并輸出數(shù)據(jù)。
因此，本發(fā)明的半導(dǎo)體存儲(chǔ)器件在預(yù)充電操作期間，將第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到通過(guò)從電源電壓減去閾值電壓而獲得的電壓值，并將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到電源電壓，從而減小了預(yù)充電操作期間消耗的電流。
同時(shí)，本發(fā)明的半導(dǎo)體存儲(chǔ)器件在寫(xiě)入操作期間，通過(guò)第一全局?jǐn)?shù)據(jù)線對(duì)寫(xiě)入數(shù)據(jù)，從而減少了數(shù)據(jù)的擺動(dòng)寬度，因此提高了寫(xiě)入速度。
同時(shí)，由于在讀取操作期間不減小第二全局?jǐn)?shù)據(jù)線對(duì)的電壓差，不減小讀出放大器的增益，因此，快速和有效地放大并輸出數(shù)據(jù)。
如前所述，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件和數(shù)據(jù)寫(xiě)入和讀取方法能夠減少在預(yù)充電操作期間消耗的電流并提高寫(xiě)入速度。
同時(shí)，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件和數(shù)據(jù)寫(xiě)入和讀取方法由于在讀取操作期間不減小全局?jǐn)?shù)據(jù)線對(duì)之間的電壓差，能夠防止讀取速度受到不利影響。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括通過(guò)預(yù)定開(kāi)關(guān)部件連接到位線對(duì)的局部數(shù)據(jù)線對(duì)；連接到所述局部數(shù)據(jù)線對(duì)的第一和第二全局?jǐn)?shù)據(jù)線對(duì)；第一全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將所述第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值；第二全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將所述第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；連接在所述局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)之間的第一開(kāi)關(guān)電路；連接在所述第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)之間的第二開(kāi)關(guān)電路；讀出放大器，用于放大所述第二全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線；以及數(shù)據(jù)輸入電路，用于在寫(xiě)入操作期間，將所述數(shù)據(jù)線的數(shù)據(jù)輸出到所述第一全局?jǐn)?shù)據(jù)線對(duì)。
2.如權(quán)利要求1所述的器件，其中，所述第一全局?jǐn)?shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在所述第一全局?jǐn)?shù)據(jù)線對(duì)之間的第四和第五NMOS晶體管，以便在預(yù)充電操作期間，預(yù)充電到所述第一電壓值。
3.如權(quán)利要求1所述的器件，其中，所述第一電壓值低于所述第二電壓值。
4.如權(quán)利要求1所述的器件，其中，所述第二開(kāi)關(guān)電路包括連接在所述第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)之間的第二和第三NMOS晶體管。
5.如權(quán)利要求1所述的器件，進(jìn)一步包括局部數(shù)據(jù)線預(yù)充電電路，用于將所述局部數(shù)據(jù)線對(duì)預(yù)充電到所述第一電壓值。
6.如權(quán)利要求5所述的器件，其中，所述局部數(shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在所述局部數(shù)據(jù)線對(duì)之間的第一和第二NMOS晶體管，以便在預(yù)充電操作期間預(yù)充電到所述第一電壓值；以及連接到所述局部數(shù)據(jù)線對(duì)以便均衡所述局部數(shù)據(jù)線對(duì)的第三NMOS晶體管。
7.如權(quán)利要求2所述的器件，其中，所述第一全局?jǐn)?shù)據(jù)線預(yù)充電電路包括均衡晶體管，用于在預(yù)充電操作期間均衡所述第一全局?jǐn)?shù)據(jù)線對(duì)。
8.如權(quán)利要求2所述的器件，其中，所述第二全局?jǐn)?shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在所述第二全局?jǐn)?shù)據(jù)線對(duì)之間的第六和第七NMOS晶體管，以便在預(yù)充電操作期間預(yù)充電到所述第二電壓值。
9.如權(quán)利要求2所述的器件，進(jìn)一步包括防電平升高元件，用于防止所述第一全局?jǐn)?shù)據(jù)線對(duì)的第一電壓值升高。
10.如權(quán)利要求7所述的器件，其中，所述均衡晶體管包括第一PMOS晶體管。
11.如權(quán)利要求10所述的器件，其中，所述均衡晶體管進(jìn)一步包括第一NMOS晶體管。
12.如權(quán)利要求8所述的器件，其中，所述第二全局?jǐn)?shù)據(jù)線預(yù)充電電路包括均衡晶體管，用于在預(yù)充電操作期間均衡所述第二全局?jǐn)?shù)據(jù)線對(duì)。
13.如權(quán)利要求8所述的器件，進(jìn)一步包括防電平降低元件，用于防止所述第二全局?jǐn)?shù)據(jù)線對(duì)的第二電壓值下降。
14.如權(quán)利要求12所述的器件，其中，所述均衡晶體管包括第二PMOS晶體管。
15.如權(quán)利要求9所述的器件，其中，所述防電平升高元件包括連接在各個(gè)第一全局?jǐn)?shù)據(jù)線對(duì)和地電壓之間的第一和第二電阻器。
16.如權(quán)利要求13所述的器件，其中，所述防電平降低元件包括連接在各個(gè)第二全局?jǐn)?shù)據(jù)線對(duì)和電源電壓之間的第三和第四電阻器。
17.一種半導(dǎo)體存儲(chǔ)器件，包括通過(guò)預(yù)定開(kāi)關(guān)部件連接到位線對(duì)的局部數(shù)據(jù)線對(duì)；連接到所述局部數(shù)據(jù)線對(duì)的第一和第二全局?jǐn)?shù)據(jù)線對(duì)；第一全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將所述第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值；第二全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將所述第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；連接在所述局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)之間的第一開(kāi)關(guān)電路；局部讀出放大器，用于放大所述局部數(shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到所述第一全局?jǐn)?shù)據(jù)線對(duì)；連接在所述第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)之間的第二開(kāi)關(guān)電路；全局讀出放大器，用于放大所述第二全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線；以及數(shù)據(jù)輸入電路，用于在寫(xiě)入操作期間，將所述數(shù)據(jù)線的數(shù)據(jù)輸出到所述第一全局?jǐn)?shù)據(jù)線對(duì)。
18.如權(quán)利要求17的器件，進(jìn)一步包括均衡晶體管，用于均衡所述局部數(shù)據(jù)線對(duì)。
19.如權(quán)利要求17的器件，其中，所述第一全局?jǐn)?shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在所述第一全局?jǐn)?shù)據(jù)線對(duì)之間的第二和第三NMOS晶體管，以便在預(yù)充電操作期間，預(yù)充電到所述第一電壓值。
20.如權(quán)利要求17的器件，其中，所述第一電壓值低于所述第二電壓值。
21.如權(quán)利要求18的器件，其中，所述均衡晶體管包括第一MOS晶體管。
22.如權(quán)利要求19的器件，其中，所述第一全局?jǐn)?shù)據(jù)線預(yù)充電電路進(jìn)一步包括均衡晶體管，用于在預(yù)充電操作期間均衡所述第一全局?jǐn)?shù)據(jù)線對(duì)。
23.如權(quán)利要求19的器件，其中，所述第二全局?jǐn)?shù)據(jù)線預(yù)充電電路包括串聯(lián)連接在所述第二全局?jǐn)?shù)據(jù)線對(duì)之間的第四和第五MOS晶體管，以便在預(yù)充電操作期間預(yù)充電到所述第二電壓值。
24.如權(quán)利要求19的器件，進(jìn)一步包括防電平升高元件，用于防止所述第一全局?jǐn)?shù)據(jù)線對(duì)的第一電壓值升高。
25.如權(quán)利要求22所述的器件，其中，所述均衡晶體管包括PMOS晶體管。
26.如權(quán)利要求25所述的器件，其中，所述均衡晶體管進(jìn)一步包括NMOS晶體管。
27.如權(quán)利要求23所述的器件，其中，所述第二全局?jǐn)?shù)據(jù)線預(yù)充電電路進(jìn)一步包括均衡晶體管，用于在預(yù)充電操作期間均衡所述第二全局?jǐn)?shù)據(jù)線對(duì)。
28.如權(quán)利要求23所述的器件，進(jìn)一步包括防電平降低元件，用于防止所述第二全局?jǐn)?shù)據(jù)線對(duì)的第二電壓值下降。
29.如權(quán)利要求27所述的器件，其中，所述均衡晶體管包括第六MOS晶體管。
30.如權(quán)利要求24所述的器件，其中，所述防電平升高元件包括連接在各個(gè)第一全局?jǐn)?shù)據(jù)線對(duì)和地電壓之間的第一和第二電阻器。
31.如權(quán)利要求28所述的器件，其中，所述防電平降低元件包括連接在各個(gè)第二全局?jǐn)?shù)據(jù)線對(duì)和電源電壓之間的第三和第四電阻器。
32.一種半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)寫(xiě)入和讀取方法，包括下列步驟在預(yù)充電操作期間，將局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值，并將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值；在寫(xiě)入操作期間，劃分所述第一全局?jǐn)?shù)據(jù)線對(duì)和所述第二全局?jǐn)?shù)據(jù)線對(duì)，并通過(guò)所述第一全局?jǐn)?shù)據(jù)線對(duì)和所述局部數(shù)據(jù)線對(duì)傳送數(shù)據(jù)；以及在讀取操作期間，在所述第一全局?jǐn)?shù)據(jù)線對(duì)和所述第二全局?jǐn)?shù)據(jù)線對(duì)之間傳送數(shù)據(jù)，并通過(guò)所述局部數(shù)據(jù)線對(duì)、第一全局?jǐn)?shù)據(jù)線對(duì)和第二全局?jǐn)?shù)據(jù)線對(duì)傳送數(shù)據(jù)。
33.如權(quán)利要求32所述的方法，其中，所述第一電壓值低于所述第二電壓值。
全文摘要
一種半導(dǎo)體存儲(chǔ)器件，包括連接到局部數(shù)據(jù)線對(duì)的第一和第二全局?jǐn)?shù)據(jù)線對(duì)，允許減小電流消耗并增加操作速度的降低了的預(yù)充電電壓。還包括讀出放大器，用于放大第二全局?jǐn)?shù)據(jù)線對(duì)的數(shù)據(jù)并將放大后的數(shù)據(jù)輸出到數(shù)據(jù)線，以及寫(xiě)入驅(qū)動(dòng)器，用于在寫(xiě)入操作期間，將數(shù)據(jù)線的數(shù)據(jù)輸出到第一全局?jǐn)?shù)據(jù)線對(duì)。在第一和第二全局?jǐn)?shù)據(jù)線對(duì)，以及局部數(shù)據(jù)線對(duì)和第一全局?jǐn)?shù)據(jù)線對(duì)之間連接開(kāi)關(guān)電路。該存儲(chǔ)器件進(jìn)一步包括第一全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第一全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第一電壓值，以及第二全局?jǐn)?shù)據(jù)線預(yù)充電電路，用于將第二全局?jǐn)?shù)據(jù)線對(duì)預(yù)充電到第二電壓值。
文檔編號(hào)G11C7/12GK1637947SQ20051000396
公開(kāi)日2005年7月13日 申請(qǐng)日期2005年1月5日 優(yōu)先權(quán)日2004年1月7日
發(fā)明者李熙春, 李月鎮(zhèn) 申請(qǐng)人:三星電子株式會(huì)社