專利名稱：半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，且更特定言之，本發(fā)明是關(guān)于一用于根據(jù)特定區(qū)域是否處于存儲裝置的電流運行模式中而將不同電平的電壓供應(yīng)給一半導(dǎo)體存儲裝置中的特定區(qū)域以便減少該存儲裝置的電流泄漏以及功率消耗的內(nèi)部電壓產(chǎn)生電路。
背景技術(shù)：
圖1為一半導(dǎo)體存儲裝置的通用概念圖。如此圖所示，該半導(dǎo)體存儲裝置基本上包含一單元陣列、行路徑和控制邏輯11、列路徑和控制邏輯15及數(shù)據(jù)路徑和控制邏輯14。其中，通常將行路徑和控制邏輯11、列路徑和控制邏輯15及數(shù)據(jù)路徑和控制邏輯14概括地稱為周邊區(qū)域。
圖2為一傳統(tǒng)半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的概念圖。如此圖所示，若將外部電壓Vcc施加至該存儲裝置，則在該存儲裝置內(nèi)部產(chǎn)生該存儲裝置的運行所需的內(nèi)部電壓。這些內(nèi)部電壓可為(舉例而言)至一字線的高電壓Vpp、至一單元及位線傳感放大器的電壓Vcore、至一周邊區(qū)域的高電壓源Vperi，等等。
在傳統(tǒng)存儲裝置中，一旦在電平方面判定了內(nèi)部所產(chǎn)生的電壓Vperi，便將其共同地施加至周邊區(qū)域中的所有組件。即，一旦產(chǎn)生，便將同一電平的電壓Vperi施加至周邊區(qū)域中的所有行路徑和控制邏輯、列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯。
近來，在一半導(dǎo)體存儲裝置中，由于存儲裝置速度增加并且功率降低，所以外部電壓Vcc的電平已降低。結(jié)果，用于存儲裝置的內(nèi)部運行的內(nèi)部電壓的電平亦降低，從而導(dǎo)致需要減少一晶體管的門限電壓Vt以便確保存儲裝置的運行裕量。然而，由于門限電壓的電平已降低，所以使存儲裝置的電流泄漏增加且又使功率消耗增加。為此，需要減少由于外部電壓Vcc的電平降低的事實而導(dǎo)致的電流泄漏。
然而，在傳統(tǒng)半導(dǎo)體存儲裝置中，如上文所提及，不管存儲裝置的運行模式如何，皆將同一電平的電壓供應(yīng)給整個周邊區(qū)域，藉此使得不可能基于存儲裝置的運行模式來控制電壓電平。為此，已無余地藉由阻止該存儲裝置的不必要的電流泄漏來減少其功率消耗。
詳言之，在一半導(dǎo)體存儲裝置中，當存儲裝置處于一激活模式時，一周邊區(qū)域的所有組件均處于該激活模式中。然而，當該存儲裝置處于一包括刷新模式的等待模式時，僅周邊區(qū)域中的行路徑和控制邏輯處于等待模式中，而該周邊區(qū)域中的其它組件或列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯則不處于等待模式。因此，為了減少存儲裝置的不必要的電流泄漏，需要分別將所要電平的電壓僅供應(yīng)給所涉及的組件且將一較低電平的電壓供應(yīng)給其它組件。然而，傳統(tǒng)半導(dǎo)體存儲裝置的設(shè)計以將相同電平的電壓供應(yīng)給整個周邊區(qū)域而不管其運行模式如何，從而導(dǎo)致不可避免地出現(xiàn)如上文所提及的不必要的電流泄漏。

發(fā)明內(nèi)容
因此，鑒于上述問題提出了本發(fā)明，且本發(fā)明的一目的是提供一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其能夠根據(jù)存儲裝置的電流運行模式分別將一所要電平的電壓供應(yīng)給一周邊區(qū)域中處于運行模式中的組件及將一較低電平的電壓供應(yīng)給該周邊區(qū)域中不處于運行模式中的其它組件，藉此減少存儲裝置的電流泄漏以及功率消耗。
根據(jù)本發(fā)明的一方面，可藉由提供一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路來實現(xiàn)上述及其它目的，該內(nèi)部電壓產(chǎn)生電路包含參考電壓產(chǎn)生部件，其用于產(chǎn)生一參考電壓以作為一用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自參考電壓產(chǎn)生部件的參考電壓，而產(chǎn)生一所要電平的第一內(nèi)部電壓；以及第二內(nèi)部電壓產(chǎn)生部件，其可對由一指示激活模式的激活控制信號及一指示刷新模式的刷新控制信號的邏輯運算而產(chǎn)生的啟動信號及來自參考電壓產(chǎn)生部件的參考電壓作出響應(yīng)，該第二內(nèi)部電壓產(chǎn)生部件用于產(chǎn)生具有與第一內(nèi)部電壓的電平相同的電平的第二內(nèi)部電壓(當存儲裝置處于激活模式時)及具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓(當存儲裝置處于包括刷新模式的任何其它模式時)。
較佳地，將第一內(nèi)部電壓供應(yīng)給存儲裝置中的行路徑和控制邏輯，并將第二及第三內(nèi)部電壓供應(yīng)給存儲裝置中的列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯。
較佳地，第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將第一內(nèi)部電壓與參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；以及上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于參考電壓的電平)提高至參考電壓的電平。
較佳地，第二內(nèi)部電壓產(chǎn)生部件包括可對啟動信號作出響應(yīng)的電流鏡放大部件，其用于僅當存儲裝置處于激活模式時將第二內(nèi)部電壓與參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；上拉部件，其用于將第二內(nèi)部電壓的電平(若其變得低于參考電壓的電平)提高至參考電壓的電平；以及一MOS(金屬氧化物半導(dǎo)體)二極管，其用于當存儲裝置處于包括刷新模式的任何其它模式時在第二內(nèi)部電壓產(chǎn)生部件的輸出端子處產(chǎn)生具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓。
第一內(nèi)部電壓產(chǎn)生部件可包括第一電流鏡放大部件，其用于將第一內(nèi)部電壓與參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；以及第一上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于參考電壓的電平)提高至參考電壓的電平；且第二內(nèi)部電壓產(chǎn)生部件可包括可對啟動信號作出響應(yīng)的第二電流鏡放大部件，其用于僅當存儲裝置處于激活模式時將第二內(nèi)部電壓與參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；第二上拉部件，其用于將第二內(nèi)部電壓的電平(若其變得低于參考電壓的電平)提高至參考電壓的電平；以及一MOS二極管，其用于當存儲裝置處于包括刷新模式的任何其它模式時在第二內(nèi)部電壓產(chǎn)生部件的輸出端子處產(chǎn)生具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓。
根據(jù)本發(fā)明的另一方面，提供了一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含參考電壓產(chǎn)生部件，其用于產(chǎn)生第一參考電壓及第二參考電壓以作為用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自參考電壓產(chǎn)生部件的第一參考電壓，而產(chǎn)生一所要電平的第一內(nèi)部電壓；參考電壓轉(zhuǎn)換部件，其可對由一指示激活模式的激活控制信號及一指示刷新模式的刷新控制信號的邏輯運算而產(chǎn)生的啟動信號及來自參考電壓產(chǎn)生部件的第一及第二參考電壓作出響應(yīng)，該參考電壓轉(zhuǎn)換部件用于當存儲裝置處于激活模式時轉(zhuǎn)換第一參考電壓且當存儲裝置處于包括刷新模式的任何其它模式時轉(zhuǎn)換第二參考電壓；及可對來自參考電壓轉(zhuǎn)換部件的輸出電壓作出響應(yīng)的第二內(nèi)部電壓產(chǎn)生部件，其用于若輸出電壓是第一參考電壓則產(chǎn)生具有與第一內(nèi)部電壓的電平相同的電平的第二內(nèi)部電壓，且若輸出電壓是第二參考電壓則產(chǎn)生具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓。
較佳地，將第一內(nèi)部電壓供應(yīng)給存儲裝置中的列路徑和控制邏輯，且將第二及第三內(nèi)部電壓供應(yīng)給存儲裝置中的列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯。
較佳地，第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將第一內(nèi)部電壓與第一參考電壓進行比較以獲得其之間的差異且放大該所獲得的差異；及上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于第一參考電壓的電平)提高至第一參考電壓的電平。
較佳地，第二內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將第二(或第三)內(nèi)部電壓與第一(或第二)參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及上拉部件，其用于將第二(或第三)內(nèi)部電壓的電平(若其變得低于第一(或第二)參考電壓的電平)提高至第一(或第二)參考電壓的電平。
第一內(nèi)部電壓產(chǎn)生部件可包括第一電流鏡放大部件，其用于將第一內(nèi)部電壓與第一參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及第一上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于第一參考電壓的電平)提高至第一參考電壓的電平；且第二內(nèi)部電壓產(chǎn)生部件可包括第二電流鏡放大部件，其用于將第二(或第三)內(nèi)部電壓與第一(或第二)參考電壓進行比較以獲得其之間的差異并且放大該所獲得的差異；及第二上拉部件，其用于將第二(或第三)內(nèi)部電壓的電平(若其變得低于第一(或第二)參考電壓的電平)提高至第一(或第二)參考電壓的電平。
根據(jù)本發(fā)明的另一方面，提供了一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含參考電壓產(chǎn)生部件，其用于產(chǎn)生第一參考電壓及第二參考電壓以作為用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自參考電壓產(chǎn)生部件的第一參考電壓，而產(chǎn)生一所要電平的第一內(nèi)部電壓；內(nèi)部電壓轉(zhuǎn)換部件，其可對由一指示激活模式的激活控制信號及一指示刷新模式的刷新控制信號的邏輯運算而產(chǎn)生的啟動信號作出響應(yīng)，該內(nèi)部電壓轉(zhuǎn)換部件用于當存儲裝置處于激活模式時接收來自第一內(nèi)部電壓產(chǎn)生部件的輸出端子的第一內(nèi)部電壓并將具有與第一內(nèi)部電壓的電平相同的電平的第二內(nèi)部電壓輸出至第二內(nèi)部電壓產(chǎn)生部件的輸出端子；及可對啟動信號及來自參考電壓產(chǎn)生部件的第二參考電壓作出響應(yīng)的第二內(nèi)部電壓產(chǎn)生部件，其用于當存儲裝置處于包括刷新模式的任何其它模式時產(chǎn)生具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓。
較佳地，將第一內(nèi)部電壓供應(yīng)給存儲裝置中的行路徑和控制邏輯，并將第二及第三內(nèi)部電壓供應(yīng)給存儲裝置中的列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯。
較佳地，第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將第一內(nèi)部電壓與第一參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于第一參考電壓的電平)提高至第一參考電壓的電平。
較佳地，第二內(nèi)部電壓產(chǎn)生部件包括對啟動信號作出響應(yīng)的電流鏡放大部件，其用于僅當存儲裝置處于包括刷新模式的任何其它模式時將第三內(nèi)部電壓與第二參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及上拉部件，其用于將第三內(nèi)部電壓的電平(若其變得低于第二參考電壓的電平)提高至第二參考電壓的電平。
第一內(nèi)部電壓產(chǎn)生部件可包括第一電流鏡放大部件，其用于將第一內(nèi)部電壓與第一參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及第一上拉部件，其用于將第一內(nèi)部電壓的電平(若其變得低于第一參考電壓的電平)提高至第一參考電壓的電平；且第二內(nèi)部電壓產(chǎn)生部件可包括對啟動信號作出響應(yīng)的第二電流鏡放大部件，其用于僅當存儲裝置處于包括刷新模式的任何其它模式時將第三內(nèi)部電壓與第二參考電壓進行比較以獲得其之間的差異并放大該所獲得的差異；及第二上拉部件，其用于將第三內(nèi)部電壓的電平(若其變得低于第二參考電壓的電平)提高至第二參考電壓的電平。
根據(jù)本發(fā)明的又一方面，提供了一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含內(nèi)部電壓產(chǎn)生部件，其用于將一所要電平的第一內(nèi)部電壓供應(yīng)給行路徑和控制邏輯；及內(nèi)部電壓轉(zhuǎn)換部件，其用于接收來自內(nèi)部電壓產(chǎn)生部件的第一內(nèi)部電壓，且響應(yīng)由一指示激活模式的激活控制信號及一指示刷新模式的刷新控制信號的邏輯運算而產(chǎn)生的啟動信號，其用于將具有與第一內(nèi)部電壓的電平相同的電平的第二內(nèi)部電壓供應(yīng)給列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯(當存儲裝置處于激活模式時)且將具有比第一內(nèi)部電壓的電平低的電平的第三內(nèi)部電壓供應(yīng)給列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯(當存儲裝置處于包括刷新模式的任何其它模式時)，其中內(nèi)部電壓轉(zhuǎn)換部件包括一MOS晶體管，其用于供應(yīng)具有與第一內(nèi)部電壓的電平相同的電平的第二內(nèi)部電壓以響應(yīng)啟動信號；及一MOS二極管，其用于將第一內(nèi)部電壓降低其一預(yù)定門限電壓并供應(yīng)作為第三內(nèi)部電壓的所得電壓。
較佳地，MOS晶體管是PMOS(P溝道金屬氧化物半導(dǎo)體)晶體管，當激活控制信號的電平升高且刷新控制信號的電平降低時其得以接通。
MOS二極管可為一NMOS(N溝道金屬氧化物半導(dǎo)體)二極管。


從參考附圖作出的下列詳細說明中，將更清楚地理解本發(fā)明的上述和其他目的、特征和其他優(yōu)點。
圖1是一半導(dǎo)體存儲裝置的通用概念圖；圖2是一傳統(tǒng)半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的概念圖；圖3是根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的概念圖；圖4A是一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第一實施例的結(jié)構(gòu)；圖4B是一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第二實施例的結(jié)構(gòu)；圖4C是一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第三實施例的結(jié)構(gòu)；及圖5是一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第四實施例的結(jié)構(gòu)。
具體實施例方式
圖3是根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的概念圖。如此圖所示，根據(jù)本發(fā)明的內(nèi)部電壓產(chǎn)生電路包含第一Vperi產(chǎn)生器31，其用于產(chǎn)生至行路徑和控制邏輯的內(nèi)部電壓Vperi_1，以響應(yīng)施加至其上的外部電壓Vcc?？偸菍碜缘谝籚peri產(chǎn)生器31的內(nèi)部電壓Vperi_1施加至行路徑和控制邏輯，因為一運行電壓總對其有必要。根據(jù)本發(fā)明的內(nèi)部電壓產(chǎn)生電路進一步包含第二Vperi產(chǎn)生器32，其用于產(chǎn)生至列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯的內(nèi)部電壓，以響應(yīng)施加至其上的外部電壓Vcc。使列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯選擇性地施加有來自第二Vperi產(chǎn)生器32的內(nèi)部電壓，因為根據(jù)運行模式來判定其是否處于存儲裝置的電流運行模式。
較佳地，第二Vperi產(chǎn)生器32可判定其輸出電壓的電平，以響應(yīng)輸入至其上的激活控制信號Active及刷新控制信號Refresh。即，當存儲裝置處于激活模式時，第二Vperi產(chǎn)生器32輸出具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2。然而，在當存儲裝置處于一包括刷新模式的等待模式(其中列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯未處于存儲裝置的運行中)中時的情形中，第二Vperi產(chǎn)生器32輸出具有比內(nèi)部電壓Vperi_1的電平低的電平的內(nèi)部電壓Vperi_3。
圖4A是一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第一實施例的結(jié)構(gòu)。如此圖所示，根據(jù)第一實施例的內(nèi)部電壓產(chǎn)生電路包含參考電壓產(chǎn)生器100，其用于產(chǎn)生將用作內(nèi)部電壓供應(yīng)的控制信號的參考電壓Vr1；第一Vperi產(chǎn)生器110，其用于產(chǎn)生一恒定電平的內(nèi)部電壓Vperi_1以響應(yīng)來自參考電壓產(chǎn)生器100的參考電壓Vr1；及第二Vperi產(chǎn)生器120，其可對由一指示激活模式的激活控制信號Active及一指示刷新模式的刷新控制信號Refresh的邏輯運算而產(chǎn)生的啟動信號及來自參考電壓產(chǎn)生器100的參考電壓Vr1作出響應(yīng)，該第二Vperi產(chǎn)生器120用于產(chǎn)生具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2(當存儲裝置處于激活模式時)及具有比內(nèi)部電壓Vperi_1的電平低一預(yù)定值的電平的內(nèi)部電壓Vperi_3(當存儲裝置處于包括刷新模式的任何其它模式時)。
下文將詳細描述根據(jù)第一實施例的具有上述結(jié)構(gòu)的內(nèi)部電壓產(chǎn)生電路的運行。
首先，由參考電壓產(chǎn)生器100產(chǎn)生用于內(nèi)部電壓Vperi_1的參考電壓Vr1并將其施加至第一Vperi產(chǎn)生器110中的第一電流鏡放大器111的NMOS(N溝道金屬氧化物半導(dǎo)體)晶體管N11的柵極。此時，由于NMOS晶體管N15在其柵極處總是施加有外部電壓Vcc，所以其總是保持ON(接通)，藉此允許第一電流鏡放大器111總是被運行。結(jié)果，根據(jù)參考電壓Vr1，在NMOS晶體管N12的柵極處或者第一Vperi產(chǎn)生器110的輸出端子處輸出具有恒定電平的內(nèi)部電壓Vperi_1。將此內(nèi)部電壓Vperi_1作為高壓源施加至行路徑和控制邏輯。
以下列方式來運行第一電流鏡放大器111。若在NMOS晶體管N15保持ON的條件下將參考電壓Vr1施加至NMOS晶體管N11的柵極，則在NMOS晶體管N12的柵極處輸出具有恒定電平的內(nèi)部電壓Vperi_1。此時，若內(nèi)部電壓Vperi_1的電平變得低于參考電壓Vr1的電平，則節(jié)點B的電壓電平變得相對高于節(jié)點A的電壓電平。在此情形中，由于將兩個PMOS(P溝道金屬氧化物半導(dǎo)體)晶體管P11及P12在其柵極處共同地連接至節(jié)點B，所以其電阻增加，藉此導(dǎo)致節(jié)點A處的電壓電平變得低于先前的電壓電平。結(jié)果，PMOS晶體管P15的柵極電壓電平變得較低，藉此導(dǎo)致大量電流自外部電壓Vcc流出以便提高內(nèi)部電壓Vperi_1的電平。反之，若內(nèi)部電壓Vperi_1的電平變得高于參考電壓Vr1的電平，則節(jié)點B的電壓電平變得相對低于節(jié)點A的電壓電平。在此情形中，兩個PMOS晶體管P11及P12的電阻降低，因此節(jié)點A處的電壓電平變得高于先前的電壓電平。結(jié)果，PMOS晶體管P15的柵極電壓電平變得較高，藉此導(dǎo)致較少量的電流自外部電壓Vcc流出，此導(dǎo)致內(nèi)部電壓Vperi_1的電平降低。因此，產(chǎn)生了具有恒定電平的內(nèi)部電壓Vperi_1并在第一Vperi產(chǎn)生器110的輸出端子處將其輸出。
另一方面，第二Vperi產(chǎn)生器120包括第二電流鏡放大器121，其以此方式設(shè)計而使得其的PMOS晶體管P17及NMOS晶體管N16由來自反相器IV12的控制信號來控制。激活控制信號Active的電平在讀取/寫入模式或刷新模式中升高以選擇該存儲裝置中的一字線。當執(zhí)行刷新模式以響應(yīng)一自動刷新命令、一自刷新命令或一外部命令時，刷新控制信號Refresh的電平升高。
如圖4A中所示，將一反相型式的刷新控制信號Refresh及激活控制信號Active輸入至NAND門ND10的輸入。當這些所輸入的信號的電平都很高時，NAND門ND10輸出一低電平信號。在這點上，僅當存儲裝置處于激活模式時，NAND門ND10的輸出才保持低電平。結(jié)果，僅當存儲裝置處于激活模式時，反相器IV12的輸出的電平才升高從而接通PMOS晶體管P17并斷開NMOS晶體管N16，藉此允許第二電流鏡放大器121正常運行。因此，在此情形中，第二電流鏡放大器121以與第一電流鏡放大器111相同的方式運行從而在第二Vperi產(chǎn)生器120的輸出端子處輸出具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2。將此內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯及數(shù)據(jù)路徑和控制邏輯。
另一方面，在存儲裝置處于包括刷新模式的任何其它模式(舉例而言，等待模式)中的情形中，反相器IV12的輸出電平降低以接通PMOS晶體管P17并斷開NMOS晶體管N16，因此第二電流鏡放大器121并沒有運行。然而，將由第一Vperi產(chǎn)生器110產(chǎn)生的內(nèi)部電壓Vperi_1輸入至MOS(金屬氧化物半導(dǎo)體)二極管D10，使得可在第二Vperi產(chǎn)生器120的輸出端子處輸出內(nèi)部電壓Vperi_3。即，將內(nèi)部電壓Vperi_1輸入至MOS二極管D10并接著將其作為內(nèi)部電壓Vperi_3而輸出。此時，內(nèi)部電壓Vperi_3具有一比輸入至MOS二極管D10的內(nèi)部電壓Vperi_1的電平低了MOS二極管D10的門限電壓Vt的電平。因此，通過調(diào)整二極管D10的門限電壓Vt，可產(chǎn)生一所要電平的內(nèi)部電壓Vperi_3且可將其供應(yīng)給處于等待模式的列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
簡言之，如上所述根據(jù)第一實施例的內(nèi)部電壓產(chǎn)生電路總是將一恒定電平的內(nèi)部電壓Vperi_1供應(yīng)給行路徑和控制邏輯，且當存儲裝置處于激活模式時該內(nèi)部電壓產(chǎn)生電路將具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯，而當存儲裝置處于包括刷新模式的等待模式時該內(nèi)部電壓產(chǎn)生電路則將具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定門限電壓Vt的電平的內(nèi)部電壓Vperi_3供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。因此，根據(jù)第一實施例的內(nèi)部電壓產(chǎn)生電路可通過根據(jù)存儲裝置的運行模式來調(diào)整一特定內(nèi)部電壓的供應(yīng)電平而減少存儲裝置的不必要的電流泄漏以及功率消耗。
圖4B為一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第二實施例的結(jié)構(gòu)。如此圖所示，根據(jù)第二實施例的內(nèi)部電壓產(chǎn)生電路包含參考電壓產(chǎn)生器200，其用于產(chǎn)生將用作內(nèi)部電壓供應(yīng)的控制信號的參考電壓Vr1及參考電壓Vr2；第一Vperi產(chǎn)生器210，其用于產(chǎn)生一恒定電平的內(nèi)部電壓Vperi_1以響應(yīng)來自參考電壓產(chǎn)生器200的參考電壓Vr1；參考電壓轉(zhuǎn)換電路203，其可對由激活控制信號Active及刷新控制信號Refresh的邏輯運算而產(chǎn)生的啟動信號以及來自參考電壓產(chǎn)生器200的參考電壓Vr1及Vr2作出響應(yīng)，該參考電壓轉(zhuǎn)換電路203用于當存儲裝置處于激活模式時轉(zhuǎn)換參考電壓Vr1且當存儲裝置處于包括刷新模式的任何其它模式時轉(zhuǎn)換參考電壓Vr2；以及對來自參考電壓轉(zhuǎn)換電路203的輸出電壓作出響應(yīng)的第二Vperi產(chǎn)生器220，其用于若輸出電壓為參考電壓Vr1則產(chǎn)生具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2，且若輸出電壓為參考電壓Vr2則產(chǎn)生具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定值的電平的內(nèi)部電壓Vperi_3。此處，激活控制信號Active及刷新控制信號Refresh與第一實施例中所用的那些信號相同。
下文將給出對根據(jù)第二實施例的具有上述結(jié)構(gòu)的內(nèi)部電壓產(chǎn)生電路的運行的詳細描述。
首先，由參考電壓產(chǎn)生器200產(chǎn)生內(nèi)部電壓Vperi_1的參考電壓Vr1，且將其施加至第一Vperi產(chǎn)生器210中的第一電流鏡放大器211的NMOS晶體管N21的柵極。接著，以與第一實施例中的第一電流鏡放大器111相的方式運行第一電流鏡放大器211從而根據(jù)參考電壓Vr1在第一Vperi產(chǎn)生器210的輸出端子處輸出具有恒定電平的內(nèi)部電壓Vperi_1。將此內(nèi)部電壓Vperi_1作為高壓源而施加至行路徑和控制邏輯。
另一方面，第二Vperi產(chǎn)生器220包括第二電流鏡放大器221，其以此方式設(shè)計而使得其由施加至參考電壓轉(zhuǎn)換電路203的激活控制信號Active及刷新控制信號Refresh來控制，以便將一特定內(nèi)部電壓供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。即，由于NMOS晶體管N26在其柵極處總是施加有外部電壓Vcc，所以其總是保持ON，藉此允許第二電流鏡放大器221總是被運行。然而，至NMOS晶體管N23的柵極的電壓由激活控制信號Active及刷新控制信號Refresh來控制。
以與第一實施例類似的方式，僅當存儲裝置處于激活模式時，NAND門ND20的輸出電平才降低且反相器IV22的輸出電平升高。在此情形下，轉(zhuǎn)換門T21被接通且轉(zhuǎn)換門T22被斷開，由此導(dǎo)致參考電壓Vr1被施加至NMOS晶體管N23的柵極。結(jié)果，以與第一電流鏡放大器211相同的方式運行第二電流鏡放大器221從而在第二Vperi產(chǎn)生器220的輸出端子處輸出具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2。將此內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
另一方面，在存儲裝置處于包括刷新模式的任何其它模式(舉例而言，等待模式)中的情形中，NAND門ND20的輸出電平升高且反相器IV22的輸出電平因此降低。在此情形下，轉(zhuǎn)換門T21被斷開且轉(zhuǎn)換門T22被接通，由此導(dǎo)致參考電壓Vr2被施加至NMOS晶體管N23的柵極。結(jié)果，運行第二電流鏡放大器221以根據(jù)參考電壓Vr2在第二Vperi產(chǎn)生器220的輸出端子處輸出具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定值的電平的內(nèi)部電壓Vperi_3。將此內(nèi)部電壓Vperi_3供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
簡言之，類似于第一實施例，如上所述根據(jù)第二實施例的內(nèi)部電壓產(chǎn)生電路可通過根據(jù)存儲裝置的運行模式來調(diào)整一特定內(nèi)部電壓的供應(yīng)電平而減少存儲裝置的不必要的電流泄漏以及功率消耗。
圖4C為一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第三實施例的結(jié)構(gòu)。如此圖示中所示，根據(jù)第三實施例的內(nèi)部電壓產(chǎn)生電路包含參考電壓產(chǎn)生器300，其用于產(chǎn)生將用作內(nèi)部電壓供應(yīng)的控制信號的參考電壓Vr1及參考電壓Vr2；第一Vperi產(chǎn)生器310，其用于產(chǎn)生一恒定電平的內(nèi)部電壓Vperi_1從而響應(yīng)來自參考電壓產(chǎn)生器300的參考電壓Vr1；以及內(nèi)部電壓轉(zhuǎn)換電路330，其可對由激活控制信號Active及刷新控制信號Refresh的邏輯運算而產(chǎn)生的啟動信號作出響應(yīng)，該內(nèi)部電壓轉(zhuǎn)換電路330用于當存儲裝置處于激活模式時接收來自第一Vperi產(chǎn)生器310的輸出端子的內(nèi)部電壓Vperi_1，并將具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2輸出至第二Vperi產(chǎn)生器320的輸出端子。第二Vperi產(chǎn)生器320可對啟動信號及來自參考電壓產(chǎn)生器300的參考電壓Vr2作出響應(yīng)，以當存儲裝置處于包括刷新模式的任何其它模式時產(chǎn)生具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定值的電平的內(nèi)部電壓Vperi_3。此處，激活控制信號Active及刷新控制信號Refresh與第一實施例中所使用的那些信號相同。
下文將給出對根據(jù)第三實施例的具有上述結(jié)構(gòu)的內(nèi)部電壓產(chǎn)生電路的運行的詳細描述。首先，由參考電壓產(chǎn)生器300產(chǎn)生內(nèi)部電壓Vperi_1的參考電壓Vr1，并將其施加至第一Vperi產(chǎn)生器310中的第一電流鏡放大器311的NMOS晶體管N31的柵極。接著，以與第一實施例中的第一電流鏡放大器111相同的方式運行第一電流鏡放大器311以根據(jù)參考電壓Vr1在第一Vperi產(chǎn)生器310的輸出端子處輸出恒定電平的內(nèi)部電壓Vperi_1。將此內(nèi)部電壓Vperi_1作為高壓源而施加至行路徑和控制邏輯。
另一方面，為了將一特定內(nèi)部電壓供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯，由與第一實施例中的那些信號相同的激活控制信號Active及刷新控制信號Refresh來控制第二Vperi產(chǎn)生器320中的第二電流鏡放大器321以及內(nèi)部電壓轉(zhuǎn)換電路330。即，僅當存儲裝置處于激活模式時，NAND門ND30的輸出電平才降低。在此情形中，PMOS晶體管P37被接通而NMOS晶體管N36則被斷開，因此第二電流鏡放大器321并未被運行。然而，可接通內(nèi)部電壓轉(zhuǎn)換電路330的轉(zhuǎn)換門T30以在第二Vperi產(chǎn)生器320的輸出端子處輸出具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2。將此內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
另一方面，當存儲裝置處于包括刷新模式的任何其它模式(舉例而言，等待模式)中時，NAND門ND20的輸出電平升高。在此情形中，轉(zhuǎn)換門T31被斷開，PMOS晶體管P37被斷開而NMOS晶體管N36則被接通，因此第二電流鏡放大器321得以正常運行。結(jié)果，由于將參考電壓Vr2施加至NMOS晶體管N33的柵極，所以運行第二電流鏡放大器221以根據(jù)參考電壓Vr2在第二Vperi產(chǎn)生器220的輸出端子處輸出具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定值的電平的內(nèi)部電壓Vperi_3。將此內(nèi)部電壓Vperi_3供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
因此，類似于第一及第二實施例，如上所述根據(jù)第三實施例的內(nèi)部電壓產(chǎn)生電路可通過根據(jù)存儲裝置的運行模式來調(diào)整一特定內(nèi)部電壓的供應(yīng)電平而減少存儲裝置的不必要的電流泄漏以及功率消耗。
圖5為一電路圖，其展示了根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路的第四實施例的結(jié)構(gòu)。如此圖所示，根據(jù)第四實施例的內(nèi)部電壓產(chǎn)生電路包含Vperi產(chǎn)生器510，其用于將一恒定電平的內(nèi)部電壓Vperi_1供應(yīng)給行路徑和控制邏輯；以及內(nèi)部電壓轉(zhuǎn)換電路520，其用于接收來自Vperi產(chǎn)生器510的內(nèi)部電壓Vperi_1，并且響應(yīng)由激活控制信號Active及刷新控制信號Refresh的邏輯運算而產(chǎn)生的啟動信號，當存儲裝置處于激活模式時，該內(nèi)部電壓轉(zhuǎn)換電路520將具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯，且當存儲裝置處于包括刷新模式的任何其它模式時，該內(nèi)部電壓轉(zhuǎn)換電路520將具有比內(nèi)部電壓Vperi_1的電平低了一預(yù)定值的電平的內(nèi)部電壓Vperi_3供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。內(nèi)部電壓轉(zhuǎn)換電路520包括PMOS晶體管P50，其用于供應(yīng)內(nèi)部電壓Vperi_2以響應(yīng)啟動信號；及MOS二極管D50，其用于將內(nèi)部電壓Vperi_1降低其一預(yù)定門限電壓Vt并供應(yīng)作為內(nèi)部電壓Vperi_3的所得電壓。此處，激活控制信號Active及刷新控制信號Refresh與第一實施例中的那些信號相同。
下文將給出對根據(jù)第四實施例的具有上述結(jié)構(gòu)的內(nèi)部電壓產(chǎn)生電路的運行的詳細描述。如圖5中所示，以一不同于第一至第三實施例的方式，第四實施例僅采用一個內(nèi)部電壓產(chǎn)生器或Vperi產(chǎn)生器510。
首先，將內(nèi)部電壓Vperi_1作為高電壓源供應(yīng)給行路徑和控制邏輯，行路徑和控制邏輯必須施加有一恒定運行電壓而不管存儲裝置的運行模式如何。另一方面，當存儲裝置處于激活模式時，激活控制信號Active的電平升高而刷新控制信號Refresh的電平則降低，由此導(dǎo)致NAND門ND50的輸出電平變低。結(jié)果，PMOS晶體管P50得以接通以將具有與內(nèi)部電壓Vperi_1的電平相同的電平的內(nèi)部電壓Vperi_2供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。反之，當存儲裝置處于包括刷新模式的任何其它模式(舉例而言，等待模式)中時，NAND門ND50的輸出電平變得升高且因此PMOS晶體管P50得以斷開。結(jié)果，將具有比內(nèi)部電壓Vperi_1的電平低了MOS二極管D50的門限電壓Vt的電平的內(nèi)部電壓Vperi_3供應(yīng)給列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。
由此，通過僅使用一個內(nèi)部電壓產(chǎn)生器，如上所述根據(jù)第四實施例的內(nèi)部電壓產(chǎn)生電路便可通過根據(jù)存儲裝置的運行模式來調(diào)整一特定內(nèi)部電壓的供應(yīng)電平而減少存儲裝置的不必要的電流泄漏以及功率消耗，此類似于第一至第三實施例。
自上述描述可顯而易見，本發(fā)明提供了一半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其能夠根據(jù)該存儲裝置的不同運行模式將不同電平的電壓供應(yīng)給該存儲裝置中的列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。當該列路徑和控制邏輯以及該數(shù)據(jù)路徑和控制邏輯處于存儲裝置的電流運行模式中時其施加有一正常運行電壓，而當其不處于電流運行模式中時其施加有一較低電壓。因此，本發(fā)明具有有效管理半導(dǎo)體存儲裝置的內(nèi)部電壓以及減少存儲裝置的電流泄漏且又能減少其不必要的功率消耗的效果。
盡管為說明的目的已揭示了本發(fā)明的較佳實施例，但是本領(lǐng)域技術(shù)人員將理解，可在不背離如附加的權(quán)利要求書中所揭示的本發(fā)明的范疇及精神的前提下，各種修改、添加以及替代均可行。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含參考電壓產(chǎn)生部件，其用于產(chǎn)生一參考電壓，以作為一用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自該參考電壓產(chǎn)生部件的該參考電壓，而產(chǎn)生一所要電平的一第一內(nèi)部電壓；以及第二內(nèi)部電壓產(chǎn)生部件，其對由一指示一激活模式的激活控制信號與一指示一刷新模式的刷新控制信號的一邏輯運算而產(chǎn)生的一啟動信號以及來自該參考電壓產(chǎn)生部件的該參考電壓作出響應(yīng)，用于當該存儲裝置處于該激活模式時產(chǎn)生具有與該第一內(nèi)部電壓的電平相同的電平的一第二內(nèi)部電壓，且當該存儲裝置處于包括該刷新模式的任何其它模式時產(chǎn)生具有比該第一內(nèi)部電壓的電平低的一電平的一第三內(nèi)部電壓。
2.如權(quán)利要求1的內(nèi)部電壓產(chǎn)生電路，其中將該第一內(nèi)部電壓供應(yīng)給該存儲裝置中的一行路徑和控制邏輯，且將該第二內(nèi)部電壓及該第三內(nèi)部電壓供應(yīng)給該存儲裝置中的一列路徑和控制邏輯以及一數(shù)據(jù)路徑和控制邏輯。
3.如權(quán)利要求1或2的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將該第一內(nèi)部電壓與該參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該參考電壓的該電平，則將其提高至該參考電壓的該電平。
4.如權(quán)利要求1或2的內(nèi)部電壓產(chǎn)生電路，其中該第二內(nèi)部電壓產(chǎn)生部件包括對該啟動信號作出響應(yīng)的電流鏡放大部件，其用于僅當該存儲裝置處于該激活模式時，將該第二內(nèi)部電壓與該參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；上拉部件，其用于若該第二內(nèi)部電壓的該電平變得低于該參考電壓的該電平，則將其提高至該參考電壓的該電平；以及一MOS(金屬氧化物半導(dǎo)體)二極管，其用于當該存儲裝置處于包括該刷新模式的任何其它模式時，在該第二內(nèi)部電壓產(chǎn)生部件的一輸出端子處產(chǎn)生具有比該第一內(nèi)部電壓的該電平低的該電平的該第三內(nèi)部電壓。
5.如權(quán)利要求1或2的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括第一電流鏡放大部件，其用于將該第一內(nèi)部電壓與該參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及第一上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該參考電壓的該電平，則將其提高至該參考電壓的該電平；且該第二內(nèi)部電壓產(chǎn)生部件包括對該啟動信號作出響應(yīng)的第二電流鏡放大部件，其用于僅當該存儲裝置處于該激活模式時，將該第二內(nèi)部電壓與該參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；第二上拉部件，其用于若該第二內(nèi)部電壓的該電平變得低于該參考電壓的該電平，則將其提高至該參考電壓的該電平；以及一MOS二極管，其用于當該存儲裝置處于包括該刷新模式的任何其它模式時，在該第二內(nèi)部電壓產(chǎn)生部件的一輸出端子處產(chǎn)生具有比該第一內(nèi)部電壓的該電平低的該電平的該第三內(nèi)部電壓。
6.一種半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含參考電壓產(chǎn)生部件，其用于產(chǎn)生一第一參考電壓及一第二參考電壓，以作為用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自該參考電壓產(chǎn)生部件的該第一參考電壓，而產(chǎn)生一所要電平的一第一內(nèi)部電壓；參考電壓轉(zhuǎn)換部件，其對由一指示一激活模式的激活控制信號與一指示一刷新模式的刷新控制信號的一邏輯運算而產(chǎn)生的一啟動信號以及來自該參考電壓產(chǎn)生部件的該第一參考電壓及該第二參考電壓作出響應(yīng)，用于當該存儲裝置處于該激活模式時轉(zhuǎn)換該第一參考電壓，且當該存儲裝置處于包括該刷新模式的任何其它模式時轉(zhuǎn)換該第二參考電壓；及第二內(nèi)部電壓產(chǎn)生部件，對來自該參考電壓轉(zhuǎn)換部件的一輸出電壓作出響應(yīng)用于若該輸出電壓是該第一參考電壓，則產(chǎn)生具有與該第一內(nèi)部電壓的該電平相同的電平的一第二內(nèi)部電壓，且若該輸出電壓是該第二參考電壓，則產(chǎn)生具有比該第一內(nèi)部電壓的電平低的一電平的一第三內(nèi)部電壓。
7.如權(quán)利要求6的內(nèi)部電壓產(chǎn)生電路，其中將該第一內(nèi)部電壓供應(yīng)給該存儲裝置中的一行路徑和控制邏輯，并將該第二內(nèi)部電壓及該第三內(nèi)部電壓供應(yīng)給該存儲裝置中的一列路徑和控制邏輯以及一數(shù)據(jù)路徑和控制邏輯。
8.如權(quán)利要求6或7的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將該第一內(nèi)部電壓與該第一參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該第一參考電壓的該電平，則將其提高至該第一參考電壓的該電平。
9.如權(quán)利要求6或7的內(nèi)部電壓產(chǎn)生電路，其中該第二內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將該第二(或第三)內(nèi)部電壓與該第一(或第二)參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；及上拉部件，其用于若該第二(或第三)內(nèi)部電壓的該電平變得低于該第一(或第二)參考電壓的該電平，則將其提高至該第一(或第二)參考電壓的該電平。
10.如權(quán)利要求6或7的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括第一電流鏡放大部件，其用于將該第一內(nèi)部電壓與該第一參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及第一上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該第一參考電壓的該電平，則將其提高至該第一參考電壓的該電平；及該第二內(nèi)部電壓產(chǎn)生部件包括第二電流鏡放大部件，其用于將該第二(或第三)內(nèi)部電壓與該第一(或第二)參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；及第二上拉部件，其用于若該第二(或第三)內(nèi)部電壓的該電平變得低于該第一(或第二)參考電壓的該電平，則將其提高至該第一(或第二)參考電壓的該電平。
11.一種半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含參考電壓產(chǎn)生部件，其用于產(chǎn)生一第一參考電壓及一第二參考電壓，以作為用于內(nèi)部電壓供應(yīng)的控制信號；第一內(nèi)部電壓產(chǎn)生部件，其用于響應(yīng)來自該參考電壓產(chǎn)生部件的該第一參考電壓，而產(chǎn)生一所要電平的一第一內(nèi)部電壓；內(nèi)部電壓轉(zhuǎn)換部件，其對由一指示一激活模式的激活控制信號及一指示一刷新模式的刷新控制信號的一邏輯運算而產(chǎn)生的一啟動信號作出響應(yīng)，用于當該存儲裝置處于該激活模式時接收來自該第一內(nèi)部電壓產(chǎn)生部件的一輸出端子的該第一內(nèi)部電壓，并將具有與該第一內(nèi)部電壓的該電平相同的電平的一第二內(nèi)部電壓輸出至第二內(nèi)部電壓產(chǎn)生部件的一輸出端子；以及該第二內(nèi)部電壓產(chǎn)生部件，其可對該啟動信號及來自該參考電壓產(chǎn)生部件的該第二參考電壓作出響應(yīng)，用于當該存儲裝置處于包括該刷新模式的任何其它模式時，產(chǎn)生具有比該第一內(nèi)部電壓的該電平低的一電平的一第三內(nèi)部電壓。
12.如權(quán)利要求11的內(nèi)部電壓產(chǎn)生電路，其中將該第一內(nèi)部電壓供應(yīng)給該存儲裝置中的一行路徑和控制邏輯，并將該第二內(nèi)部電壓及該第三內(nèi)部電壓供應(yīng)給該存儲裝置中的一列路徑和控制邏輯及一數(shù)據(jù)路徑和控制邏輯。
13.如權(quán)利要求11或12的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其用于將該第一內(nèi)部電壓與該第一參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該第一參考電壓的該電平，則將其提高至該第一參考電壓的該電平。
14.如權(quán)利要求11或12的內(nèi)部電壓產(chǎn)生電路，其中該第二內(nèi)部電壓產(chǎn)生部件包括電流鏡放大部件，其對該啟動信號作出響應(yīng)，用于僅當該存儲裝置處于包括該刷新模式的任何其它模式時，將該第三內(nèi)部電壓與該第二參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及上拉部件，其用于若該第三內(nèi)部電壓的該電平變得低于該第二參考電壓的該電平，則將其提高至該第二參考電壓的該電平。
15.如權(quán)利要求11或12的內(nèi)部電壓產(chǎn)生電路，其中該第一內(nèi)部電壓產(chǎn)生部件包括第一電流鏡放大部件，其用于將該第一內(nèi)部電壓與該第一參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及第一上拉部件，其用于若該第一內(nèi)部電壓的該電平變得低于該第一參考電壓的該電平，則將其提高至該第一參考電壓的該電平；及該第二內(nèi)部電壓產(chǎn)生部件包括第二電流鏡放大部件，其對該啟動信號作出響應(yīng)，用于僅當該存儲裝置處于包括該刷新模式的任何其他模式時，將該第三內(nèi)部電壓與該第二參考電壓進行比較，以獲得其之間的一差異并放大該所獲得的差異；以及第二上拉部件，其用于若該第三內(nèi)部電壓的該電平變得低于該第二參考電壓的該電平，則將其提高至該第二參考電壓的該電平。
16.一種半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其包含內(nèi)部電壓產(chǎn)生部件，其用于將一所要電平的一第一內(nèi)部電壓供應(yīng)給一行路徑和控制邏輯；以及內(nèi)部電壓轉(zhuǎn)換部件，其用于接收來自該內(nèi)部電壓產(chǎn)生部件的該第一內(nèi)部電壓，以響應(yīng)由一指示一激活模式的激活控制信號及一指示一刷新模式的刷新控制信號的一邏輯運算而產(chǎn)生的一啟動信號，其用于當該存儲裝置處于該激活模式時，將具有與該第一內(nèi)部電壓的該電平相同的電平的一第二內(nèi)部電壓供應(yīng)給一列路徑和控制邏輯及一數(shù)據(jù)路徑和控制邏輯，且當該存儲裝置處于包括該刷新模式的任何其它模式時，將具有比該第一內(nèi)部電壓的該電平低的一電平的一第三內(nèi)部電壓供應(yīng)給該列路徑和控制邏輯及該數(shù)據(jù)路徑和控制邏輯，其中該內(nèi)部電壓轉(zhuǎn)換部件包括一MOS晶體管，其用于供應(yīng)具有與該第一內(nèi)部電壓的該電平相同的電平的該第二內(nèi)部電壓，以響應(yīng)該啟動信號；及一MOS二極管，其用于將該第一內(nèi)部電壓降低其一預(yù)定門限電壓并供應(yīng)作為該第三內(nèi)部電壓的該所得電壓。
17.如權(quán)利要求16的內(nèi)部電壓產(chǎn)生電路，其中該MOS晶體管是一PMOS(P溝道金屬氧化物半導(dǎo)體)晶體管，其中當該激活控制信號的電平升高且該刷新控制信號的電平降低時，該PMOS晶體管被接通。
18.如權(quán)利要求16的內(nèi)部電壓產(chǎn)生電路，其中該MOS二極管是一NMOS(N溝道金屬氧化物半導(dǎo)體)二極管。
全文摘要
本文揭示了一種半導(dǎo)體存儲裝置的內(nèi)部電壓產(chǎn)生電路，其能夠根據(jù)該存儲裝置的不同運行模式將不同電平的電壓供應(yīng)給該存儲裝置中的列路徑和控制邏輯以及數(shù)據(jù)路徑和控制邏輯。當該列路徑和控制邏輯以及該數(shù)據(jù)路徑和控制邏輯處于存儲裝置的電流運行模式時，其施加有一正常運行電壓，而當其不處于電流運行模式時，其施加有一較低電壓。因此，本發(fā)明具有有效管理半導(dǎo)體存儲裝置的內(nèi)部電壓以及減少存儲裝置的電流泄漏且又能減少其不必要的功率消耗的效果。
文檔編號G11C11/4063GK1684199SQ20051000387
公開日2005年10月19日 申請日期2005年1月19日 優(yōu)先權(quán)日2004年4月12日
發(fā)明者任才爀, 李在真 申請人:海力士半導(dǎo)體有限公司