一種與16位微處理器應(yīng)用系統(tǒng)連接的定時器ip核的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種與16位微處理器應(yīng)用系統(tǒng)連接的定時器IP核，尤其涉及一 種基于FPGA并行處理的特點，應(yīng)用FPGA設(shè)計硬連接電路組成的能夠與16位微處理器應(yīng)用 系統(tǒng)連接的定時器IP核。
【背景技術(shù)】
[0002] 在大規(guī)模時間順序控制或其它需要應(yīng)用眾多定時器的16位微處理器應(yīng)用系統(tǒng) 中，將使用大量的定時器，擴展定時器個數(shù)有三種實現(xiàn)方式：第一種方式是應(yīng)用微處理器中 的一個定時器的定時時間作為基準(zhǔn)時間，采用定時中斷方式編程，設(shè)置定時倍數(shù)變量，該定 時倍數(shù)變量也是擴展定時器的標(biāo)識變量，編程方法主要有2種，第1種方法是執(zhí)行一次基準(zhǔn) 定時器中斷服務(wù)函數(shù)定時倍數(shù)變量加1，并與設(shè)置的基準(zhǔn)定時倍數(shù)值比較，如果定時倍數(shù)變 量已達到設(shè)置的基準(zhǔn)定時倍數(shù)值，對定時倍數(shù)變量清0,然后執(zhí)行該擴展定時器定時時間到 的程序；或?qū)ｉT設(shè)置一個擴展定時器的標(biāo)識變量，當(dāng)定時倍數(shù)變量已達到設(shè)置的基準(zhǔn)定時 倍數(shù)值時，對定時倍數(shù)變量清〇,置1定時器的標(biāo)識變量，在主函數(shù)的程序中判斷該定時器 的標(biāo)識變量是否為" 1"，如果是，則清〇該定時器的標(biāo)識變量，執(zhí)行一次該擴展定時器定時 時間到的處理函數(shù)；第二種方式是微處理器與定時器擴展芯片連接；
[0003] 以上二種實現(xiàn)方式存在如下不足之處：
[0004] 1.應(yīng)用基準(zhǔn)定時器的定時中斷方法，CPU響應(yīng)和退出基準(zhǔn)定時器中斷服務(wù)程序占 用CPU運行時間；定時基準(zhǔn)時間越小，比如lms，定時器系統(tǒng)需要擴展的定時器越多，將占用 CPU運行時間越長，對其它程序模塊的執(zhí)行速度產(chǎn)生嚴(yán)重的影響，定時精度不高；
[0005] 2.第二種方式采用微處理器外擴專用定時器芯片，所需的定時器越多，外擴專用 定時器芯片就越多，16位微處理器應(yīng)用系統(tǒng)的電路規(guī)模就越大；
[0006] 第三種方式是采用不可編程的硬件定時，其每個定時器用獨立的硬件電路實現(xiàn)； 采用這種方式實現(xiàn)定時功能，所需的定時器越多，電路規(guī)模就越大，且維護工作量大。

【發(fā)明內(nèi)容】

[0007] 本實用新型的目的在于充分應(yīng)用FPGA的并行處理功能，提供一種與16位微處理 器應(yīng)用系統(tǒng)連接的基于FPGA的定時器IP核，定時器IP核內(nèi)部有15個16位定時器，也可 以應(yīng)用14個16位定時器設(shè)置成為7個32位定時器，每個16位定時器或32位定時器輸出 溢出信號，能夠編程設(shè)置門控信號控制定時器的工作，定時器的工作模式，選擇十六種定時 的分頻倍數(shù)，該定時器IP核具有定時精度高、只需要經(jīng)過初始化編程的一條命令設(shè)置每個 定時器的工作運行方式，定時時間到產(chǎn)生定時溢出信號時，定時器IP核能夠自動重新裝載 定時參數(shù)；定時過程不占用16位微處理器程序執(zhí)行的時間，能夠?qū)崿F(xiàn)對數(shù)量多達15個16 位定時器或1個16位定時器和7個32位定時器的定時與定時控制等優(yōu)點，以克服已有定 時方式實現(xiàn)技術(shù)所存在的不足。
[0008] 為解決上述技術(shù)問題，本實用新型采取的技術(shù)方案是：一種與16位微處理器應(yīng)用 系統(tǒng)連接的定時器IP核，該定時器IP核包括數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊，脈 沖50分頻器，定時處理控制模塊，定時器溢出標(biāo)志控制模塊，輸入門控選擇控制模塊；
[0009] 所述數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊與16位微處理器應(yīng)用系統(tǒng)、定時 處理控制模塊、定時器溢出標(biāo)志控制模塊和輸入門控選擇控制模塊連接；
[0010] 所述脈沖50分頻器還與16位微處理器應(yīng)用系統(tǒng)和定時處理控制模塊連接；
[0011] 所述定時處理控制模塊還與16位微處理器應(yīng)用系統(tǒng)、定時器溢出標(biāo)志控制模塊 和輸入門控選擇控制模塊連接；
[0012] 所述數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊在輸入的片選信號為低電平的條 件下，如果寫信號有效，按照16位微處理器應(yīng)用系統(tǒng)給定的定時器或定時器命令字的地 址，獲得定時器命令字，16位定時器或32位定時器的定時參數(shù)，并按照定時器命令字分解 成為定時參數(shù)、定時器編號、工作模式分頻倍數(shù)編碼和狀態(tài)控制分別予以存儲和輸出，還輸 出寫工作模式分頻倍數(shù)編碼信號、寫狀態(tài)控制信號和寫定時器參數(shù)信號；如果讀信號有效 向16位微處理器應(yīng)用系統(tǒng)傳輸定時器實時定時值；
[0013] 所述脈沖50分頻器對16位微處理器應(yīng)用系統(tǒng)的時鐘脈沖進行分頻，其輸出作為 定時處理控制模塊的定時器定時控制操作的基準(zhǔn)時鐘脈沖；
[0014] 所述定時處理控制模塊按照數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊輸出的定 時器編號，在寫工作模式分頻倍數(shù)編碼信號和寫狀態(tài)控制信號的作用下，存儲該定時器的 工作模式分頻倍數(shù)編碼值，狀態(tài)控制；在寫定時器參數(shù)信號的作用下，存儲定時器的定時參 數(shù)；所述定時處理控制模塊定時器IP核外部輸入的時鐘脈沖CLK II控制定時處理控制模 塊的運行，按照脈沖50分頻器輸出的一個基準(zhǔn)時鐘脈沖周期完成所有定時器的一次定時 處理，包括每個定時器的狀態(tài)控制處理，工作模式的判斷處理，按照已啟動定時的每個16 位/32位定時器設(shè)置的基準(zhǔn)時鐘倍數(shù)值對每個16位/32位定時器的實時定時參數(shù)值進行 加1操作，產(chǎn)生溢出時，對實時定時參數(shù)值自動重裝載定時參數(shù)，并輸出溢出標(biāo)志信號；在 數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊輸入的片選信號為低電平的條件下，如果讀信號 有效，按照16位微處理器應(yīng)用系統(tǒng)給定的定時器的地址，直接讀出該定時器的實時定時參 數(shù)值經(jīng)數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊傳輸?shù)?6位微處理器應(yīng)用系統(tǒng)的數(shù)據(jù)總 線，一次能夠讀出16位定時器的實時定時參數(shù)，32位定時器的實時定時參數(shù)需要分時二 次予以讀出；在16位微處理器應(yīng)用系統(tǒng)輸出的復(fù)位信號作用下，停止所有定時器的定時操 作；
[0015] 所述定時器溢出標(biāo)志控制模塊輸出16位/32位定時器的高電平為有效的溢出信 號；定時處理控制模塊輸出的16位定時器的溢出信號由低電平變換為高電平時，存儲該定 時器溢出標(biāo)志為高電平；如果該定時器溢出標(biāo)志為高電平，清溢出標(biāo)志由高電平轉(zhuǎn)換為低 電平，存儲該定時器溢出標(biāo)志為低電平；在寫工作模式分頻倍數(shù)編碼信號的作用下，定時器 溢出標(biāo)志控制模塊按照寄存器編號存儲32位定時器工作模式的信息，封鎖該32位定時器 低16位的溢出信息保持為低電平；
[0016] 所述輸入門控選擇控制模塊在寫工作模式分頻倍數(shù)編碼命令字信號作用下，按照 定時器編號存儲該定時器的工作模式，根據(jù)該定時器工作模式所確定的門控功能要求和輸 入的門控電平，控制輸入門控選擇控制模塊輸出的門控信號。
[0017] 其進一步技術(shù)方案是：所述數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊包括16位 雙向數(shù)據(jù)選通三態(tài)門組，讀寫信號控制模塊，定時參數(shù)寄存器，定時器編號寄存器，工作模 式分頻倍數(shù)編碼寄存器，狀態(tài)控制寄存器；
[0018] 所述16位雙向數(shù)據(jù)選通三態(tài)門組分別與16位微處理器應(yīng)用系統(tǒng)、讀寫信號控制 模塊、定時參數(shù)寄存器、定時器編號寄存器，工作模式分頻倍數(shù)編碼寄存器，狀態(tài)控制寄存 器和定時處理控制模塊連接；
[0019] 所述讀寫信號控制模塊還與16位微處理器應(yīng)用系統(tǒng)、定時參數(shù)寄存器、定時器編 號寄存器，工作模式分頻倍數(shù)編碼寄存器，狀態(tài)控制寄存器、定時處理控制模塊、定時器溢 出標(biāo)志控制模塊和輸入門控選擇控制模塊連接；
[0020] 所述定時參數(shù)寄存器還與定時處理控制模塊連接；
[0021] 所述定時器編號寄存器還與16位微處理器應(yīng)用系統(tǒng)、定時處理控制模塊、定時器 溢出標(biāo)志控制模塊和輸入門控選擇控制模塊連接；
[0022] 所述工作模式分頻倍數(shù)編碼寄存器還與16位微處理器應(yīng)用系統(tǒng)、定時處理控制 模塊、定時器溢出標(biāo)志控制模塊和輸入門控選擇控制模塊連接；
[0023] 所述狀態(tài)控制寄存器還與16位微處理器應(yīng)用系統(tǒng)、定時處理控制模塊和定時器 溢出標(biāo)志控制模塊連接；
[0024] 所述數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊的讀寫信號控制模塊在片選信號 為低電平的條件下，如果寫信號有效，發(fā)出16位雙向數(shù)據(jù)選通三態(tài)門組寫信號，選通16位 微處理器應(yīng)用系統(tǒng)數(shù)據(jù)總線的數(shù)據(jù)輸入；產(chǎn)生寫定時器編號信號，并判斷輸入的地址值，如 果是定時器參數(shù)的地址值，將該地址值寫入定時器編號寄存器，產(chǎn)生寫定時器參數(shù)信號，將 數(shù)據(jù)總線的16位數(shù)據(jù)寫入定時參數(shù)寄存器；如果是定時器命令字地址，判斷命令字的第15 位是否為"〇"，如果第15位是"0"，產(chǎn)生寫定時器編號信號，將16位數(shù)據(jù)總線的第2位~第 5位數(shù)據(jù)寫入定時器編號寄存器，產(chǎn)生寫工作模式分頻倍數(shù)編碼命令字信號，將數(shù)據(jù)總線的 第0位、第1位、第6位~第9位寫入工作模式分頻倍數(shù)編碼寄存器，產(chǎn)生寫狀態(tài)控制命令 字信號，將16位數(shù)據(jù)總線的第10位、第11位和第14位寫入狀態(tài)控制寄存器；如果第15位 是"1"，命令字是狀態(tài)命令字，產(chǎn)生寫定時器編號信號，將16位數(shù)據(jù)總線的第2位~第5位 數(shù)據(jù)寫入定時器編號寄存器，產(chǎn)生寫狀態(tài)控制命令字信號，將數(shù)據(jù)總線的第10位、第11位 和第14位寫入狀態(tài)控制寄存器；如果讀信號有效，發(fā)出16位雙向數(shù)據(jù)選通三態(tài)門組讀信 號，將定時處理控制模塊的定時器IP核內(nèi)部輸出數(shù)據(jù)總線的數(shù)據(jù)傳輸?shù)?6位微處理器應(yīng) 用系統(tǒng)的數(shù)據(jù)總線。
[0025] 其更進一步技術(shù)方案是：所述定時處理控制模塊包括定時器定時控制操作模塊， 地址選通控制I，16位定時參數(shù)雙端口存儲器，地址選通控制II，16位定時實時參數(shù)雙端 口存儲器，地址選通控制III，6位工作模式分頻倍數(shù)編碼雙端口存儲器，地址選通控制IV，3 位狀態(tài)控制雙端口存儲器；
[0026] 所述定時器定時控制操作模塊分別與脈沖50分頻器、定時器溢出標(biāo)志控制模塊、 輸入門控選擇控制模塊、地址選通控制I、16位定時參數(shù)雙端口存儲器、地址選通控制II、 16位定時實時參數(shù)雙端口存儲器、地址選通控制111、6位工作模式分頻倍數(shù)編碼雙端口存 儲器、地址選通控制IV、3位狀態(tài)控制雙端口存儲器和定時處理控制運行時鐘脈沖CLKII連 接；
[0027] 所述地址選通控制I還與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊和16位定時 參數(shù)雙端口存儲器連接；
[0028] 所述16位定時參數(shù)雙端口存儲器還與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊 和16位定時實時參數(shù)雙端口存儲器連接；
[0029] 所述地址選通控制II還與16位微處理器應(yīng)用系統(tǒng)、數(shù)據(jù)輸入輸出與命令字分解 存儲控制模塊和16位定時實時參數(shù)雙端口存儲器連接；
[0030] 所述16位定時實時參數(shù)雙端口存儲器還與數(shù)據(jù)輸入輸出與命令字分解存儲控制 模塊連接；
[0031] 所述地址選通控制III還與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊和6位工作 模式分頻倍數(shù)編碼雙端口存儲器連接；
[0032] 所述6位工作模式分頻倍數(shù)編碼雙端口存儲器還與數(shù)據(jù)輸入輸出與命令字分解 存儲控制模塊連接；
[0033] 所述地址選通控制IV還與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊和3位狀態(tài) 控制雙端口存儲器連接；
[0034] 所述3位狀態(tài)控制雙端口存儲器還與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊 和16位微處理器應(yīng)用系統(tǒng)的復(fù)位信號連接；如果輸入的復(fù)位信號為有效的復(fù)位信號，復(fù)位 3位狀態(tài)控制雙端口存儲器，停止所有定時器的定時。
[0035] 其再進一步技術(shù)方案是：所述定時器溢出標(biāo)志控制模塊包括非門，MO工作模式位 寄存器組，溢出清零脈沖控制器，與非門I，D觸發(fā)器I，與門I，與非門II，D觸發(fā)器II，與 非門III，D觸發(fā)器III，與門II，與非門IV，D觸發(fā)器IV，與非門V，D觸發(fā)器V，與門III，與非門 VI，D觸發(fā)器VI，與非門W，D觸發(fā)器W，與門IV，與非門W，D觸發(fā)器W，與非門IX，D觸發(fā)器 IX，與門V，與非門X，D觸發(fā)器X，與非門XI，D觸發(fā)器XI，與門VI，與非門XLD觸發(fā)器XL與 非門XIII，D觸發(fā)器XIII，與門VII，與非門XIV，D觸發(fā)器XIV，與非門X V，D觸發(fā)器X V ;
[0036] 所述非門的輸入端與數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊的狀態(tài)控制寄存 器的MO輸出端連接，輸出端與MO工作模式位寄存器組的一個輸入端連接；
[0037] MO工作模式位寄存器組的另三個輸入端分別與16位微處理器應(yīng)用系統(tǒng)的復(fù)位 信號輸出端、數(shù)據(jù)輸入輸出與命令字分解存儲控制模塊的讀寫信號控制模塊的寫工作模式 分頻倍數(shù)編碼信號輸出端和定時器編號寄存器的定時器編號輸出端連接，輸出端分別與門 I、與門II、與門III、與門IV、與門V、與門VI和與門VE的一個輸入端連接；
[0038] 溢出清零脈沖控制器的三個輸入端分別與數(shù)據(jù)輸入輸出與命令字分解存儲控制 模塊的讀寫信號控制模塊的寫狀態(tài)控制信號輸出端、狀態(tài)控