基于fpga的超多流寬帶精準(zhǔn)控制模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種在FPGA中實(shí)現(xiàn)多流、超多流寬帶的精準(zhǔn)控制的布線方式。
【背景技術(shù)】
[0002]在高速測(cè)試儀表如萬兆網(wǎng)測(cè)試儀、千兆網(wǎng)測(cè)試儀表中，多流的寬帶控制是邏輯設(shè)計(jì)中的關(guān)鍵，帶寬的精準(zhǔn)程度決定整個(gè)儀表性能等級(jí)。而目前的多流寬帶控制往往存在多脈沖判斷延遲問題，影響了帶寬的控制精度。
【實(shí)用新型內(nèi)容】
[0003]為了克服現(xiàn)有技術(shù)下的上述缺陷，本實(shí)用新型的目的在于提供一種基于FPGA的超多流寬帶精準(zhǔn)控制模塊，同時(shí)也是一種超多流寬帶的精準(zhǔn)控制的布線方式，能解決超多流多脈沖判斷延遲問題，從而能夠?qū)崿F(xiàn)超多流寬帶的精準(zhǔn)控制。
[0004]本實(shí)用新型的技術(shù)方案是:
[0005]—種基于FPGA的超多流寬帶精準(zhǔn)控制模塊，設(shè)有若干級(jí)緩存器組，相鄰兩級(jí)緩存器組中下級(jí)緩存器組的每個(gè)緩存器的數(shù)據(jù)輸入端同時(shí)與上級(jí)緩存器組的N個(gè)緩存器的數(shù)據(jù)輸出端連接，不同緩存器所連接的上級(jí)緩存器互不相同，最下級(jí)緩存器組只有一個(gè)緩存器，其余級(jí)緩存器組中緩存器的個(gè)數(shù)分別為其相鄰下級(jí)緩存器組的緩存器個(gè)數(shù)的N倍，N為大于或等于2的自然數(shù)。
[0006]N優(yōu)選為大于或等于4。
[0007]較優(yōu)地，緩存器組的級(jí)數(shù)為5，最下級(jí)緩存器組有一個(gè)緩存器，其余級(jí)緩存器組中緩存器的個(gè)數(shù)分別為其相鄰下級(jí)緩存器組的緩存器個(gè)數(shù)的4倍，最上級(jí)緩存器組的緩存器個(gè)數(shù)為256。
[0008]所述緩存器優(yōu)選采用FIFO。
[0009]最上級(jí)緩存器組中每個(gè)緩存器的數(shù)據(jù)輸入端對(duì)應(yīng)連接一個(gè)脈沖源，即與超多流
——對(duì)應(yīng)。
[0010]所述脈沖源可以是時(shí)間控制器。
[0011]所述若干級(jí)緩存器組全部集成在一塊電路板上，所述電路板設(shè)有安裝孔，所述安裝孔在電路板兩面上的孔口的周邊區(qū)域各固定覆蓋有一絕緣彈性層。
[0012]所述絕緣彈性層可以為橡膠層。
[0013]實(shí)用新型的有益效果為:
[0014]采用多級(jí)緩存、一個(gè)下級(jí)緩存同時(shí)控制上級(jí)多個(gè)緩存的布線方式，很好地解決了超多流多脈沖判斷在FPGA布線中產(chǎn)生的延遲問題，又完成了超多流寬帶的精準(zhǔn)控制。
[0015]由于在所述若干級(jí)緩存器組所在的電路板上下兩面的安裝孔周圍設(shè)置彈性層，當(dāng)用螺釘固定電路板時(shí)，螺釘與電路板之間以及電路板與電路板安裝面之間彈性接觸，能較好地起到減震作用，由此可以使本實(shí)用新型的組合電路能適應(yīng)更多應(yīng)用場(chǎng)合。
【附圖說明】
[0016]圖1是本實(shí)用新型的結(jié)構(gòu)原理圖；
[0017]圖2是本實(shí)用新型的FIFO模塊舉例。
【具體實(shí)施方式】
[0018]本實(shí)用新型提供了一種基于FPGA的超多流寬帶精準(zhǔn)控制模塊，下面以256個(gè)流為例進(jìn)行說明。參見圖1，帶寬的產(chǎn)生源頭是256個(gè)流的時(shí)間控制器，256個(gè)時(shí)間控制器產(chǎn)生256個(gè)流發(fā)送脈沖，這256個(gè)發(fā)送脈沖的速率小于或等于100%的總帶寬。
[0019]256個(gè)發(fā)送脈沖分別用256個(gè)FIFO(引腳舉例參見圖2)來存儲(chǔ)，這256個(gè)FIFO構(gòu)成的緩存器組作為第一級(jí)緩沖模塊。FIFO調(diào)整成First-Word Fall-Through模式(即dout線上顯示數(shù)據(jù)的模式)，只要FIFO中有脈沖數(shù)據(jù)，empty信號(hào)就會(huì)被拉低，供下一級(jí)緩沖模式狀態(tài)機(jī)判斷。
[0020]第二級(jí)緩沖模塊為64個(gè)FIF0，每個(gè)FIFO負(fù)責(zé)存儲(chǔ)上一級(jí)的4個(gè)FIFO的發(fā)送脈沖，本級(jí)的每個(gè)FIFO均由獨(dú)立的狀態(tài)機(jī)控制。狀態(tài)機(jī)的操作是，每個(gè)周期依次檢查該4個(gè)FIFO的empty狀態(tài)，若被拉低，則把該FIFO的發(fā)送脈沖存進(jìn)本級(jí)FIFO中；
[0021 ] 第三級(jí)緩沖模塊為16個(gè)FIF0，操作過程與第二級(jí)一致；
[0022]第四級(jí)緩沖模塊為4個(gè)FIF0，操作過程與第二級(jí)、第三級(jí)一致。
[0023]第五級(jí)緩沖模塊也就是最下一級(jí)緩存器組為I個(gè)FIF0，當(dāng)所有發(fā)送脈沖都被存入該FIFO中后，測(cè)試儀表后面的設(shè)計(jì)則可以方便的取出該FIFO中的發(fā)送脈沖信號(hào)，根據(jù)精確的帶寬指示組包、發(fā)包等。
[0024]本實(shí)用新型的設(shè)計(jì)資源主要利用到FPGA的邏輯資源和存儲(chǔ)資源RAM，因此主要針對(duì)在FPGA上或AISIC芯片上實(shí)現(xiàn)。
[0025]所述若干級(jí)緩存器組全部集成在一塊電路板上，所述電路板設(shè)有安裝孔，所述安裝孔在電路板兩面上的孔口的周邊區(qū)域各固定覆蓋有一絕緣彈性層。所述絕緣彈性層可以為橡膠層。利用該絕緣彈性層可以起到一定的減震作用。
[0026]所述電路板的頂面和/或底面優(yōu)選設(shè)置導(dǎo)熱銅片，所述導(dǎo)熱銅片可位于高功耗器件的周邊，并通過硅酮膠粘劑粘結(jié)在電路板上，通過銅線或熱通孔等連接到這些器件，形成散熱通路，提高熱性能，從而提高其所在設(shè)備的可靠性。
【主權(quán)項(xiàng)】
1.一種基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于設(shè)有若干級(jí)緩存器組，相鄰兩級(jí)緩存器組中下級(jí)緩存器組的每個(gè)緩存器的數(shù)據(jù)輸入端同時(shí)與上級(jí)緩存器組的N個(gè)緩存器的數(shù)據(jù)輸出端連接，不同緩存器所連接的上級(jí)緩存器互不相同，最下級(jí)緩存器組只有一個(gè)緩存器，其余級(jí)緩存器組中緩存器的個(gè)數(shù)分別為其相鄰下級(jí)緩存器組的緩存器個(gè)數(shù)的N倍，N為大于或等于2的自然數(shù)。2.如權(quán)利要求1所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于N多4。3.如權(quán)利要求2所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于緩存器組的級(jí)數(shù)為5，最下級(jí)緩存器組有一個(gè)緩存器，其余級(jí)緩存器組中緩存器的個(gè)數(shù)分別為其相鄰下級(jí)緩存器組的緩存器個(gè)數(shù)的4倍，最上級(jí)緩存器組的緩存器個(gè)數(shù)為256。4.如權(quán)利要求1、2或3所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于所述緩存器為FIFO。5.如權(quán)利要求4所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于最上級(jí)緩存器組中每個(gè)緩存器的數(shù)據(jù)輸入端對(duì)應(yīng)連接一個(gè)脈沖源。6.如權(quán)利要求5所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于所述脈沖源為時(shí)間控制器。7.如權(quán)利要求6所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于所述若干級(jí)緩存器組全部集成在一塊電路板上，所述電路板設(shè)有安裝孔，所述安裝孔在電路板兩面上的孔口的周邊區(qū)域各固定覆蓋有一絕緣彈性層。8.如權(quán)利要求7所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于所述絕緣彈性層為橡膠層。9.如權(quán)利要求8所述的基于FPGA的超多流寬帶精準(zhǔn)控制模塊，其特征在于所述電路板的頂面和/或底面設(shè)置導(dǎo)熱銅片，所述導(dǎo)熱銅片通過硅酮膠粘劑粘結(jié)在電路板上，通過銅線或熱通孔連接到高功耗器件。
【專利摘要】本實(shí)用新型涉及一種基于FPGA的超多流寬帶精準(zhǔn)控制模塊，設(shè)有若干級(jí)緩存器組，相鄰兩級(jí)緩存器組中下級(jí)緩存器組的每個(gè)緩存器的數(shù)據(jù)輸入端同時(shí)與上級(jí)緩存器組的N個(gè)緩存器的數(shù)據(jù)輸出端連接，不同緩存器所連接的上級(jí)緩存器互不相同，最下級(jí)緩存器組只有一個(gè)緩存器，其余級(jí)緩存器組中緩存器的個(gè)數(shù)分別為其相鄰下級(jí)緩存器組的緩存器個(gè)數(shù)的N倍，N為大于或等于2的自然數(shù)，所述緩存器采用FIFO，最上級(jí)緩存器組中每個(gè)緩存器的數(shù)據(jù)輸入端對(duì)應(yīng)連接一個(gè)脈沖源。本實(shí)用新型能解決超多流多脈沖判斷在FPGA布線中產(chǎn)生的延遲問題，又實(shí)現(xiàn)了超多流寬帶的精準(zhǔn)控制。
【IPC分類】G06F5/06
【公開號(hào)】CN204790972
【申請(qǐng)?zhí)枴緾N201520171542
【發(fā)明人】賴兆紅
【申請(qǐng)人】北京卓越訊通科技有限公司
【公開日】2015年11月18日
【申請(qǐng)日】2015年3月25日