低功率相機控制接口總線和設(shè)備的制造方法
【專利說明】低功率相機控制接口總線和設(shè)備
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求于2013年10月7日提交的美國臨時專利申請No. 61/887,891、以及于 2014年9月12日提交的美國非臨時專利申請No. 14/485,627的優(yōu)先權(quán)和權(quán)益,該兩件申請的 全部內(nèi)容通過援引納入于此。
[0003] 背景
[0004] 領(lǐng)域
[0005] 本公開一般涉及高速數(shù)據(jù)通信接口,尤其涉及相機控制通信鏈路中的時鐘恢復(fù)和 管理。
【背景技術(shù)】
[0006] 移動設(shè)備(諸如蜂窩電話)的制造商可從各種來源(包括不同制造商)獲得移動設(shè) 備的各組件。例如,蜂窩電話中的應(yīng)用處理器可從第一制造商獲得,而蜂窩電話的相機可從 第二制造商獲得??墒褂没跇藴实幕?qū)S形锢斫涌趤砘ミB應(yīng)用處理器和相機或其他設(shè) 備。例如,相機可提供遵從由移動行業(yè)處理器接口聯(lián)盟(MIPI)所規(guī)定的相機串行接口標準 的接口。
[0007] MIPI標準定義了相機控制接口(CCI),CCI使用被配置為連接主設(shè)備和一個或多個 從設(shè)備的總線的雙導(dǎo)線、雙向、半雙工串行接口。常規(guī)CCI與用于集成電路間(I2C)總線上的 通信的某些協(xié)議兼容,并且CCI能夠用單個主設(shè)備來處置該總線上的多個從設(shè)備。CCI總線 可包括串行時鐘(SCL)線和串行數(shù)據(jù)(SDA)線。
[0008] 使用設(shè)備(諸如相機)可能使得必須使用高比特率通信接口。在許多實例中,生成 并使用支持高比特率通信接口的發(fā)射機時鐘導(dǎo)致與相機共處一地的處理系統(tǒng)的功耗顯著 增加。因此,存在對于提供降低功率、高速通信能力的現(xiàn)行需求。
[0009] 概述
[0010] 本文所公開的諸實施例提供了用于從具有改進的低功率性能和其他能力的通信 鏈路中提取時鐘信息和數(shù)據(jù)的系統(tǒng)、方法和裝置。耦合至該通信鏈路并根據(jù)本文所公開的 某些方面來適配的設(shè)備可在空閑模式中操作時中斷或禁用內(nèi)部時鐘源以降低功耗。這些設(shè) 備可使用從該通信鏈路接收或?qū)С龅臅r鐘信號在一定程度上繼續(xù)操作并維持某些功能性。 在一些實例中,耦合至該通信鏈路的設(shè)備可不具有內(nèi)部時鐘源并且可依賴于從該通信鏈路 接收或?qū)С龅臅r鐘信號。
[0011] 根據(jù)本文所公開的某些方面,可在空閑模式中操作CCI擴展(CCIe)總線以使得耦 合至CCIe總線的從設(shè)備可提取具有顯著低于CCIe總線的碼元傳輸速率的頻率的心跳時鐘。 在空閑模式中,主設(shè)備可按使空閑從設(shè)備能夠從CCIe總線中提取較低頻率心跳時鐘的方式 來重復(fù)傳送與CCIe協(xié)議一致的心跳字。
[0012] 本公開的某些方面涉及一種可由串行總線上的主設(shè)備執(zhí)行的數(shù)據(jù)通信方法。該方 法可包括:在第一操作模式期間在CCIe總線上以第一速率傳送第一多個字,第一多個字包 括數(shù)據(jù)或控制信息;以及在第二操作模式期間在CCIe總線上以第二速率重復(fù)傳送預(yù)定義控 制字??稍诘诙僮髂J浇K止之后在CCIe總線上以第一速率傳送第二多個字。第二速率可 以低于第一速率。在CCIe總線上傳送的每一個字可在碼元序列中傳送,其中該碼元序列中 的每一對連貫碼元包括兩個不同碼元。接收機可被配置成在兩個或更多個碼元在CCIe總線 上傳送時從CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取接收時鐘。
[0013] 在本公開的一方面,該預(yù)定義控制字可導(dǎo)致針對在CCIe總線上傳送的每一個預(yù)定 義控制字將在CCIe總線的第一導(dǎo)線上傳送的單個脈沖。
[0014] 在本公開的一方面,通過在與該預(yù)定義控制字相對應(yīng)的碼元序列中的碼元群之間 引入延遲來獲得第二速率。可在碼元群之間引入這些延遲以使得在每個延遲的歷時中, CCIe總線的兩根導(dǎo)線均未被驅(qū)動。
[0015] 在本公開的一方面,傳送該預(yù)定義控制字在CCIe總線的信令狀態(tài)中生成同步碼 型。傳送該預(yù)定義控制字可包括將與該預(yù)定義控制字相對應(yīng)的碼元序列作為碼元群來傳 送。每一對連貫碼元群可由延遲分隔開。每一個碼元群可導(dǎo)致將在CCIe總線的第一導(dǎo)線上 傳送的脈沖,并且可在該脈沖在第一導(dǎo)線上傳送時使CCIe總線的第二導(dǎo)線的信令狀態(tài)保持 不變。
[0016] 在本公開的一方面,傳送該預(yù)定義控制字包括將與該預(yù)定義控制字相對應(yīng)的碼元 序列劃分成三碼元群。每一個三碼元群可以按第一碼元傳輸速率在CCIe總線上傳送,并且 下一個三碼元群中的第一碼元的傳輸可隨后被延遲。傳送第一多個字可包括以第一碼元傳 輸速率傳送與第一多個字相對應(yīng)的碼元序列。
[0017] 在本公開的一方面,該碼元序列中的每一個碼元在該碼元在CCIe總線上傳送時確 定CCIe總線的至少兩根導(dǎo)線的信令狀態(tài)。
[0018] 本公開的某些方面涉及一種可被配置或適配成作為主設(shè)備在CCIe總線上操作的 裝置。該裝置可包括處理電路,該處理電路被配置成:在第一操作模式期間在CCIe總線上以 第一速率傳送第一多個字,第一多個字包括數(shù)據(jù)或控制信息;在第二操作模式期間在CCIe 總線上以第二速率重復(fù)傳送預(yù)定義控制字;以及在第二操作模式終止之后在CCIe總線上以 第一速率傳送第二多個字。第二速率可以低于第一速率。在CCIe總線上傳送的每一個字可 在碼元序列中傳送,其中該碼元序列中的每一對連貫碼元包括兩個不同碼元。接收機可被 配置成在兩個或更多個碼元在CCIe總線上傳送時從CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取接收 時鐘。
[0019] 本公開的某些方面涉及一種可被配置或適配成作為主設(shè)備在CCIe總線上操作的 裝備。該裝備可包括:用于在第一操作模式期間在CCIe總線上以第一速率傳送第一多個字 的裝置,第一多個字包括數(shù)據(jù)或控制信息;用于在第二操作模式期間在CCIe總線上以第二 速率重復(fù)傳送預(yù)定義控制字的裝置;以及用于在第二操作模式終止之后在CCIe總線上以第 一速率傳送第二多個字的裝置。第二速率可以低于第一速率。在CCIe總線上傳送的每一個 字可在碼元序列中傳送,其中該碼元序列中的每一對連貫碼元包括兩個不同碼元。接收機 可被配置成在兩個或更多個碼元在CCIe總線上傳送時從CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取 接收時鐘。
[0020] 本公開的某些方面涉及一種可包括或維持指令和數(shù)據(jù)的存儲介質(zhì)。在一個示例 中,該存儲介質(zhì)包括非瞬態(tài)存儲介質(zhì)。當被執(zhí)行時,這些指令可使一個或多個處理器:在第 一操作模式期間在CCIe總線上以第一速率傳送第一多個字,第一多個字包括數(shù)據(jù)或控制信 息;在第二操作模式期間在CCIe總線上以第二速率重復(fù)傳送預(yù)定義控制字;以及在第二操 作模式終止之后在CCIe總線上以第一速率傳送第二多個字。第二速率可以低于第一速率。 在CCIe總線上傳送的每一個字可在碼元序列中傳送,其中該碼元序列中的每一對連貫碼元 包括兩個不同碼元。接收機可被配置成在兩個或更多個碼元在CCIe總線上傳送時從CCIe總 線的信令狀態(tài)轉(zhuǎn)變中提取接收時鐘。
[0021] 本公開的某些方面涉及一種可由串行總線上的從設(shè)備執(zhí)行的數(shù)據(jù)通信方法。該方 法可包括在處于傳送操作模式時生成傳送時鐘,在另一設(shè)備正在CCIe總線上傳送信息時從 CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取接收時鐘,在冬眠或空閑操作模式期間抑制生成至少一個 時鐘信號,以及在冬眠或空閑操作模式期間使用該接收時鐘來控制該從設(shè)備的一個或多個 操作。該傳送時鐘可被用于在將在CCIe總線的一對連接器上傳送的碼元序列中編碼數(shù)據(jù)或 控制信息。在CCIe總線上傳送的每一對連貫碼元可包括兩個不同碼元。
[0022] 在本公開的一方面,該方法包括在該從設(shè)備不在CCIe總線上傳送碼元時抑制生成 該傳送時鐘。
[0023] 在本公開的一方面,該接收時鐘在CCIe總線處于空閑操作模式時比在CCIe總線的 兩個節(jié)點之間傳送數(shù)據(jù)或控制信息時具有更長的周期。
[0024] 在本公開的一方面,提取該接收時鐘包括在CCIe總線處于空閑操作模式時從在 CCIe總線上傳送的碼元中提取心跳時鐘。該心跳時鐘可從與預(yù)定義控制字相對應(yīng)的碼元序 列中提取。該心跳時鐘可具有比在CCIe總線的兩個節(jié)點之間傳送數(shù)據(jù)或控制信息時從CCIe 總線提取的接收時鐘更低的頻率。
[0025] 在本公開的一方面,可在CCIe總線的信令狀態(tài)轉(zhuǎn)變中確定同步碼型。該同步碼型 可在CCIe總線處于空閑操作模式時由在CCIe總線上傳送的與預(yù)定義控制字相對應(yīng)的碼元 序列來生成。
[0026] 本公開的某些方面涉及一種可被配置或適配成作為從設(shè)備在CCIe總線上操作的 裝置。該裝置可包括處理電路,該處理電路被配置成在處于傳送操作模式時生成傳送時鐘, 在另一設(shè)備正在CCIe總線上傳送信息時從CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取接收時鐘,在冬 眠或空閑操作模式期間抑制生成至少一個時鐘信號,以及在冬眠或空閑操作模式期間使用 該接收時鐘來控制一個或多個操作。該傳送時鐘可被用于在將在CCIe總線的一對連接器上 傳送的碼元序列中編碼數(shù)據(jù)或控制信息。在CCIe總線上傳送的每一對連貫碼元可包括兩個 不同碼元。
[0027] 本公開的某些方面涉及一種可被配置或適配成作為從設(shè)備在CCIe總線上操作的 裝備。該裝備可包括用于在處于傳送操作模式時生成傳送時鐘的裝置、用于在另一設(shè)備正 在CCIe總線上傳送信息時從CCIe總線的信令狀態(tài)轉(zhuǎn)變中提取接收時鐘的裝置、用于在冬眠 操作模式期間抑制生成至少一個時鐘信號的裝置、以及用于在冬眠操作模式期間使用該接 收時鐘來控制一個或多個操作的裝置。該傳送時鐘可被用于在將在CCIe總線的一對連接器 上傳送的碼元序列中編碼數(shù)據(jù)或控制信息。在CCIe總線上傳送的每一對連貫碼元可包括兩 個不同碼元。
[0028] 本公開的某些方面涉及一種可包括或維持指令和數(shù)據(jù)的存儲介質(zhì)。在一個示例 中,該存儲介質(zhì)包括非瞬態(tài)存儲介質(zhì)。當被執(zhí)行時,這些指令可使一個或多個處理器在處于 傳送操作模式時生成傳送時鐘,在另一設(shè)備正在CCIe總線上傳送信息時從CCIe總線的信令 狀態(tài)轉(zhuǎn)變中提取接收時鐘,在冬眠或空閑操作模式期間抑制生成至少一個時鐘信號,以及 在冬眠或空閑操作模式期間使用該接收時鐘來控制一個或多個操作。該傳送時鐘可被用于 在將在CCIe總線的一對連接器上傳送的碼元序列中編碼數(shù)據(jù)或控制信息。在CCIe總線上傳 送的每一對連貫碼元可包括兩個不同碼元。
[0029] 附圖簡述
[0030] 圖1描繪了在各IC設(shè)備之間采用數(shù)據(jù)鏈路的裝置,該數(shù)據(jù)鏈路根據(jù)多個可用標準 之一來選擇性地操作。
[0031] 圖2解說了用于在IC設(shè)備之間采用數(shù)據(jù)鏈路的裝置的系統(tǒng)架構(gòu)。
[0032] 圖3是解說I2C-個字節(jié)寫數(shù)據(jù)操作的時序圖。
[0033] 圖4是解說根據(jù)CCIe協(xié)議的串行總線上的數(shù)據(jù)傳輸?shù)氖纠臅r序圖。
[0034] 圖5解說了根據(jù)本文公開的某些方面的發(fā)射機和接收機的某些方面。
[0035] 圖6解說了根據(jù)本文公開的某些方面的用于轉(zhuǎn)碼數(shù)據(jù)的編碼方案。
[0036] 圖7解說了 CCIe協(xié)議的某些方面的簡化示例。
[0037] 圖8解說了可在根據(jù)本文所公開的某些方面適配的接收機中使用的時鐘和數(shù)據(jù)恢 復(fù)電路的一個示例。
[0038] 圖9解說了根據(jù)本文所公開的一個或多個方面的由時鐘和數(shù)據(jù)恢復(fù)電路生成的某 些信號的定時。
[0039] 圖10解說了根據(jù)本文所公開的一個或多個方面提供的心跳時鐘的某些方面。
[0040] 圖11解說了根據(jù)本文所公開的一個或多個方面的在CCIe總線上傳送的碼元中編 碼心跳字。
[0041] 圖12解說了根據(jù)本文所公開的一個或多個方面的使用心跳字來生成的心跳時鐘。
[0042] 圖13是解說使用根據(jù)本文所公開的一個或多個方面提供的心跳時鐘的同步過程 的第一狀態(tài)圖。
[0043]圖14解說了可以模仿使用根據(jù)本文所公開的一個或多個方面提供的心跳時鐘來 提供的同步字的傳輸序列的不例。
[0044] 圖15是解說使用根據(jù)本文所公開的一個或多個方面提供的心跳時鐘的同步過程 的第二狀態(tài)圖。
[0045] 圖16是解說采用可根據(jù)本文所公開的某些方面來適配的處理電路的裝置的示例 的框圖。
[0046] 圖17是根據(jù)本文所公開的一個或多個方面的用于由CCIe主設(shè)備執(zhí)行的數(shù)據(jù)通信 的方法的流程圖。
[0047] 圖18是解說根據(jù)本文所公開的一個或多個方面的CCIe主設(shè)備的硬件實現(xiàn)的示例 的示圖。
[0048] 圖19是根據(jù)本文所公開的一個或多個方面的用于由CCIe從設(shè)備執(zhí)行的數(shù)據(jù)通信 的方法的流程圖。
[0049] 圖20是解說根據(jù)本文所公開的一個或多個方面的CCIe從設(shè)備的硬件實現(xiàn)的示例 的示圖。
[0050] 詳細描述