一種多系統(tǒng)的升級(jí)裝置及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及系統(tǒng)軟件升級(jí)領(lǐng)域的信令與響應(yīng)式的升級(jí)方法，具體為一種多系統(tǒng)的升級(jí)裝置及方法。
【背景技術(shù)】
[0002]在目前的信號(hào)處理系統(tǒng)中(包含數(shù)字信號(hào)和模擬信號(hào))，一般在一個(gè)系統(tǒng)中包含了多個(gè)子系統(tǒng)。比如在ATM機(jī)中，一個(gè)ARM主系統(tǒng)控制著整個(gè)系統(tǒng)的啟動(dòng)與升級(jí)中樞，一個(gè)FPGA子系統(tǒng)負(fù)責(zé)接受和采集傳感器的數(shù)據(jù)，多個(gè)DSP子系統(tǒng)用于處理不同的傳感器數(shù)據(jù)。整個(gè)系統(tǒng)的升級(jí)需要可選擇性、可控制性;而且整個(gè)系統(tǒng)的啟動(dòng)也需要快速加載。
[0003]現(xiàn)有的升級(jí)技術(shù)通常是給每個(gè)模塊配置相應(yīng)的存儲(chǔ)器存儲(chǔ)代碼，給每個(gè)模塊一個(gè)升級(jí)接口用于后續(xù)的子系統(tǒng)的軟件升級(jí)。這種設(shè)計(jì)一方面增加了硬件成本以及接口開(kāi)發(fā)的軟件成本，另一方面在系統(tǒng)的管理、選擇性升級(jí)、可控制性升級(jí)等方面有很大缺陷，因此有必要進(jìn)行改進(jìn)。

【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種多系統(tǒng)的升級(jí)裝置及方法。
[0005]本發(fā)明所采用的技術(shù)方案是:一種多系統(tǒng)的升級(jí)裝置，包括PC，ARM主系統(tǒng)，F(xiàn)PGA子系統(tǒng)和DSP子系統(tǒng)，所述PC通過(guò)USB與ARM主系統(tǒng)連接;所述ARM主系統(tǒng)的UPP接口與所述FPGA子系統(tǒng)的配置端口并行連接;所述ARM主系統(tǒng)采用SPI總線與DSP子系統(tǒng)并行連接。
[0006]作為該技術(shù)方案的改進(jìn)，所述DSP子系統(tǒng)至少有一個(gè)。
[0007]另一方面，本發(fā)明還提供一種多系統(tǒng)的升級(jí)方法，用于所述的升級(jí)裝置，包括步驟:
所述升級(jí)裝置上電；
經(jīng)由PC界面選定需要升級(jí)的系統(tǒng)，PC端經(jīng)由USB下發(fā)升級(jí)準(zhǔn)備信令至所述ARM主系統(tǒng)； 所述ARM主系統(tǒng)接收到所述信令并解析；
PC將升級(jí)文件通過(guò)USB下發(fā)至所述ARM主系統(tǒng)；
所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)；
所述需要升級(jí)的系統(tǒng)接收該升級(jí)文件并完成升級(jí)任務(wù)；
所述ARM主系統(tǒng)上報(bào)升級(jí)響應(yīng)結(jié)果至PC。
[0008]作為該技術(shù)方案的改進(jìn)，在所述ARM主系統(tǒng)接收到所述信令并解析的步驟，若是對(duì)子系統(tǒng)進(jìn)行升級(jí)，則將所述信令下發(fā)至需要升級(jí)的子系統(tǒng)，所述子系統(tǒng)接收到該升級(jí)信令，并返回升級(jí)響應(yīng);所述ARM主系統(tǒng)解析所述升級(jí)響應(yīng)并返回PC;若是需要對(duì)ARM主系統(tǒng)升級(jí)，則直接返回升級(jí)準(zhǔn)備信令的響應(yīng)至PC。
[0009]作為該技術(shù)方案的改進(jìn)，在所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)的步驟中，若是升級(jí)所述ARM主系統(tǒng)，則直接進(jìn)行升級(jí)并返回升級(jí)結(jié)果至PC。
[0010]作為該技術(shù)方案的進(jìn)一步改進(jìn)，若是升級(jí)子系統(tǒng)，所述DSP子系統(tǒng)、FPGA子系統(tǒng)接收到ARM主系統(tǒng)下發(fā)的升級(jí)信令，并將ARM主系統(tǒng)下發(fā)的升級(jí)文件升級(jí)至指定的地址空間。
[0011]本發(fā)明的有益效果是:本發(fā)明通過(guò)提供一種多系統(tǒng)的升級(jí)裝置及方法，利用USB來(lái)實(shí)現(xiàn)多系統(tǒng)的升級(jí)，其在不增加額外器件的基礎(chǔ)上，解決了需要為每個(gè)系統(tǒng)獨(dú)立設(shè)計(jì)一個(gè)升級(jí)接口，以及升級(jí)所需要的控制器件的問(wèn)題，使得軟件實(shí)現(xiàn)以及數(shù)據(jù)通信流程簡(jiǎn)單明了，節(jié)約了需要對(duì)每個(gè)子系統(tǒng)單獨(dú)升級(jí)的實(shí)現(xiàn)成本。
【附圖說(shuō)明】
[0012]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說(shuō)明:
圖1是本發(fā)明系統(tǒng)結(jié)構(gòu)的一實(shí)施例的示意圖；
圖2是本發(fā)明另一實(shí)施例的示意圖。
【具體實(shí)施方式】
[0013]需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0014]參照?qǐng)D1，為本發(fā)明系統(tǒng)結(jié)構(gòu)的一實(shí)施例的示意圖。一種多系統(tǒng)的升級(jí)裝置，包括PC，ARM主系統(tǒng)，F(xiàn)PGA子系統(tǒng)和DSP子系統(tǒng)，所述PC通過(guò)USB與ARM主系統(tǒng)連接;所述ARM主系統(tǒng)的UPP接口與所述FPGA子系統(tǒng)的配置端口并行連接;所述ARM主系統(tǒng)采用SPI總線與D SP子系統(tǒng)并行連接。進(jìn)一步，所述DSP子系統(tǒng)至少有一個(gè)。PC端鏈接這ARM主系統(tǒng)，ARM主系統(tǒng)上并行鏈接多個(gè)DSP子系統(tǒng)和FPGA子系統(tǒng)。ARM主系統(tǒng)通過(guò)USB連接PC端。
[0015]圖2是本發(fā)明另一實(shí)施例的示意圖。一種多系統(tǒng)的升級(jí)方法，用于所述的升級(jí)裝置，包括步驟:
所述升級(jí)裝置上電；
打開(kāi)PC界面，點(diǎn)擊需要升級(jí)的系統(tǒng)，PC端由USB下發(fā)升級(jí)準(zhǔn)備信令至所述ARM主系統(tǒng)； 所述ARM主系統(tǒng)接收到所述信令并解析；
PC將升級(jí)文件通過(guò)USB下發(fā)至所述ARM主系統(tǒng)；
所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)；
所述需要升級(jí)的系統(tǒng)接收該升級(jí)文件并完成升級(jí)任務(wù)；
所述ARM主系統(tǒng)上報(bào)升級(jí)響應(yīng)結(jié)果至PC。
[0016]優(yōu)選地，步驟所述ARM主系統(tǒng)接收到所述信令并解析，其中，若是對(duì)子系統(tǒng)進(jìn)行升級(jí)，則將所述信令下發(fā)至需要升級(jí)的子系統(tǒng)，所述子系統(tǒng)接收到該升級(jí)信令，并返回響應(yīng)；所述ARM主系統(tǒng)解析所述響應(yīng)并返回PC;若是需要對(duì)ARM主系統(tǒng)升級(jí)，則直接返回升級(jí)準(zhǔn)備信令的響應(yīng)至PC。
[0017]優(yōu)選地，步驟所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)，其中:若是升級(jí)所述ARM主系統(tǒng)，則直接進(jìn)行升級(jí)并返回升級(jí)結(jié)果至PC。
[0018]優(yōu)選地，若是升級(jí)子系統(tǒng)，所述DSP子系統(tǒng)、FPGA子系統(tǒng)接收到ARM主系統(tǒng)下發(fā)的升級(jí)信令，并將ARM主系統(tǒng)下發(fā)的升級(jí)文件升級(jí)至指定的地址空間。
[0019]具體地，首先進(jìn)入步驟I，整個(gè)裝置開(kāi)始上電；
接著進(jìn)入步驟2，點(diǎn)擊PC界面工具中的ARM主系統(tǒng)、DSP子系統(tǒng)、FPGA子系統(tǒng)中的任何一個(gè)。點(diǎn)擊后，PC將通過(guò)USB下發(fā)升級(jí)準(zhǔn)備信令到所述ARM主系統(tǒng)； 接著進(jìn)入步驟3，所述ARM主系統(tǒng)收到并解析升級(jí)準(zhǔn)備信令，如果升級(jí)準(zhǔn)備信令是需要對(duì)ARM主系統(tǒng)升級(jí)，則ARM主系統(tǒng)完成升級(jí)準(zhǔn)備的響應(yīng)操作；如果是需要對(duì)子系統(tǒng)升級(jí)，則ARM主系統(tǒng)將解析后的升級(jí)準(zhǔn)備信令下發(fā)到相應(yīng)的子系統(tǒng)；
接著進(jìn)入步驟4，所述ARM主系統(tǒng)或者子系統(tǒng)收到升級(jí)準(zhǔn)備信令，完成升級(jí)準(zhǔn)備的相應(yīng)操作；如果是對(duì)所述ARM主系統(tǒng)升級(jí)，則ARM主系統(tǒng)直接返回響應(yīng)到PC;如果是對(duì)子系統(tǒng)升級(jí)，則相應(yīng)的子系統(tǒng)將升級(jí)響應(yīng)返回到ARM主系統(tǒng)，ARM主系統(tǒng)根據(jù)響應(yīng)內(nèi)容解析子系統(tǒng)的升級(jí)準(zhǔn)備完成情況，并上報(bào)PC;
接著進(jìn)入步驟5，PC解析響應(yīng)，如果響應(yīng)成功，PC則通過(guò)USB下發(fā)準(zhǔn)備好的升級(jí)文件到ARM主系統(tǒng)，ARM主系統(tǒng)則根據(jù)需要升級(jí)的對(duì)象，對(duì)自己升級(jí)或者下發(fā)升級(jí)文件到相應(yīng)的子系統(tǒng)；
接著進(jìn)入步驟6，ARM主系統(tǒng)或者子系統(tǒng)接收完需要升級(jí)的文件，進(jìn)行升級(jí)；如果對(duì)ARM主系統(tǒng)升級(jí)，則ARM主系統(tǒng)直接返回升級(jí)結(jié)果到PC;如果是對(duì)子系統(tǒng)升級(jí)，則子系統(tǒng)進(jìn)行升級(jí)并返回升級(jí)成功與否的響應(yīng)到ARM主系統(tǒng)，所述ARM主系統(tǒng)將升級(jí)結(jié)果上報(bào)PC。升級(jí)人員通過(guò)PC界面的顯示判斷此次升級(jí)的結(jié)果成功還是失敗。
[0020]本發(fā)明可完成主控CPU系統(tǒng)、多個(gè)不同類型的子系統(tǒng)的升級(jí)操作等;多個(gè)DSP子系統(tǒng)的個(gè)數(shù)取決于SPI所能掛載的從設(shè)備的最大個(gè)數(shù)。
[0021]以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種多系統(tǒng)的升級(jí)裝置，其特征在于:包括PC，ARM主系統(tǒng)，F(xiàn)PGA子系統(tǒng)和DSP子系統(tǒng)，所述PC通過(guò)USB與ARM主系統(tǒng)連接;所述ARM主系統(tǒng)的UPP接口與所述FPGA子系統(tǒng)的配置端口并行連接;所述ARM主系統(tǒng)采用SPI總線與DSP子系統(tǒng)并行連接。2.根據(jù)權(quán)利要求1所述的多系統(tǒng)的升級(jí)裝置，其特征在于:所述DSP子系統(tǒng)至少有一個(gè)。3.—種多系統(tǒng)的升級(jí)方法，用于權(quán)利要求1至2任一項(xiàng)所述的升級(jí)裝置，其特征在于，包括步驟: 所述升級(jí)裝置上電； 經(jīng)由PC界面選定需要升級(jí)的系統(tǒng)，PC端經(jīng)由USB下發(fā)升級(jí)準(zhǔn)備信令至所述ARM主系統(tǒng)； 所述ARM主系統(tǒng)接收到所述信令并解析； PC將升級(jí)文件通過(guò)USB下發(fā)至所述ARM主系統(tǒng)； 所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)； 所述需要升級(jí)的系統(tǒng)接收該升級(jí)文件并完成升級(jí)任務(wù)； 所述ARM主系統(tǒng)上報(bào)升級(jí)響應(yīng)結(jié)果至PC。4.根據(jù)權(quán)利要求3所述的多系統(tǒng)的升級(jí)方法，其特征在于:在所述ARM主系統(tǒng)接收到所述信令并解析的步驟中，若是對(duì)子系統(tǒng)進(jìn)行升級(jí)，則將所述信令下發(fā)至需要升級(jí)的子系統(tǒng)，所述子系統(tǒng)接收到該升級(jí)信令，并返回升級(jí)響應(yīng);所述ARM主系統(tǒng)解析所述升級(jí)響應(yīng)并返回PC;若是需要對(duì)ARM主系統(tǒng)升級(jí)，則直接返回升級(jí)準(zhǔn)備信令的響應(yīng)至PC。5.根據(jù)權(quán)利要求4所述的多系統(tǒng)的升級(jí)方法，其特征在于:在所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)的步驟中，若是升級(jí)所述ARM主系統(tǒng)，則直接進(jìn)行升級(jí)并返回升級(jí)結(jié)果至PC。6.根據(jù)權(quán)利要求5所述的多系統(tǒng)的升級(jí)方法，其特征在于:若是升級(jí)子系統(tǒng)，所述DSP子系統(tǒng)、FPGA子系統(tǒng)接收到ARM主系統(tǒng)下發(fā)的升級(jí)信令，并將ARM主系統(tǒng)下發(fā)的升級(jí)文件升級(jí)至指定的地址空間。
【專利摘要】本發(fā)明公開(kāi)了一種多系統(tǒng)的升級(jí)裝置，包括PC，ARM主系統(tǒng)，F(xiàn)PGA子系統(tǒng)和DSP子系統(tǒng)，所述PC通過(guò)USB與ARM連接；ARM的UPP接口與FPGA子系統(tǒng)的配置端口并行連接；所述ARM采用SPI總線與DSP子系統(tǒng)并行連接。一種多系統(tǒng)的升級(jí)方法，用于所述的升級(jí)裝置：升級(jí)裝置上電；打開(kāi)PC界面，點(diǎn)擊需升級(jí)的系統(tǒng)，PC端由USB下發(fā)升級(jí)準(zhǔn)備信令至所述ARM主系統(tǒng)；所述ARM主系統(tǒng)接收到所述信令并解析；PC將升級(jí)文件通過(guò)USB下發(fā)至所述ARM主系統(tǒng)；所述ARM主系統(tǒng)將升級(jí)文件轉(zhuǎn)至需要升級(jí)的系統(tǒng)；所述升級(jí)系統(tǒng)接收該升級(jí)文件并完成升級(jí)；ARM主系統(tǒng)上報(bào)升級(jí)響應(yīng)結(jié)果至PC。本發(fā)明在不增加額外器件的基礎(chǔ)上，節(jié)約了需要對(duì)每個(gè)子系統(tǒng)單獨(dú)升級(jí)的實(shí)現(xiàn)成本，可應(yīng)用于系統(tǒng)升級(jí)領(lǐng)域。
【IPC分類】G06F9/445
【公開(kāi)號(hào)】CN105550004
【申請(qǐng)?zhí)枴緾N201610006484
【發(fā)明人】吳明宇, 楊瓊柱, 周敏
【申請(qǐng)人】新達(dá)通科技股份有限公司
【公開(kāi)日】2016年5月4日
【申請(qǐng)日】2016年1月5日