路的輸出端相連接； 第十五PMOS晶體管的源極和電源電壓端VDD相連接；第十五PMOS晶體管的漏極與第十六PMOS晶體管的源極相連接；第十六PMOS晶體管的漏極與第十七NMOS晶體管的漏極以及第四開關(guān)的一端相連接，第四開關(guān)的另一端與所述C端相連接；第十七NMOS晶體管的源極與第十八NMOS晶體管的漏極相連接，第十八NMOS晶體管的源極接地；第十五PMOS晶體管、第十六PMOS晶體管、第十七NMOS晶體管和第十八NMOS晶體管的柵極與所述高通電路的輸出端相連接。2.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述放大電路中，第十一PMOS晶體管，第十二 PMOS晶體管，第十三NMOS晶體管和第十四NMOS晶體管組成第一組放大電路；第十三PMOS晶體管，第十四PMOS晶體管，第十五NMOS晶體管和第十六NMOS晶體管組成第二組放大電路；第十五PMOS晶體管，第十六PMOS晶體管，第十七NMOS晶體管和第十八NMOS晶體管組成第三組放大電路；第一組放大電路中MOS晶體管的尺寸和第二組放大電路中MOS晶體管的尺寸相同，第三組放大電路中MOS晶體管的尺寸是第二組放大電路中MOS晶體管尺寸的2倍。3.如權(quán)利要求2所述的解調(diào)電路，其特征在于:所述放大電路中，第五PMOS晶體管，第六PMOS晶體管，第七NMOS晶體管和第八NMOS晶體管組成低增益線性放大電路，具有和所述第一組放大電路相同的電路尺寸。4.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述第三開關(guān)，由第五反相器，第六反相器和第二傳輸門組成；第五反相器和第六反相器依次串聯(lián)；第五反相器的輸出端與第二傳輸門的反相控制端相連接，第六反相器的輸出端與第二傳輸門的另一控制端相連接；第五反相器的輸入端作為輸入控制端。5.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述第四開關(guān)，由第七反相器，第八反相器和第三傳輸門組成；第七反相器和第八反相器依次串聯(lián)；第七反相器的輸出端與第三傳輸門的反相控制端相連接，第八反相器的輸出端與第三傳輸門的另一控制端相連接；第七反相器的輸入端作為輸入控制端。6.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述第三開關(guān)和第四開關(guān)默認(rèn)設(shè)置為不導(dǎo)通，如果第三開關(guān)導(dǎo)通，則增加信號(hào)幅度放大倍數(shù)，即增加解調(diào)靈敏度；如果第四開關(guān)導(dǎo)通，則繼續(xù)增加信號(hào)幅度放大倍數(shù)，即繼續(xù)增加解調(diào)靈敏度。7.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述檢波濾波電路，包括第一NMOS晶體管，第二 NMOS管，第一電阻，第二電阻，第二電容，第四電容和第一開關(guān)； 第一 NMOS晶體管的柵極和漏極與所述耦合電路副端電感的一端相連接，第二 NMOS管的柵極和漏極與所述耦合電路副端電感的另一端相連接，第一 NMOS晶體管的源極與第二NMOS管的源極和第一電阻、第二電阻以及第二電容的一端相連接；第一電阻和第二電容的另一端接地；第二電阻的另一端與第四電容的一端相連接，其連接的節(jié)點(diǎn)記為A ;第四電容的另一端與第一開關(guān)的一端相連接，第一開關(guān)的另一端接地。8.如權(quán)利要求1-7任一所述的解調(diào)電路，其特征在于:所述第一開關(guān)，由第一反相器，第二反相器和第十九NMOS晶體管組成；第一反相器和第二反相器依次串聯(lián)，第二反相器的輸出端與第十九NMOS晶體管的柵極相連接，第十九NMOS晶體管的漏極與所述第四電容的另一端相連接，第十九NMOS晶體管的源極接地；第一反相器的輸入端作為輸入控制端。9.如權(quán)利要求7所述的解調(diào)電路，其特征在于:所述第二電阻、第四電容和第一開關(guān)組成二級(jí)濾波；第一開關(guān)的默認(rèn)狀態(tài)根據(jù)系統(tǒng)需要設(shè)置，可以默認(rèn)導(dǎo)通，也可以默認(rèn)不導(dǎo)通；如果第一開關(guān)閉合導(dǎo)通，則降低解調(diào)靈敏度，反之則增加靈敏度。10.如權(quán)利要求7所述的解調(diào)電路，其特征在于:所述高通電路，包括第三NMOS晶體管至第六NMOS晶體管，第一 PMOS晶體管至PMOS晶體管，第三電容，第五電容和第二開關(guān)； 第一 PMOS晶體管和第三PMOS晶體管的源極和電源電壓端VDD相連接；第一 PMOS晶體管的漏極和第二PMOS晶體管的源極相連接；第三NMOS晶體管的源極與第四NMOS晶體管的漏極相連接；第四NMOS晶體管的源極接地；第三PMOS晶體管的漏極和第四PMOS晶體管的源極相連接；第五NMOS晶體管的源極與第六NMOS晶體管的漏極相連接；第六NMOS晶體管的源極接地；第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第六NMOS晶體管的柵極與第二 PMOS晶體管的漏極和第三NMOS晶體管的漏極相連接；第四PMOS晶體管和第五NMOS晶體管的柵極以及第四PMOS晶體管的漏極和第五NMOS晶體管的漏極相連接，其連接的節(jié)點(diǎn)記為B ;第三電容的一端與第五電容的一端相連接，并與所述檢波濾波電路的A端相連接；第五電容的另一端和第二開關(guān)的一端相連接，第二開關(guān)的另一端和第三電容的另一端相連接，并與所述B端相連接。11.如權(quán)利要求10所述的解調(diào)電路，其特征在于:所述第二開關(guān)，由第三反相器，第四反相器和第一傳輸門組成；第三反相器和第四反相器依次串聯(lián)；第三反相器的輸出端與第一傳輸門的反相控制端相連接，第四反相器的輸出端與第一傳輸門的另一控制端相連接；第一傳輸門的輸入端與所述第五電容的另一端相連接，第一反相器的輸入端作為輸入控制端。12.如權(quán)利要求10所述的解調(diào)電路，其特征在于:第二開關(guān)的默認(rèn)狀態(tài)根據(jù)系統(tǒng)需要設(shè)置，可以默認(rèn)導(dǎo)通，也可以默認(rèn)不導(dǎo)通；如果第二開關(guān)閉合導(dǎo)通，則增加解調(diào)靈敏度，反之則降低靈敏度。13.如權(quán)利要求2所述的解調(diào)電路，其特征在于:所述高通電路，包括第三NMOS晶體管至第六NMOS晶體管，第一 PMOS晶體管至PMOS晶體管，第三電容，第五電容和第二開關(guān)； 第一 PMOS晶體管和第三PMOS晶體管的源極和電源電壓端VDD相連接；第一 PMOS晶體管的漏極和第二PMOS晶體管的源極相連接；第三NMOS晶體管的源極與第四NMOS晶體管的漏極相連接；第四NMOS晶體管的源極接地；第三PMOS晶體管的漏極和第四PMOS晶體管的源極相連接；第五NMOS晶體管的源極與第六NMOS晶體管的漏極相連接；第六NMOS晶體管的源極接地；第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第六NMOS晶體管的柵極與第二 PMOS晶體管的漏極和第三NMOS晶體管的漏極相連接；第四PMOS晶體管和第五NMOS晶體管的柵極以及第四PMOS晶體管的漏極和第五NMOS晶體管的漏極相連接，其連接的節(jié)點(diǎn)記為B ;第三電容的一端與第五電容的一端相連接，并與所述檢波濾波電路的A端相連接；第五電容的另一端和第二開關(guān)的一端相連接，第二開關(guān)的另一端和第三電容的另一端相連接，并與所述B端相連接； 所述高通電路中，第一 PMOS晶體管，第二 PMOS晶體管，第三NMOS晶體管和第四NMOS晶體管組成分壓電路，具有和所述第一組放大電路相同的電路尺寸；第三PMOS晶體管，第四PMOS晶體管,第五NMOS晶體管和第六NMOS晶體管組成偏置電路,也具有和所述第一組放大電路相同的電路尺寸。
【專利摘要】本發(fā)明公開了一種靈敏度可調(diào)的解調(diào)電路，由耦合電路，檢波濾波電路，高通電路，放大電路，遲滯比較器以及驅(qū)動(dòng)電路組成；放大電路，包括：第七NMOS晶體管，第八NMOS晶體管，第十三NMOS晶體管至第十八NMOS晶體管，第五PMOS晶體管，第六PMOS晶體管，第十一PMOS管至第十六PMOS晶體管，第三開關(guān)和第四開關(guān)。所述第三開關(guān)和第四開關(guān)默認(rèn)設(shè)置為不導(dǎo)通，如果第三開關(guān)導(dǎo)通，則增加信號(hào)幅度放大倍數(shù)，即增加解調(diào)靈敏度；如果第四開關(guān)導(dǎo)通，則繼續(xù)增加信號(hào)幅度放大倍數(shù)，即繼續(xù)增加解調(diào)靈敏度。本發(fā)明根據(jù)系統(tǒng)或者根據(jù)讀卡機(jī)需求調(diào)整解調(diào)電路的靈敏度，使得卡片順利完成包絡(luò)信號(hào)的解調(diào)。
【IPC分類】G06K19/067
【公開號(hào)】CN105447547
【申請(qǐng)?zhí)枴緾N201410441215
【發(fā)明人】馬和良
【申請(qǐng)人】上海華虹集成電路有限責(zé)任公司
【公開日】2016年3月30日
【申請(qǐng)日】2014年9月1日