多路幀隨機(jī)數(shù)據(jù)驗(yàn)證處理方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通訊技術(shù)領(lǐng)域，尤其涉及多路幀隨機(jī)數(shù)據(jù)驗(yàn)證處理方法及裝置。
【背景技術(shù)】
[0002]在ASIC芯片設(shè)計(jì)和FPGA設(shè)計(jì)中，一般會先按照需求制定設(shè)計(jì)說明書。邏輯工程師們再按照設(shè)計(jì)說明書把這些具體的需求翻譯成verilog代碼。在翻譯成verilog代碼的過程中，會由于各種原因?qū)е聦懙膙erilog代碼存在功能性的錯(cuò)誤。在這種情況之下，通過邏輯驗(yàn)證來定位并改正設(shè)計(jì)中的錯(cuò)誤成為了保證設(shè)計(jì)功能正確的一種必要手段。在傳統(tǒng)驗(yàn)證方式不斷發(fā)展的背景下，0VM(0pen Verificat1n Methodology) > VMM (Verificat1nMethodology Manual)、UVM(Universal Verificat1n Methodology)驗(yàn)證方法學(xué)的出現(xiàn)極大地提升了驗(yàn)證效率。UVM(通用驗(yàn)證方法學(xué)，Universal Verificat1n Methodology),是基于0VM(0pen Verificat1n Methodology)發(fā)展而來的新一代驗(yàn)證方法學(xué)。傳統(tǒng)的驗(yàn)證手段對驗(yàn)證模塊激勵的添加會存在諸多的不便，特別是在對激勵的約束上，而UVM卻能很好地完成這個(gè)任務(wù)。UVM在system verilog的基礎(chǔ)上，定義了一些在驗(yàn)證平臺中經(jīng)常使用到的基類、宏、和塊語句。這些庫文件可以通過接口直接調(diào)用，方便對待驗(yàn)證模塊DUT(DesignUnder Test)的驗(yàn)證時(shí)定位錯(cuò)誤。
[0003]隨著光通信網(wǎng)絡(luò)的演化和驗(yàn)證技術(shù)的發(fā)展，以及FPGA的庫文件與EDA工具編譯的兼容性，ASIC芯片驗(yàn)證和FPGA邏輯驗(yàn)證趨向于統(tǒng)一。在這種前提下，光通信網(wǎng)絡(luò)的硬件邏輯驗(yàn)證時(shí)激勵所需要的多個(gè)多路幀數(shù)據(jù)及計(jì)數(shù)方式在驗(yàn)證平臺中變得很重要。一般的情況下，在設(shè)計(jì)驗(yàn)證平臺中實(shí)現(xiàn)多路幀隨機(jī)數(shù)的產(chǎn)生時(shí)，大多會一個(gè)一個(gè)地重復(fù)定義transact1n結(jié)構(gòu)，通過不斷地包裹來實(shí)現(xiàn)多路巾貞隨機(jī)數(shù)據(jù)的產(chǎn)生,再在驗(yàn)證平臺中加載給不同的幀數(shù)據(jù)信號。其缺陷在于，驗(yàn)證平臺加載受約束的隨機(jī)激勵復(fù)雜，導(dǎo)致驗(yàn)證平臺中調(diào)用UVM庫時(shí)的不確定性，使得系統(tǒng)運(yùn)行的穩(wěn)定性較差。
[0004]上述內(nèi)容僅用于輔助理解本發(fā)明的技術(shù)方案，并不代表承認(rèn)上述內(nèi)容是現(xiàn)有技術(shù)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于簡化驗(yàn)證平臺加載受約束的隨機(jī)激勵，減少驗(yàn)證平臺中調(diào)用UVM庫時(shí)的不確定性，提高系統(tǒng)運(yùn)行的穩(wěn)定性。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供的一種多路幀隨機(jī)數(shù)據(jù)驗(yàn)證處理方法包括以下步驟:
[0007]A、搭建通用驗(yàn)證平臺，預(yù)設(shè)transact1n組件、sequence組件、sequencer組件、driver組件、monitor組件、scoreboard組件及各組件的派生關(guān)系；
[0008]B、所述transact1n組件獲取目標(biāo)驗(yàn)證數(shù)據(jù)包中每一數(shù)據(jù)包的包結(jié)構(gòu)信息,并將每一數(shù)據(jù)包的包結(jié)構(gòu)信息以預(yù)置參數(shù)類型打包發(fā)送至sequence組件；
[0009]C、所述sequence組件根據(jù)所述每一數(shù)據(jù)包的包結(jié)構(gòu)信息生成隨機(jī)數(shù)，且每一數(shù)據(jù)包對應(yīng)的所有隨機(jī)數(shù)形成幀數(shù)據(jù)；
[0010]D、所述sequencer組件接收所述幀數(shù)據(jù)，并通過預(yù)置的TLM端口發(fā)送所述幀數(shù)據(jù)至所述driver組件；
[0011]E、所述driver組件在每接收到所述sequencer組件發(fā)送的一巾貞數(shù)據(jù)時(shí)，將接收到的當(dāng)前幀數(shù)據(jù)進(jìn)行隨機(jī)數(shù)抓取處理，得到多路隨機(jī)數(shù)據(jù)；并將所述多路隨機(jī)數(shù)據(jù)一一對應(yīng)賦值給預(yù)置臨時(shí)變量后，將所述預(yù)置臨時(shí)變量賦值到被調(diào)用任務(wù)的賦值語句中，以將所述預(yù)置臨時(shí)變量加載至待驗(yàn)證模塊；
[0012]F、所述monitor組件檢測所述待驗(yàn)證模塊輸出的檢測數(shù)據(jù)信息；
[0013]G、所述scoreboard組件對所述monitor組件檢測獲得的所述檢測數(shù)據(jù)信息進(jìn)行驗(yàn)證處理。
[0014]優(yōu)選地,所述步驟E包括:
[0015]所述driver組件在每接收到所述sequence組件發(fā)送的一巾貞數(shù)據(jù)時(shí)，將接收到的當(dāng)前幀數(shù)據(jù)打包至預(yù)置的數(shù)組內(nèi)；
[0016]在所述數(shù)組內(nèi)提取數(shù)據(jù)，得到多路隨機(jī)數(shù)據(jù)；
[0017]將所述多路隨機(jī)數(shù)據(jù)一一對應(yīng)賦值給預(yù)置臨時(shí)變量，并打包形成多路幀隨機(jī)數(shù)據(jù)；
[0018]啟動加載任務(wù)將所述多路幀隨機(jī)數(shù)據(jù)加載至所述待驗(yàn)證模塊的輸入端。
[0019]優(yōu)選地，所述啟動加載任務(wù)將所述多路幀隨機(jī)數(shù)據(jù)加載至所述待驗(yàn)證模塊的輸入端之后還包括:
[0020]所述driver組件根據(jù)所述多路幀隨機(jī)數(shù)據(jù)中的幀頭或幀尾統(tǒng)計(jì)所述多路幀隨機(jī)數(shù)據(jù)的路數(shù)。
[0021]優(yōu)選地,所述步驟A還包括預(yù)設(shè)reference_model組件；
[0022]所述步驟G之前還包括:
[0023]所述referencejnodel組件獲取所述多路幀隨機(jī)數(shù)據(jù)；并按照所述待驗(yàn)證模塊相同的功能對所述多路幀隨機(jī)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理后得到期望數(shù)據(jù)信息；
[0024]所述步驟G包括:
[0025]所述scoreboard組件接收所述檢測數(shù)據(jù)信息和所述期望數(shù)據(jù)信息；
[0026]比較所述檢測數(shù)據(jù)信息和所述期望數(shù)據(jù)信息；
[0027]輸出比較的結(jié)果。
[0028]優(yōu)選地，所述包結(jié)構(gòu)信息包括包頭、靜荷、負(fù)載、開銷字節(jié)位及數(shù)據(jù)包的約束條件。
[0029]此外，為實(shí)現(xiàn)上述目的，本發(fā)明還提供一種多路幀隨機(jī)數(shù)據(jù)驗(yàn)證處理裝置包括:
[0030]平臺搭建模塊，用于搭建通用驗(yàn)證平臺，預(yù)設(shè)transact1n組件、sequence組件、sequencer組件、driver組件、monitor組件、scoreboard組件及各組件的派生關(guān)系；
[0031]所述transact1n組件，用于獲取目標(biāo)驗(yàn)證數(shù)據(jù)包中每一數(shù)據(jù)包的包結(jié)構(gòu)信息，并將每一數(shù)據(jù)包的包結(jié)構(gòu)信息以預(yù)置參數(shù)類型打包發(fā)送至sequence組件；
[0032]所述sequence組件，用于根據(jù)所述每一數(shù)據(jù)包的包結(jié)構(gòu)信息生成隨機(jī)數(shù)，且每一數(shù)據(jù)包對應(yīng)的所有隨機(jī)數(shù)形成幀數(shù)據(jù)；
[0033]所述sequencer組件，用于接收所述幀數(shù)據(jù)，并通過預(yù)置的TLM端口發(fā)送所述幀數(shù)據(jù)至所述driver組件；
[0034]所述driver組件,用于在每接收到所述sequencer組件發(fā)送的一巾貞數(shù)據(jù)時(shí),將接收到的當(dāng)前幀數(shù)據(jù)進(jìn)行隨機(jī)數(shù)抓取處理，得到多路隨機(jī)數(shù)據(jù)；并將所述多路隨機(jī)數(shù)據(jù)一一對應(yīng)賦值給預(yù)置臨時(shí)變量后，將所述預(yù)置臨時(shí)變量賦值到被調(diào)用任務(wù)的賦值語句中，以將所述預(yù)置臨時(shí)變量加載至待驗(yàn)證模塊；
[0035]所述monitor組件，用于檢測所述待驗(yàn)證模塊輸出的檢測數(shù)據(jù)信息；
[0036]所述scoreboard組件，用于對所述monitor組件檢測獲得的所述檢測數(shù)據(jù)信息進(jìn)行驗(yàn)證處理。
[0037]優(yōu)選地，所述driver組件具體用于，在每接收到所述sequence組件發(fā)送的一中貞數(shù)據(jù)時(shí)，將接收到的當(dāng)前幀數(shù)據(jù)打包至預(yù)置的數(shù)組內(nèi)；在所述數(shù)組內(nèi)提取數(shù)據(jù)，得到多路隨機(jī)數(shù)據(jù)；將所述多路隨機(jī)數(shù)據(jù)一一對應(yīng)賦值給預(yù)置臨時(shí)變量，并打包形成多路幀隨機(jī)數(shù)據(jù)；啟動加載任務(wù)將所述多路幀隨機(jī)數(shù)據(jù)加載至所述待驗(yàn)證模塊的輸入端。
[0038]優(yōu)選地，所述driver組件還用于根據(jù)所述多路幀隨機(jī)數(shù)據(jù)中的幀頭或幀尾統(tǒng)計(jì)所述多路幀隨機(jī)數(shù)據(jù)的路數(shù)。
[0039]優(yōu)選地，所述平臺搭建模塊還用于預(yù)設(shè)reference_model組件；
[0040]所述reference_model組件,用于獲取所述多路巾貞隨機(jī)數(shù)據(jù)；并按照所述待驗(yàn)證模塊相同的功能對所述多路幀隨機(jī)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理后得到期望數(shù)據(jù)信息；
[0041]所述scoreboard組件具體用于，接收所述檢測數(shù)據(jù)信息和所述期望數(shù)據(jù)信息；t匕較所述檢測數(shù)據(jù)信息和所述期望數(shù)據(jù)信息；輸出比較的結(jié)果。
[0042]優(yōu)選地，所述包結(jié)構(gòu)信息包括包頭、靜荷、負(fù)載、開銷字節(jié)位及數(shù)據(jù)包的約束條件。
[0043]本發(fā)明實(shí)施例通過transact1n組件獲取目標(biāo)驗(yàn)證數(shù)據(jù)包中每一數(shù)據(jù)包的包結(jié)構(gòu)信息，并將每一數(shù)據(jù)包的包結(jié)構(gòu)信息以預(yù)置參數(shù)類型打包發(fā)送至sequence組件；由述sequence組件根據(jù)所述每一數(shù)據(jù)包的包結(jié)構(gòu)信息生成隨機(jī)數(shù)，且每一數(shù)據(jù)包對應(yīng)的所有隨機(jī)數(shù)形成巾貞數(shù)據(jù)；并通過driver組件在每接收到所述sequencer組件發(fā)送的一巾貞數(shù)據(jù)時(shí)，將接收到的當(dāng)前幀數(shù)據(jù)進(jìn)行隨機(jī)數(shù)抓取處理，得到多路隨機(jī)數(shù)據(jù)；并將所述多路隨機(jī)數(shù)據(jù)一一對應(yīng)賦值給預(yù)置臨時(shí)變量后，將所述預(yù)置臨時(shí)變量賦值到被調(diào)用任務(wù)的賦值語句中，以將所述預(yù)置臨時(shí)變量加載至待驗(yàn)證模塊；最后由scoreboard組件對所述monitor組件檢測獲得的所述檢測數(shù)據(jù)信息進(jìn)行