得到一第一使用者輸入，其中上述第一使用者輸入 是指示上述使用者界面中上述印刷電路板的一線路圖的一物件被選取； 根據(jù)上述物件的一屬性，從一數(shù)據(jù)庫中得到對應(yīng)于上述屬性的多個制約設(shè)定； 顯示上述多個制約設(shè)定于上述使用者界面的一視窗； 經(jīng)由上述使用者界面，得到一第二使用者輸入，其中上述第二使用者輸入是指示上述 視窗中上述多個制約設(shè)定的一個被選??；W及 指定對應(yīng)于所選取的上述制約設(shè)定的至少一制約參數(shù)給上述物件，并貼附對應(yīng)于上述 物件的上述屬性的一標(biāo)簽于上述線路圖的上述物件上。
2. 如權(quán)利要求1所述的電路設(shè)計方法，還包括： 根據(jù)上述線路圖的上述標(biāo)簽，產(chǎn)生上述線路圖的一制約參數(shù)表，其中上述制約參數(shù)表 包括對應(yīng)于上述物件的上述制約參數(shù)。
3. 如權(quán)利要求2所述的電路設(shè)計方法，還包括： 根據(jù)上述制約參數(shù)表W及上述線路圖，得到上述印刷電路板的一布局設(shè)計。
4. 如權(quán)利要求1所述的電路設(shè)計方法，其中上述屬性指示上述物件為上述線路圖的一 網(wǎng)絡(luò)、一接腳、一總線或是一元件。
5. 如權(quán)利要求4所述的電路設(shè)計方法，其中當(dāng)上述屬性指示上述物件為上述線路圖的 上述網(wǎng)絡(luò)或是上述接腳時，每一上述制約設(shè)定為一第一制約設(shè)定，其中上述第一制約設(shè)定 包括上述印刷電路板的一設(shè)計原則，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一第一圖樣。
6. 如權(quán)利要求5所述的電路設(shè)計方法，其中當(dāng)上述屬性指示上述物件為上述線路圖的 上述總線時，每一上述制約設(shè)定為一第二制約設(shè)定，其中上述第二制約設(shè)定包括多個上述 第一制約設(shè)定，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一第二圖樣。
7. 如權(quán)利要求6所述的電路設(shè)計方法，其中當(dāng)上述屬性指示上述物件為上述線路圖的 上述元件時，每一上述制約設(shè)定為一第H制約設(shè)定，其中上述第H制約設(shè)定包括多個上述 第二制約設(shè)定W及多個上述第一制約設(shè)定，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一第H圖 樣。
8. 如權(quán)利要求7所述的電路設(shè)計方法，其中上述第一圖樣、上述第二圖樣W及上述第 H圖樣具有不同的形狀或是顏色。
9. 如權(quán)利要求1所述的電路設(shè)計方法，還包括： 顯示上述線路圖上未具有上述標(biāo)簽的物件于上述使用者界面。
10. 如權(quán)利要求1所述的電路設(shè)計方法，其中上述制約參數(shù)用W定義上述印刷電路板 的貫穿孔、電壓、電流、走線的設(shè)計原則。
11. 一種電路設(shè)計模擬系統(tǒng)，適用于一印刷電路板，包括： 一顯示器，用W顯示一布局工具的一使用者界面； 一儲存裝置，包括一數(shù)據(jù)庫；W及 一處理器，禪接于上述顯示器W及上述儲存裝置，用W經(jīng)由上述使用者界面而得到一 第一使用者輸入W及一第二使用者輸入，其中上述第一使用者輸入指示上述使用者界面中 上述印刷電路板的一線路圖的一物件被選?。? 其中上述處理器根據(jù)上述物件的一屬性，而從上述數(shù)據(jù)庫中得到對應(yīng)于上述屬性的多 個制約設(shè)定； 其中上述處理器顯示上述多個制約設(shè)定于上述使用者界面的一視窗，W及上述第二使 用者輸入指示上述視窗中上述多個制約設(shè)定的一個被選?。? 其中上述處理器指定對應(yīng)于所選取的上述制約設(shè)定的至少一制約參數(shù)給上述物件，并 貼附對應(yīng)于上述物件的上述屬性的一標(biāo)簽于上述線路圖的上述物件上。
12. 如權(quán)利要求11所述的電路設(shè)計模擬系統(tǒng)，其中上述處理器根據(jù)上述線路圖的上述 標(biāo)簽而產(chǎn)生上述線路圖的一制約參數(shù)表，其中上述制約參數(shù)表包括對應(yīng)于上述物件的上述 制約參數(shù)。
13. 如權(quán)利要求12所述的電路設(shè)計模擬系統(tǒng)，其中上述印刷電路板的一布局設(shè)計根據(jù) 上述制約參數(shù)表W及上述線路圖而得到。
14. 如權(quán)利要求11所述的電路設(shè)計模擬系統(tǒng)，其中上述屬性指示上述物件為上述線路 圖的一網(wǎng)絡(luò)、一接腳、一總線或是一元件。
15. 如權(quán)利要求14所述的電路設(shè)計模擬系統(tǒng)，其中當(dāng)上述屬性指示上述物件為上述線 路圖的上述網(wǎng)絡(luò)或是上述接腳時，每一上述多個制約設(shè)定為一第一制約設(shè)定，其中上述第 一制約設(shè)定包括上述印刷電路板的一設(shè)計原則，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一第 一圖樣。
16. 如權(quán)利要求15所述的電路設(shè)計模擬系統(tǒng)，其中當(dāng)上述屬性指示上述物件為上述線 路圖的上述總線時，每一上述多個制約設(shè)定為一第二制約設(shè)定，其中上述第二制約設(shè)定包 括多個上述第一制約設(shè)定，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一第二圖樣。
17. 如權(quán)利要求16所述的電路設(shè)計模擬系統(tǒng)，其中當(dāng)上述屬性指示上述物件為上述線 路圖的上述元件時，每一上述制約設(shè)定為一第H制約設(shè)定，其中上述第H制約設(shè)定包括多 個上述第二制約設(shè)定W及多個上述第一制約設(shè)定，W及上述標(biāo)簽具有對應(yīng)于上述屬性的一 第H圖樣。
18. 如權(quán)利要求17所述的電路設(shè)計模擬系統(tǒng)，其中上述第一圖樣、上述第二圖樣W及 上述第H圖樣具有不同的形狀或是顏色。
19. 如權(quán)利要求11所述的電路設(shè)計模擬系統(tǒng)，其中上述處理器顯示上述線路圖上未具 有上述標(biāo)簽的物件于上述顯示器的上述使用者界面。
20. 如權(quán)利要求10所述的電路設(shè)計模擬系統(tǒng)，其中上述制約參數(shù)用W定義上述印刷電 路板的貫穿孔、電壓、電流、走線的設(shè)計原則。
【專利摘要】本發(fā)明涉及印刷電路板的電路設(shè)計模擬系統(tǒng)及其電路設(shè)計方法。該電路設(shè)計方法，適用于一印刷電路板。經(jīng)由一布局工具的一使用者界面，得到一第一使用者輸入，其中第一使用者輸入是指示使用者界面中印刷電路板的一線路圖的一物件被選取。根據(jù)物件的一屬性，從一數(shù)據(jù)庫中得到對應(yīng)于屬性的多個制約設(shè)定。顯示多個制約設(shè)定于使用者界面的一視窗。經(jīng)由使用者界面，得到一第二使用者輸入，其中第二使用者輸入是指示視窗中多個制約設(shè)定的一個被選取。指定對應(yīng)于所選取的制約設(shè)定的至少一制約參數(shù)給物件，并貼附對應(yīng)于物件的屬性的一標(biāo)簽于線路圖的物件上。
【IPC分類】G06F17-50
【公開號】CN104636529
【申請?zhí)枴緾N201310625242
【發(fā)明人】林鳳玲, 張瑞榮, 郭文瑞
【申請人】緯創(chuàng)資通股份有限公司
【公開日】2015年5月20日
【申請日】2013年11月28日
【公告號】US20150135157