印刷電路板的電路設(shè)計模擬系統(tǒng)及其電路設(shè)計方法
【專利摘要】本發(fā)明提供一種電路設(shè)計方法，適用于一印刷電路板。經(jīng)由一使用者介面，得到欲設(shè)置在上述印刷電路板的一集成電路的復(fù)數(shù)規(guī)格參數(shù)。根據(jù)上述規(guī)格參數(shù)，得到上述集成電路于上述印刷電路板的一扇出腳位。根據(jù)上述扇出腳位以及上述規(guī)格參數(shù)，決定上述印刷電路板的一工藝類型。根據(jù)上述工藝類型，得到設(shè)置上述集成電路于上述印刷電路板所需的一印刷電路板層數(shù)以及一密度值。通過本發(fā)明提供的設(shè)計方法，可對印刷電路板層數(shù)、密度值與工藝類型進行自動模擬分析與判斷，從而替代費時又費力的人工作業(yè)模式。
【專利說明】印刷電路板的電路設(shè)計模擬系統(tǒng)及其電路設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電路設(shè)計方法，且特別是關(guān)于一種印刷電路板的電路設(shè)計方法。
【背景技術(shù)】
[0002]在電子產(chǎn)品的開發(fā)成本中，印刷電路板(Printed Circuit Board, PCB)的價格幾乎占了整體三分之一至二分之一的比例。因此，印刷電路板的價格對產(chǎn)品整體的價格具有決定性的影響。印刷電路板的價格取決于印刷電路板的布局層數(shù)以及印刷電路板的工藝。傳統(tǒng)上，必須先請機構(gòu)工程師與電子工程師準(zhǔn)備相關(guān)數(shù)據(jù)給布局(layout)工程師，再由布局工程師透過布局工具/軟件來實際擺放零件與布線，因此需要花費2?3天的時間才能得知布局層數(shù)等結(jié)果。
[0003]因此，需要一種自動化模擬程序能即時地進行印刷電路板層數(shù)與工藝的模擬分析。
【發(fā)明內(nèi)容】
[0004]本發(fā)明提供一種電路設(shè)計方法，適用于一印刷電路板。經(jīng)由一使用者介面，得到欲設(shè)置在上述印刷電路板的一集成電路的復(fù)數(shù)規(guī)格參數(shù)。根據(jù)上述規(guī)格參數(shù)，得到上述集成電路于上述印刷電路板的一扇出腳位。根據(jù)上述扇出腳位以及上述規(guī)格參數(shù)，決定上述印刷電路板的一工藝類型。根據(jù)上述工藝類型，得到設(shè)置上述集成電路于上述印刷電路板所需的一印刷電路板層數(shù)以及一密度值。
[0005]再者，本發(fā)明提供一種電路設(shè)計模擬系統(tǒng)，適用于一印刷電路板。上述電路設(shè)計模擬系統(tǒng)包括:一顯示器，用以顯示一使用者介面；以及一處理器，耦接于上述顯示器。上述處理器經(jīng)由上述使用者介面而得到欲設(shè)置在上述印刷電路板的一集成電路的復(fù)數(shù)規(guī)格參數(shù)。上述處理器根據(jù)上述規(guī)格參數(shù)而得到上述集成電路于上述印刷電路板的一扇出腳位，以決定上述印刷電路板的一工藝類型。上述處理器根據(jù)上述工藝類型而得到設(shè)置上述集成電路于上述印刷電路板所需的一印刷電路板層數(shù)以及一密度值。
[0006]借助上述技術(shù)方案至少之一，可對印刷電路板層數(shù)、密度值與工藝類型進行自動模擬分析與判斷，從而替代費時又費力的人工作業(yè)模式。
【專利附圖】
【附圖說明】
[0007]圖1是根據(jù)本發(fā)明一實施例所述的適用于一印刷電路板的電路設(shè)計模擬系統(tǒng)的結(jié)構(gòu)框圖；
[0008]圖2是根據(jù)本發(fā)明一實施例所述的適用于一印刷電路板的電路設(shè)計方法的流程圖；
[0009]圖3是根據(jù)本發(fā)明一實施例所述的執(zhí)行扇出分析的流程圖；
[0010]圖4是根據(jù)本發(fā)明一實施例所述的使用者介面，用以設(shè)定集成電路的規(guī)格參數(shù)；[0011]圖5是根據(jù)本發(fā)明一實施例所述的執(zhí)行密度分析的流程圖；
[0012]圖6是根據(jù)本發(fā)明一實施例所述的使用者介面，用以設(shè)定印刷電路板的印刷電路板參數(shù)；
[0013]圖7是根據(jù)本發(fā)明另一實施例所述的使用者介面，用以設(shè)定印刷電路板的印刷電路板參數(shù)；
[0014]圖8是根據(jù)本發(fā)明一實施例所述的執(zhí)行密度判別的流程圖；以及
[0015]圖9是根據(jù)本發(fā)明一實施例所述的使用者介面，用以顯示執(zhí)行圖2的電路設(shè)計方法的密度數(shù)據(jù)。
[0016]附圖標(biāo)記
[0017]10?處理器；
[0018]20?顯示器；
[0019]30?儲存裝置；
[0020]40、400、600、700、900 ?使用者介面；
[0021 ] 100?電路設(shè)計模擬系統(tǒng)；
[0022]S202-S220、S302-S314、S502-S506、S802-S810 ?步驟。
【具體實施方式】
[0023]為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下:
[0024]實施例:
[0025]圖1是根據(jù)本發(fā)明一實施例所述的適用于一印刷電路板的電路設(shè)計模擬系統(tǒng)100的結(jié)構(gòu)框圖。電路設(shè)計模擬系統(tǒng)100包括處理器10、顯示器20以及儲存裝置30。顯示器20用以顯示使用者介面40。處理器10耦接于顯示器20，因此使用者可透過顯示器20上的使用者介面40輸入欲模擬的集成電路的相關(guān)信息，例如規(guī)格參數(shù)、集成電路的產(chǎn)品類型等。在接收到集成電路的相關(guān)信息之后，處理器10會根據(jù)儲存在儲存裝置30的相關(guān)數(shù)據(jù)庫來執(zhí)行自動化模擬程序，以便得到欲設(shè)置在印刷電路板的該集成電路所需使用到的印刷電路板層數(shù)、密度值以及制造成本等訊息。
[0026]圖2是根據(jù)本發(fā)明一實施例所述的適用于一印刷電路板的電路設(shè)計方法的流程圖。同時參考圖1以及圖2，首先，在步驟S202，處理器10可透過使用者介面40得到欲設(shè)置在印刷電路板的集成電路的產(chǎn)品類型，例如該集成電路為中央處理器、芯片組或是圖形處理器等等。在此實施例中，集成電路的產(chǎn)品類型會影響印刷電路板的層數(shù)以及密度值。此外，該集成電路為球柵陣列封裝(ball grid array, BGA)的芯片。接著,處理器10會判斷使用者是否在設(shè)計布局軟件(例如Allegro)上執(zhí)行此實施例的印刷電路板的電路設(shè)計方法(步驟S204)。若否，處理器10會判定使用者是在全球信息網(wǎng)(Web)的介面上執(zhí)行此實施例的印刷電路板的電路設(shè)計方法(步驟S206)。接著，處理器10會啟動BGA模擬器(步驟S208),以便執(zhí)行扇出(fanout)分析而得到該集成電路的扇出腳位(footprint)(步驟S210)。反之，若處理器10判定使用者是在設(shè)計布局軟件(例如Allegro)上執(zhí)行此實施例的印刷電路板的電路設(shè)計方法，則處理器10會直接執(zhí)行扇出分析而得到該集成電路的扇出腳位(步驟S210)。接著，在步驟S212，處理器10會根據(jù)該集成電路的扇出腳位來進行工藝分析，以決定印刷電路板的工藝類型，例如高密度內(nèi)連線(High densityinterconnection, HDI)工藝或非HDI工藝。接著,在步驟S214,處理器10會根據(jù)所決定的印刷電路板的工藝類型進行密度分析，以便得到欲將該集成電路設(shè)置在印刷電路板上所需的電路板層數(shù)以及密度值，其中密度值是指示印刷電路板的銅箔使用空間比值。接著，在步驟S216，處理器10會對密度值進行判別，以進一步判斷該集成電路實際上在印刷電路板上的布局是否可行。接著，在步驟S218，可根據(jù)密度值的判別結(jié)果，使用者可透過使用者介面40來進一步對集成電路的相關(guān)信息(例如規(guī)格參數(shù)、集成電路的產(chǎn)品類型)進行修正,并重新執(zhí)行步驟S210。若不需要對參數(shù)進行修正，則處理器10會將詳細結(jié)果顯示于使用者介面40上，并將對應(yīng)于該集成電路的扇出腳位、工藝類型、印刷電路板層數(shù)以及密度值儲存在儲存裝置30中(步驟S220)。
[0027]圖3是根據(jù)本發(fā)明一實施例所述的執(zhí)行扇出分析(例如圖2的步驟S210)的流程圖。同時參考圖1以及圖3，首先，在步驟S302，處理器10會得到該集成電路的數(shù)據(jù)，例如產(chǎn)品編號。接著，處理器10會判斷該集成電路的數(shù)據(jù)是否儲存在儲存裝置30內(nèi)的密度模擬結(jié)果數(shù)據(jù)庫內(nèi)(步驟S304)。若是，則處理器10會從密度模擬結(jié)果數(shù)據(jù)庫內(nèi)得到該集成電路的密度模擬結(jié)果(步驟S306)，例如欲設(shè)置在印刷電路板的該集成電路所需使用到的印刷電路板層數(shù)、密度值以及制造成本等，并將密度模擬結(jié)果顯示在使用者介面40。若該集成電路的數(shù)據(jù)并未儲存在密度模擬結(jié)果數(shù)據(jù)庫內(nèi)，則處理器10會判斷該集成電路的數(shù)據(jù)是否儲存在儲存裝置30內(nèi)的布局零件數(shù)據(jù)庫內(nèi)(步驟S308)。若是，則處理器10會從布局零件數(shù)據(jù)庫內(nèi)得到該集成電路的扇出腳位(步驟S310)，并進行圖2的步驟212。若該集成電路的數(shù)據(jù)并未儲存在布局零件數(shù)據(jù)庫內(nèi)，則使用者可透過使用者介面40來對該集成電路的規(guī)格參數(shù)進行設(shè)定(步驟S312)。接著，處理器10便可根據(jù)所設(shè)定的規(guī)格參數(shù)建立扇出腳位(步驟 S314)。
[0028]圖4是根據(jù)本發(fā)明一實施例所述的使用者介面400，用以設(shè)定集成電路的規(guī)格參數(shù)(BGA Parameters)。在使用者介面400中，使用者可透過欄位名稱(Name)來輸入該集成電路的產(chǎn)品編號。因此，在圖3的步驟S304以及步驟S308中，處理器10便可判斷產(chǎn)品編號BGA645是否儲存在儲存裝置30內(nèi)的密度模擬結(jié)果數(shù)據(jù)庫或是布局零件數(shù)據(jù)庫中。若產(chǎn)品編號BGA645已儲存在密度模擬結(jié)果數(shù)據(jù)庫或是布局零件數(shù)據(jù)庫中，則表示該集成電路先前已分析過，則處理器10會將該集成電路的相關(guān)參數(shù)以及分析結(jié)果顯示在使用者介面40上。若產(chǎn)品編號BGA645并未儲存在密度模擬結(jié)果數(shù)據(jù)庫或是布局零件數(shù)據(jù)庫中，則使用者可透過使用者介面400進一步對該集成電路的規(guī)格參數(shù)進行設(shè)定。舉例來說，欄位高度(Height)用來設(shè)定該集成電路的高度。欄位Pad用來設(shè)定該集成電路的接腳尺寸。欄位pad to via用來設(shè)定該集成電路的接腳至穿孔的間距。欄位Need 9-Corner Padstack用來設(shè)定該集成電路的四個角落的接腳是否需要增大，以便增加零件的焊接性。此外，欄位PinCount用來設(shè)定該集成電路的接腳總數(shù)量。欄位Pitch用來設(shè)定該集成電路的接腳至接腳的間距。欄位Body用來設(shè)定該集成電路的大小。欄位Fanout Via用來設(shè)定扇出的穿孔規(guī)格。因此，一旦完成該集成電路的規(guī)格參數(shù)設(shè)定之后，處理器10便可根據(jù)規(guī)格參數(shù)的信息建立該集成電路的扇出腳位。接著，處理器10便可依據(jù)欄位Pitch與欄位Fan outvia的設(shè)定來對印刷電路板工藝進行分析(例如HDI or None HDI)，如圖2的步驟S212所顯示。在一實施例中，若依基本的設(shè)計規(guī)范條件所分析出的結(jié)果是HDI工藝，有可能的原因是因為欄位Pitch的值差了一點點，導(dǎo)致無法放置穿孔所致。此時，使用者可以藉由調(diào)整欄位Pad的設(shè)定，使處理器10再重新分析一次，則有可能就不需要HDI工藝。因此，使用者可透過使用者介面400來調(diào)整參數(shù)的設(shè)定值，以便得到更多分析的組合，以確保最低的印刷電路板的成本。
[0029]圖5是根據(jù)本發(fā)明一實施例所述的執(zhí)行密度分析(例如圖2的步驟S214)的流程圖。同時參考圖1以及圖5，首先，使用者可透過使用者介面40來對先前圖2的步驟S212所確定的工藝類型的印刷電路板參數(shù)進行設(shè)定(步驟S502)。接著，處理器10會根據(jù)所設(shè)定的印刷電路板參數(shù)來進行電路板層數(shù)的分析(步驟S504)。接著，處理器10會根據(jù)模擬的電路板層數(shù)來進行密度分析(步驟S506)，其中密度分析所得到的結(jié)果即為密度值(即電路板上銅箔使用空間比值)。
[0030]圖6是根據(jù)本發(fā)明一實施例所述的使用者介面600，用以設(shè)定印刷電路板的印刷電路板參數(shù)(Density Parameters)。在此實施例中，使用者介面600顯示非HDI工藝的印刷電路板參數(shù)。在使用者介面600中，處理器10會將模擬得到的電路板層數(shù)顯示在相關(guān)欄位中。舉例來說，欄位Total Layer Count顯示所需的印刷電路板的總層數(shù)。欄位RoutingLayer Count顯示印刷電路板中布線層的數(shù)量,而欄位Plane Layer Count顯示印刷電路板中平面層的數(shù)量。此外，欄位Trace Width顯示印刷電路板上走線的寬度。在此實施例中，使用者可透過使用者介面600來調(diào)整欄位Routing Layer Count、欄位Plane Layer Count以及欄位Trace Width。于是，處理器10可根據(jù)調(diào)整后的印刷電路板參數(shù)來重新進行密度分析。
[0031]圖7是根據(jù)本發(fā)明另一實施例所述的使用者介面700，用以設(shè)定印刷電路板的印刷電路板參數(shù)(Density Parameters)。在此實施例中，使用者介面700顯示HDI工藝的印刷電路板參數(shù)。相較于圖6的使用者介面600，使用者介面700更包括欄位Laser Count以及欄位HDI Type。欄位Laser Count用來設(shè)定進行激光的次數(shù),而欄位HDI Type用來設(shè)定HDI工藝的型態(tài)。因此，除了可調(diào)整欄位Routing Layer Count、欄位Plane Layer Count以及欄位Trace Width的參數(shù)值之外，使用者更可選擇不同型態(tài)的HDI工藝方式來進行進一步的分析。于是，處理器10可根據(jù)調(diào)整后的印刷電路板參數(shù)來重新進行密度分析。
[0032]處理器10所得到的密度值以及印刷電路板層數(shù)只是參考，此分析的結(jié)果并不代表實際的布局是可實施的。因此，為了確保分析的結(jié)果可應(yīng)用在實際的電路布局上，處理器10會根據(jù)過去實際做過的布局數(shù)據(jù)庫來進行密度判別，以歸類出可行性判斷的標(biāo)準(zhǔn)方式。為了擷取實際做過的布局數(shù)據(jù)庫的密度值，處理器10可在布局數(shù)據(jù)庫中自動擷取BGA零件的密度值。此外，使用者亦可設(shè)定BGA零件的布局的難易度權(quán)重值。于是，處理器10可根據(jù)實際做過的布局數(shù)據(jù)庫的密度值以及難易度權(quán)重值進行數(shù)據(jù)的分析與歸類，并將結(jié)果儲存在儲存裝置30的布局密度萃取數(shù)據(jù)庫中，以便進行密度判別。
[0033]圖8是根據(jù)本發(fā)明一實施例所述的執(zhí)行密度判別(例如圖2的步驟S216)的流程圖。首先，處理器10會判斷密度值是否大于第一參考值(步驟S802)。若是，則處理器10會判定該密度值為無效(步驟S804)，即該密度值在實際上的布局是非常困難或是無法達成。若密度值小于或等于第一參考值，則處理器10會進一步判斷密度值是否小于或等于第二參考值(步驟S806)，其中第二參考值小于第一參考值。若是，則處理器10會判定該密度值為有效，即該密度值在實際上的布局是可行的(步驟S810)。反之，若密度值大于第二參考值，則處理器10會判定該密度值在實際上的布局是具挑戰(zhàn)性的(步驟S808)。于是，使用者可透過使用者介面40來調(diào)整部分參數(shù)(圖2的步驟S218)，以便能得到小于或等于第二參考值的密度值。在此實施例中，第一參考值與第二參考值從儲存裝置30的布局密度萃取數(shù)據(jù)庫所得到。
[0034]參考回圖2，當(dāng)處理器10判定該密度值為有效(步驟S216)且使用者不需對參數(shù)進行修正(步驟S218)時，處理器10會根據(jù)儲存裝置30內(nèi)的各制造商的價格信息而分別得到對應(yīng)于每一制造商的制造成本。接著，處理器10會將詳細結(jié)果顯示在使用者介面40上(步驟S220)。圖9是根據(jù)本發(fā)明一實施例所述的使用者介面900，用以顯示執(zhí)行圖2的電路設(shè)計方法的密度數(shù)據(jù)(Density Data)。在使用者介面900中，全部面積(Total Area)表示印刷電路板中布線層的數(shù)量再乘上該集成電路的面積。頂層面積(Top Area)表示該集成電路的本體面積。穿孔面積(Via Area)表示布線層上穿孔的總面積。走線面積(TraceArea)表示全部走線的總面積。密度值(Density)表示頂層面積、穿孔面積與走線面積的總和與全部面積的比例。成本比例(Cost Ratio)是根據(jù)密度值所得到的最低制造成本。
[0035]根據(jù)本發(fā)明實施例的電路設(shè)計方法，不需要機構(gòu)工程師與電子工程師提供機構(gòu)圖與線路圖來進行布局設(shè)計，而可隨時進行自動模擬分析與判斷。因此，避免了費時又費力的人工作業(yè)模式，同時也能提供即時且可信賴的價格因子，于是可提升產(chǎn)品即時報價的應(yīng)變能力。通常，影響印刷電路板布局層數(shù)與工藝的主要因子即為所選用的BGA零件，一旦決定了 BGA零件的電路板層數(shù)與工藝，則整個印刷電路板的價格也就確定了。因此，透過處理器10來執(zhí)行自動化模擬分析程序，就可以即時模擬分析所使用的各型態(tài)的BGA零件，而得到即時的印刷電路板價格。此外，自動化模擬分析程序可架構(gòu)在既有的布局工具內(nèi)執(zhí)行，也可以架構(gòu)在WEB上，因此使用上較有彈性。
[0036]雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種電路設(shè)計方法，適用于一印刷電路板，其特征在于，所述方法包括: 經(jīng)由一使用者介面，得到欲設(shè)置在所述印刷電路板的一集成電路的復(fù)數(shù)規(guī)格參數(shù)； 根據(jù)所述規(guī)格參數(shù)，得到所述集成電路于所述印刷電路板的一扇出腳位； 根據(jù)所述扇出腳位以及所述規(guī)格參數(shù)，決定所述印刷電路板的一工藝類型；以及根據(jù)所述工藝類型，得到設(shè)置所述集成電路于所述印刷電路板所需的一印刷電路板層數(shù)以及一密度值。
2.根據(jù)權(quán)利要求1所述的電路設(shè)計方法，其特征在于，所述方法還包括: 判斷所述密度值是否有效； 當(dāng)所述密度值為有效時，得到一密度結(jié)果； 儲存所述密度結(jié)果、所述密度值以及所述規(guī)格參數(shù)至一密度模擬結(jié)果數(shù)據(jù)庫；以及 顯示所述印刷電路板層數(shù)、所述密度值以及所述密度結(jié)果于所述使用者介面。
3.根據(jù)權(quán)利要求2所述的電路設(shè)計方法，其特征在于，得到所述扇出腳位的步驟包括: 根據(jù)所述規(guī)格參數(shù)中接腳數(shù)量的信息、芯片尺寸的信息、接腳尺寸的信息以及接腳至穿孔的間距的信息，建立所述扇出腳位。
4.根據(jù)權(quán)利要求3所述的電路設(shè)計方法，其特征在于，所述建立所述扇出腳位的步驟包括: 判斷所述規(guī)格參數(shù)是否儲存在于所述密度模擬結(jié)果數(shù)據(jù)庫中； 當(dāng)所述規(guī)格參數(shù)未儲存在于所述密度模擬結(jié)果數(shù)據(jù)庫時，判斷所述規(guī)格參數(shù)是否存在于一布局零件數(shù)據(jù)庫中； 當(dāng)所述規(guī)格參數(shù)未儲存在于所述布局零件數(shù)據(jù)庫時，經(jīng)由所述使用者介面來設(shè)定所述規(guī)格參數(shù)；以及 根據(jù)已設(shè)定的所述規(guī)格參數(shù)，建立所述扇出腳位。
5.根據(jù)權(quán)利要求4所述的電路設(shè)計方法，其特征在于，所述建立所述扇出腳位的步驟還包括: 當(dāng)所述規(guī)格參數(shù)已儲存在于所述密度模擬結(jié)果數(shù)據(jù)庫時，從所述密度模擬結(jié)果數(shù)據(jù)庫得到所述密度值；以及 當(dāng)所述規(guī)格參數(shù)已儲存在于所述布局零件數(shù)據(jù)庫時，從所述布局零件數(shù)據(jù)庫得到所述扇出腳位。
6.根據(jù)權(quán)利要求3所述的電路設(shè)計方法，其特征在于，決定所述工藝類型的步驟包括: 根據(jù)所述扇出腳位以及所述規(guī)格參數(shù)中接腳至接腳的間距的信息以及扇出穿孔的信息，判斷所述印刷電路板的所述工藝類型是否為一高密度內(nèi)連線工藝。
7.根據(jù)權(quán)利要求3所述的電路設(shè)計方法，其特征在于，得到所述印刷電路板層數(shù)以及所述密度值的步驟包括: 經(jīng)由所述使用者介面，得到對應(yīng)于所述工藝類型的一印刷電路板參數(shù)； 根據(jù)所述印刷電路板參數(shù)，得到所述印刷電路板層數(shù)；以及 根據(jù)所述印刷電路板層數(shù)，得到所述密度值； 其中所述密度值是指示所述印刷電路板的銅箔使用空間比值。
8.根據(jù)權(quán)利要求7所述的電路設(shè)計方法，其特征在于，所述印刷電路板參數(shù)包括布線層數(shù)量的信息、平面層數(shù)量的信息以及走線寬度的信息。
9.根據(jù)權(quán)利要求7所述電路設(shè)計方法，其特征在于，所述判斷所述密度值是否有效的步驟包括: 當(dāng)所述密度值大于一第一參考值時，判斷所述密度值為無效； 當(dāng)所述密度值小于一第二參考值時，判斷所述密度值為有效；以及 當(dāng)所述密度值介于所述第一參考值與所述第二參考值之間時，調(diào)整所述印刷電路板參數(shù)或是所述規(guī)格參數(shù)，以便得到一新密度值； 其中所述第一參考值大于所述第二參考值。
10.根據(jù)權(quán)利要求9所述電路設(shè)計方法，其特征在于，得到所述密度結(jié)果的步驟包括: 根據(jù)所述印刷電路板層數(shù)、所述密度值以及復(fù)數(shù)個制造商的價格信息，分別得到對應(yīng)于每一所述制造商的制造成本； 其中所述密度結(jié)果是指示所述制造成本中的一最低制造成本。
11.一種電路設(shè)計模擬系統(tǒng)，適用于一印刷電路板，其特征在于，所述模擬系統(tǒng)包括: 一顯示器，用以顯示一使用者介面； 以及 一處理器，耦接于所述顯示器，用以經(jīng)由所述使用者介面而得到欲設(shè)置在所述印刷電路板的一集成電路的復(fù)數(shù)規(guī)格參數(shù)、根據(jù)所述規(guī)格參數(shù)而得到所述集成電路于所述印刷電路板的一扇出腳位，以決定所述印刷電路板的一工藝類型，以及根據(jù)所述工藝類型而得到設(shè)置所述集成電路于所述印刷電路板所需的一印刷電路板層數(shù)以及一密度值。
12.根據(jù)權(quán)利要求11所述的電路設(shè)計模擬系統(tǒng)，其特征在于，當(dāng)所述密度值為有效時，所述處理器根據(jù)所述密度值而得到一密度結(jié)果，并顯示所述印刷電路板層數(shù)、所述密度值以及所述密度結(jié)果于所述使用者介面。
13.根據(jù)權(quán)利要求12所述的電路設(shè)計模擬系統(tǒng)，其特征在于，所述規(guī)格參數(shù)包括接腳數(shù)量的信息、芯片尺寸的信息、接腳尺寸的信息、接腳至穿孔的間距的信息、接腳至接腳的間距的信息以及扇出穿孔的信息。
14.根據(jù)權(quán)利要求13所述的電路設(shè)計模擬系統(tǒng)，其特征在于，所述處理器根據(jù)所述接腳至接腳的間距的信息以及所述扇出穿孔的信息，判斷所述印刷電路板的所述工藝類型是否為一高密度內(nèi)連線工藝。
15.根據(jù)權(quán)利要求14所述的電路設(shè)計模擬系統(tǒng)，其特征在于，所述處理器更經(jīng)由所述使用者介面，而得到對應(yīng)于所述工藝類型的一印刷電路板參數(shù)，以及所述處理器根據(jù)所述印刷電路板參數(shù)而得到所述印刷電路板層數(shù)以及所述密度值，其中所述密度值是指示所述印刷電路板的銅箔使用空間比值。
16.根據(jù)權(quán)利要求15所述的電路設(shè)計模擬系統(tǒng)，其特征在于，所述印刷電路板參數(shù)包括布線層數(shù)量的信息、平面層數(shù)量的信息以及走線寬度的信息。
17.根據(jù)權(quán)利要求15所述的電路設(shè)計模擬系統(tǒng)，其特征在于，當(dāng)所述密度值大于一第一參考值時，所述處理器判斷所述密度值為無效、當(dāng)所述密度值小于一第二參考值時，所述處理器判斷所述密度值為有效，以及當(dāng)所述密度值介于所述第一參考值與所述第二參考值之間時，所述處理器經(jīng)由所述使用者介面得到已調(diào)整的所述印刷電路板參數(shù)或是已調(diào)整的所述規(guī)格參數(shù)，以便得到一新密度值，其中所述第一參考值大于所述第二參考值。
18.根據(jù)權(quán)利要求17所述的電路設(shè)計模擬系統(tǒng)，其特征在于，所述處理器根據(jù)所述印刷電路板層數(shù)、所述密度值以及復(fù)數(shù)個制造商的價格信息，而分別得到對應(yīng)于每一所述制造商的制造成本 ，以及所述密度結(jié)果是指示所述制造成本中的一最低制造成本。
【文檔編號】G06F17/50GK103678746SQ201210351466
【公開日】2014年3月26日 申請日期:2012年9月20日 優(yōu)先權(quán)日:2012年9月12日
【發(fā)明者】游葦凡, 亞力斯, 張瑞榮 申請人:緯創(chuàng)資通股份有限公司