專利名稱：具有地址變換的數(shù)據(jù)處理方法及設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有地址變換的數(shù)據(jù)處理方法及設(shè)備，這種方法及設(shè)備能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器執(zhí)行高速存取。
近來出現(xiàn)了對高速執(zhí)行數(shù)據(jù)處理的系統(tǒng)、例如打印機的需求。但是，由于存儲程序的ROM(只讀存儲器)低速存取數(shù)據(jù)，所以存在即使中央處理單元(CPU)能夠高速操作也需要等待這樣的問題，于是存取時間就較長。因此，為了解決這一問題，已有了實現(xiàn)這樣一種系統(tǒng)的技術(shù)，在該系統(tǒng)中把程序裝載入高速RAM(隨機存取存儲器)、例如具有頁面模式和超頁面模式等功能的靜態(tài)RAM、DRAM內(nèi)，對該RAM進行存取來執(zhí)行高速處理。以下是已有技術(shù)的說明。
已有技術(shù)1已
公開日本專利申請JP-9-160824公開了從只讀存儲器、例如ROM中讀出程序數(shù)據(jù)執(zhí)行處理的數(shù)據(jù)處理器。在該數(shù)據(jù)處理器中，在初始化時刻把存儲在通常被認為是低速存取的ROM內(nèi)的程序數(shù)據(jù)轉(zhuǎn)移到被認為是高速存取的RAM，一般情況下高速地從該RAM存取該程序數(shù)據(jù)。


圖1是在已
公開日本專利申請JP-9-160824中公開的簡要結(jié)構(gòu)圖。
在圖1中，當(dāng)在初始化時刻把開始信號輸入給定時發(fā)生器804時，地址發(fā)生器805就利用該定時發(fā)生器804產(chǎn)生的定時產(chǎn)生用來存取低速ROM 806的地址。
地址發(fā)生器805輸出的n比特地址輸入給ROM 806和多路復(fù)用器802，利用定時發(fā)生器804輸出的選擇信號slct把該n比特地址選作正常使用的地址發(fā)生器801輸出的地址并從多路復(fù)用器802將其輸出。
因此，在初始化時刻，地址發(fā)生器805的地址被選作RAM 803的地址，從ROM 806讀出的m比特數(shù)據(jù)寫入RAM 803。
相反地，在正常情況下，選擇地址發(fā)生器801的地址，RAM 803根據(jù)該地址輸出程序數(shù)據(jù)。于是，在初始化時刻，低速ROM 806的數(shù)據(jù)被轉(zhuǎn)移到RAM 803，而在正常情況下，從RAM 803存取數(shù)據(jù)。已有技術(shù)2已
公開日本專利申請JP-6-223205公開了在ROM和RAM中選擇一個區(qū)域的技術(shù)。
圖2和3是在已
公開日本專利申請JP-6-223205中公開的簡要結(jié)構(gòu)圖。
在圖2中，兩個地址設(shè)定寄存器901和902設(shè)定圖3存儲器映象中的ROM(或SRAM)和DRAM之間的地址邊界，分別設(shè)定為[400000H]和[B00000H](十六進制表示)。兩個比較器電路903和904比較地址設(shè)定寄存器901和902輸入的地址和通過地址總線輸入的地址的大小，判斷電路905確認存儲器映象已被分成圖3所示的三個地址區(qū)域。
三個配置寄存器(CR)906、907和908為ROM(SRAM)或DRAM配置三個地址。就是說，這樣執(zhí)行比特配置，即CR 906為ROM，CR 907為DRAM，而CR 908為ROM。根據(jù)判斷電路905的輸出和這三個寄存器配置的值，選擇電路909向控制電路911傳送表明哪一個存儲區(qū)是ROM、哪一個存儲區(qū)是DRAM的信息。
當(dāng)?shù)刂吩诳刂齐娐?11的DRAM區(qū)域內(nèi)時，就產(chǎn)生用于DRAM的控制信號，多路復(fù)用器910把地址分成列地址和行地址并輸出它們。
相反地，當(dāng)?shù)刂吩赗OM區(qū)域內(nèi)時，控制電路911就產(chǎn)生用于ROM的控制信號，直接輸出該地址。
于是，僅通過設(shè)定地址設(shè)定寄存器901和902以及設(shè)定配置寄存器906、907和908就可隨意確定使用ROM和DRAM中的哪一個。
此外，利用這一技術(shù)，還可以進行地址變換。例如，通過設(shè)定配置寄存器906、907和908，可把圖3A變換為圖3B，看起來象進行了地址變換。
已有技術(shù)3已
公開日本專利申請JP-60-91460公開了進行地址變換的技術(shù)。
圖4是在已
公開日本專利申請JP-60-91460中公開的簡要結(jié)構(gòu)圖。
在圖4中，中央處理單元(以下稱為“CPU”)1101輸出的地址傳送給地址檢測電路1103，當(dāng)該地址與預(yù)定地址一致時，就把這種一致告知門電路1104。
一旦接收到一致信息，門電路1104就選通，輸出在偏移寄存器1102內(nèi)的數(shù)據(jù)。
加法器1105把門電路1104的數(shù)據(jù)與CPU 1101的地址相加，輸出被變換地址。
當(dāng)?shù)刂窓z測電路1103確認CPU 1101的地址與預(yù)定地址不一致時，門電路1104就不選通，輸出“0”。于是，加法器1105將把CPU1101的地址與“0”相加，即輸出沒有被變換的原始地址。
對于已有技術(shù)1的已
公開日本專利申請JP-9-160824，由于設(shè)置成在正常情況下總是執(zhí)行從RAM的讀出，所以系統(tǒng)除了需要工作RAM外通常還需要用來存儲被傳送的ROM數(shù)據(jù)的RAM容量。因此，造成了系統(tǒng)成本增大和僅在初始化時刻才需要ROM的不足，從系統(tǒng)效率的觀點來看不夠有效。
對于已有技術(shù)2的已
公開日本專利申請JP-6-223205，利用公共地址總線轉(zhuǎn)換ROM(SRAM)的地址和DRAM的多路復(fù)用地址，以便簡化外部電路。但是，為了實現(xiàn)高速存取，近來通常這樣構(gòu)成系統(tǒng)，即分別設(shè)定ROM地址和DRAM地址，以便能夠同時存取它們。已有技術(shù)2的缺點是沒有考慮這種結(jié)構(gòu)。
作為已有技術(shù)2的效果，通過在初始化時刻把存儲區(qū)內(nèi)從地址
至[3FFFFFH]的ROM數(shù)據(jù)轉(zhuǎn)移到自[400000H]起的DRAM區(qū)域，就把地址例如從圖3A變換為圖3B，所以能夠?qū)崿F(xiàn)對高速SRAM的存取。但是，在這種情況下，不能夠?qū)崿F(xiàn)在變換之前直接對DRAM區(qū)域?qū)ぶ返拇嫒　＠?，在編程為在變換之前寫入[500000H]的情況下，會有這樣的問題，即在變換之后[500000H]變成了ROM，這樣就不能夠?qū)懭隱500000H]。
對于已有技術(shù)3的已
公開日本專利申請JP-60-91460，地址由地址檢測電路1103進行檢測，當(dāng)該地址與預(yù)定地址一致時，門電路1104就被打開，給該地址增加一偏移值。于是需要進行一致檢測的時間和進行加法的時間，這就造成了不能夠進行高速變換的問題。
為了解決上述問題，本發(fā)明的目的是提供帶有地址變換的數(shù)據(jù)處理方法及設(shè)備，這種方法及設(shè)備能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)有效地轉(zhuǎn)移到高速存取存儲器，以執(zhí)行對該數(shù)據(jù)的高速存取。
實現(xiàn)上述目的的本發(fā)明的特征在于具有下述結(jié)構(gòu)。
本發(fā)明的第一個方面是帶有地址變換的數(shù)據(jù)處理方法，該方法能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器執(zhí)行高速存取，包括以下步驟存儲器選擇步驟，選擇從低速存取存儲器或從高速存取存儲器存取數(shù)據(jù)；
被變換地址確定步驟，根據(jù)地址信號和中央處理單元設(shè)定的地址變換數(shù)據(jù)，確定該地址信號的被變換地址信號；比較步驟，比較該地址信號和低速存取存儲器內(nèi)的原始地址，判斷該地址信號是否與該原始地址一致；以及地址信號選擇步驟，根據(jù)存儲器選擇步驟的選擇結(jié)果知比較步驟的比較結(jié)果，選擇該地址信號或選擇該被變換地址信號，在該方法中，可從低速存取存儲器或從高速存取存儲器存取相同的數(shù)據(jù)。
本發(fā)明的第二個方面是根據(jù)第一個方面的數(shù)據(jù)處理方法，其中在被變換地址確定步驟中使用的地址信號的特征在于不是該信號的所有比特而只是其一些預(yù)定比特被設(shè)定。
本發(fā)明的第三個方面是根據(jù)第一或第二個方面的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟根據(jù)高速存取存儲器的空白區(qū)域容量的不同，在該空白區(qū)域的容量足以供數(shù)據(jù)處理用的情況下選擇從高速存取存儲器進行存取，而在該空白容量不足以供數(shù)據(jù)處理用的情況下選擇從低速存取存儲器進行存取。
本發(fā)明的第四個方面是根據(jù)第一或第二個方面的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟是通過讀出寫入非易失存儲器的選擇標記來執(zhí)行的。
本發(fā)明的第五個方面是根據(jù)第三個方面的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟是通過讀出寫入非易失存儲器的選擇標記來執(zhí)行的。
本發(fā)明的第六個方面是帶有地址變換的數(shù)據(jù)處理器，它能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器來高速地存取該數(shù)據(jù)，包括加法器部分，把一地址信號與中央處理單元設(shè)定的地址變換數(shù)據(jù)相加，確定相應(yīng)于該地址信號的被變換地址信號；判斷部分，判斷該地址信號是否與相應(yīng)于執(zhí)行數(shù)據(jù)轉(zhuǎn)移的低速存取存儲器的原始地址一致；以及選擇部分，根據(jù)判斷部分輸出的檢測信號選擇加法器部分確定的被變換地址信號，其中在加法器部分和判斷部分中的處理是并行執(zhí)行的。
本發(fā)明的第七個方面是帶有地址變換的數(shù)據(jù)處理器，它能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器來高速地存取該數(shù)據(jù)，包括
加法器部分，把一地址信號與中央處理單元設(shè)定的地址變換數(shù)據(jù)相加，確定相應(yīng)于該地址信號的被變換地址信號；判斷部分，判斷該地址信號是否與相應(yīng)于執(zhí)行數(shù)據(jù)轉(zhuǎn)移的低速存取存儲器的原始地址一致；以及選擇部分，根據(jù)判斷部分輸出的檢測信號和表示低速存取存儲器和高速存取存儲器的哪一個被用于存取數(shù)據(jù)的選擇數(shù)據(jù)，選擇該地址信號或選擇該被變換地址信號，其中在加法器部分和判斷部分中的處理是并行執(zhí)行的。
本發(fā)明的第八個方面是根據(jù)第六或第七個方面的帶有地址變換的數(shù)據(jù)處理器，其中在加法器部分中被處理的地址信號的特征在于不是該地址數(shù)據(jù)的所有比特而只是其一些預(yù)定比特被設(shè)定。
根據(jù)本發(fā)明的第一個方面，存儲器選擇步驟根據(jù)高速存取存儲器等的空白區(qū)域判斷是否可在高速存取存儲器內(nèi)對數(shù)據(jù)進行處理。
此外，為了能夠根據(jù)地址信號存取高速存取存儲器的被變換地址，首先在被變換地址確定步驟中根據(jù)地址信號和地址變換數(shù)據(jù)確定被變換地址。然后在比較步驟中比較地址信號和低速存取存儲器內(nèi)的原始地址，判斷地址信號是否是原始地址，如果有多個被變換地址，就判斷地址信號對應(yīng)于哪一個被變換地址。
如果在比較步驟中確認地址信號是原始地址，并且存儲器選擇步驟的判斷結(jié)果(即是否可從高速存取存儲器存取數(shù)據(jù)的判定結(jié)果)是肯定的，就在地址信號選擇步驟中選擇相應(yīng)的被變換地址信號，并從高速存取存儲器存取所需數(shù)據(jù)。
相反地，如果比較步驟的判斷結(jié)果和選擇步驟的判斷結(jié)果中的至少一個是否定的，則在地址信號選擇步驟中選擇地址信號而不選擇被變換地址信號，并從低速存取存儲器內(nèi)的原始地址存取所需數(shù)據(jù)。
由于不改變原始地址的數(shù)據(jù)內(nèi)容就能夠選擇是從低速存取存儲器還是從高速存取存儲器存取數(shù)據(jù)，所以當(dāng)?shù)刂纷儞Q不是必需的時候，就不需要執(zhí)行新的地址變換，這樣就縮短了處理時間、使設(shè)備小型化并減小了程序長度。
根據(jù)本發(fā)明的第二個方面，作為在被變換地址確定步驟中使用的地址信號，根據(jù)待轉(zhuǎn)移數(shù)據(jù)的不同，有多個預(yù)定比特可供處理使用，這樣就可迅速執(zhí)行處理，減少了處理時間和處理步驟。
根據(jù)本發(fā)明的第三個方面，在高速存取數(shù)據(jù)時，可這樣選擇存取，即如果高速存取存儲器的容量不夠數(shù)據(jù)處理所用，就從低速存取存儲器存取數(shù)據(jù)，如果高速存取存儲器的容量足夠數(shù)據(jù)處理所用，就從高速存取存儲器存取數(shù)據(jù)。這樣就解決了系統(tǒng)因缺乏高速存取存儲器的工作區(qū)域不能正常操作的問題。
根據(jù)本發(fā)明的第四和第五個方面，在非易失存儲器中寫入了是否可把低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器。由于非易失存儲器的內(nèi)容即使在掉電時也不會被擦除，所以用戶能夠在接通電源時或在重新啟動時自動地對高速存取存儲器進行存取，不必了解高速存取存儲器的容量，這樣就能夠執(zhí)行高速處理。
根據(jù)本發(fā)明的第六個方面，加法器部分把地址信號與地址變換數(shù)據(jù)相加，確定對應(yīng)于地址信號的被變換地址信號，與此同時，判斷部分判斷地址信號是否對應(yīng)于(與)低速存取存儲器內(nèi)的已被轉(zhuǎn)移到高速存取存儲器進行處理的原始地址(一致)，并在有多個原始地址的情況下確定是哪一個原始地址。
然后，在選擇部分中，根據(jù)判斷部分輸出的檢測信號選擇被變換地址信號。
加法器部分和判斷部分的處理是并行執(zhí)行的，因此縮短了確定所需地址信號的時間，這樣就能夠執(zhí)行高速數(shù)據(jù)處理。
根據(jù)本發(fā)明的第七個方面，加法器部分把地址信號與地址變換數(shù)據(jù)相加，確定對應(yīng)于地址信號的被變換地址信號，與此同時，判斷部分判斷地址信號是否對應(yīng)于(與)低速存取存儲器內(nèi)的已被轉(zhuǎn)移到高速存取存儲器進行處理的原始地址(一致)，并在有多個原始地址的情況下確定是哪一個原始地址。
如果判斷部分確認地址信號是原始地址，選擇部分就選擇相應(yīng)的被變換地址信號，從高速存取存儲器存取所需數(shù)據(jù)。
相反地，如果判斷部分確認地址信號不是原始地址，選擇部分就選擇地址信號而不選擇被變換地址信號，從低速存取存儲器內(nèi)的原始地址存取所需數(shù)據(jù)。
這樣就解決了系統(tǒng)因缺乏高速存取存儲器的工作區(qū)域不能正常操作的問題。
加法器部分和判斷部分的處理是并行執(zhí)行的，因此縮短了確定所需地址信號的時間，這樣就能夠執(zhí)行高速數(shù)據(jù)處理。此外，不改變原始地址的數(shù)據(jù)內(nèi)容就能夠選擇是從低速存取存儲器還是從高速存取存儲器存取數(shù)據(jù)。因此，即使需要從低速存取存儲器存取數(shù)據(jù)，也不需要例如恢復(fù)已被進行了地址變換的數(shù)據(jù)這樣的復(fù)雜地址處理，這樣就縮短了處理時間、使設(shè)備小型化并減小了程序長度。
根據(jù)本發(fā)明的第八個方面，通過設(shè)定地址數(shù)據(jù)的多個預(yù)定比特而不是設(shè)定其所有比特，根據(jù)待轉(zhuǎn)移數(shù)據(jù)的不同，在加法器中使用的地址信號利用了處理所需的這些預(yù)定比特，這樣就可迅速執(zhí)行處理，減少了處理時間和使設(shè)備小型化。
圖1是表示已有技術(shù)1的簡要結(jié)構(gòu)的方框圖。
圖2是表示已有技術(shù)2的簡要結(jié)構(gòu)的方框圖。
圖3A是表示已有技術(shù)2中在地址變換之前的存儲器映象的圖示，圖3B是表示已有技術(shù)2中在地址變換之后的存儲器映象的圖示。
圖4是表示已有技術(shù)3的簡要結(jié)構(gòu)的方框圖。
圖5是表示本發(fā)明一實施例的數(shù)據(jù)處理器的簡要結(jié)構(gòu)的方框圖。
圖6A是表示本發(fā)明一實施例的數(shù)據(jù)處理器在地址變換之前的存儲器映象的圖示，圖6B是表示本發(fā)明一實施例的數(shù)據(jù)處理器在地址變換之后的存儲器映象的圖示。
圖7是數(shù)據(jù)處理器告知用戶在RAM內(nèi)沒有空白容量的流程圖。
圖8是數(shù)據(jù)處理器告知用戶在初始化時刻可執(zhí)行高速存取的流程圖。
圖9是在初始化時刻在RAM內(nèi)有空白容量的情況下，數(shù)據(jù)處理器高速存取數(shù)據(jù)的流程圖。
圖10是數(shù)據(jù)處理器判斷對非易失RAM進行高速存取還是低速存取的流程圖。
圖11是表示圖5中的地址變換電路102的簡要結(jié)構(gòu)的方框圖。
以下參看附圖描述本發(fā)明的實施例。
圖5表示帶有地址變換的數(shù)據(jù)處理器的簡要方框圖，它包括中央處理單元(以下稱為“CPU”)101，輸出控制命令、例如地址信號和讀命令等；地址變換電路102，啟動地址信號的變換；主控制器103，利用每一臺設(shè)備等執(zhí)行數(shù)據(jù)處理；ROM控制器104，根據(jù)來自主控制器103的數(shù)據(jù)控制下述各存儲器；RAM控制器105；與ROM控制器104連接的引導(dǎo)ROM 107和代碼ROM 108；與RAM控制器105連接的DRAM 109；以及與主控制器103連接的EEPROM存儲器。
在圖5中，在進行ROM存取的情況下，CPU 101輸出的地址信號“地址”首先輸入給地址變換電路102。如果初始級的設(shè)定是地址變換不由地址變換電路102來執(zhí)行，地址變換電路102就把輸入的地址信號“地址”直接輸出給主控制器103，不進行地址變換。
利用主控制器103，輸入的地址信號“地址”被主控制器103內(nèi)的譯碼器電路(未示出)譯碼。如果輸入的地址信號“地址”對應(yīng)于圖6A所示存儲器映象中的引導(dǎo)ROM和代碼ROM區(qū)域，主控制器103就把地址信號“地址”輸出給ROM控制器104。如果輸入的地址信號“地址”對應(yīng)于RAM區(qū)域，主控制器103就把地址信號“地址”輸出給RAM控制器105。此時，主控制器103根據(jù)來自CPU 101的讀信號“讀”、寫信號“寫”和設(shè)備選擇信號“cs”產(chǎn)生ROM“rd”(讀)、ROM“cs”(片選)、RAM“rd”、RAM“wr”(寫)和RAM“cs”信號，并將它們輸出給ROM控制器104和RAM控制器105。上述“cs”信號被用作存取同步信號，“rd”和“wr”信號被用來判斷信號是被“讀”還是被“寫”。
ROM控制器104根據(jù)來自主控制器103的地址信號“地址”、ROM“rd”和ROM“cs”信號，產(chǎn)生信號“地址”、“rd”和“cs”來存取外部連接的引導(dǎo)ROM 107和代碼ROM 108。
此外，RAM控制器105根據(jù)來自主控制器103的地址信號“地址”、RAM“rd”、RAM“wr”和RAM“cs”信號，產(chǎn)生信號“地址”、“RAS”、“CAS”、“wr”和“rd”來存取外部連接的DRAM 109。
CPU 101讀出的數(shù)據(jù)如下地處理。
從引導(dǎo)ROM 107和代碼ROM 108讀出的數(shù)據(jù)首先傳送給ROM控制器104，而從DRAM109讀出的數(shù)據(jù)傳送給RAM控制器105。
ROM控制器104和RAM控制器105內(nèi)的數(shù)據(jù)然后傳送給主控制器103，然后通過內(nèi)部總線調(diào)整電路(未示出)傳送給CPU 101作為CPU 101的數(shù)據(jù)。
一般來說，用來操作CPU 101的程序數(shù)據(jù)存儲在ROM內(nèi)，而用來操作程序的工作數(shù)據(jù)、例如堆棧存儲在RAM內(nèi)。
還有，當(dāng)CPU的數(shù)據(jù)被寫入存儲器時，該數(shù)據(jù)通過主控制器103和RAM控制器105傳送給DRAM 109并寫入其內(nèi)。
當(dāng)從RAM存取ROM 108內(nèi)的程序數(shù)據(jù)時，代碼ROM 108內(nèi)的程序數(shù)據(jù)首先被CPU 101讀出，并被寫入DRAM 109。
通過執(zhí)行上述處理，就從圖6A所示的存儲器映象獲得了圖6B所示被進行了地址變換的存儲器映象。就是說，自地址[100000H]起的代碼ROM區(qū)域被轉(zhuǎn)移到自地址[400000H]起的RAM區(qū)域。在此，CPU 101在地址變換電路102中設(shè)定原始地址(在本實施例中是[100000H])寄存器、被變換地址(在本實施例中是[400000H])寄存器和用來進行地址變換的寄存器。在此設(shè)定之后，一旦CPU 101要存取代碼ROM區(qū)域(自地址[100000H])，地址變換電路102就變換該地址。由于該被變換地址自[400000H]起，所以主控制器103認為其對應(yīng)于RAM區(qū)域，該地址傳送給RAM控制器105，以便存取DRAM 109。于是，在RAM區(qū)域內(nèi)的代碼ROM的被轉(zhuǎn)移程序數(shù)據(jù)被作為DRAM存取，以便可被CPU 101高速存取。
根據(jù)以上描述，根據(jù)地址變換電路102是否被允許執(zhí)行地址變換，可確認是執(zhí)行ROM存取(即低速存取)還是執(zhí)行RAM存取(即高速存取)。這樣一來，例如在RAM的容量較小、沒有區(qū)域可用來傳送數(shù)據(jù)的情況下，或在工作存儲器容量不夠、性能不良的情況下，就可選擇存取ROM而不存取RAM，相反地，在系統(tǒng)具有足夠大容量的RAM的情況下，就可選擇存取RAM。
在以上描述中，當(dāng)?shù)刂纷儞Q電路102設(shè)定的原始地址的ROM區(qū)域被預(yù)先劃分為一些存取單元時，例如在可把引導(dǎo)ROM區(qū)域設(shè)定為ROM存儲單元0、把代碼ROM區(qū)域設(shè)定為ROM存儲單元1的系統(tǒng)中，對于圖6的存儲器映象，就不需要設(shè)定原始地址的寄存器，僅僅設(shè)定被變換地址的寄存器就能夠執(zhí)行類似的處理。具體來說，通過提供對應(yīng)于ROM存儲單元0的被變換地址設(shè)定寄存器作為寄存器A、提供對應(yīng)于ROM存儲單元1的被變換地址設(shè)定寄存器作為寄存器B，就不需要原始地址設(shè)定寄存器，僅被變換地址設(shè)定寄存器就能夠執(zhí)行處理。
在上述能夠在ROM區(qū)域中設(shè)定存儲單元的系統(tǒng)中，由于ROM主要包含程序數(shù)據(jù)，所以存儲容量較大。因此，把被變換地址劃分成一些小的單元是無用的。例如，如果被變換地址可由所有比特來設(shè)定，就可以以字節(jié)為單位對其進行變換，但ROM內(nèi)的程序數(shù)據(jù)不能以1字節(jié)為單位來保存。如果ROM內(nèi)的程序數(shù)據(jù)可以以64KB為單位來保存，則只需以64KB為單位對程序數(shù)據(jù)進行變換。因此，ROM存儲單元開始地址的低16比特可固定為
。這樣就不需要變換地址的低16比特，地址可原樣使用。于是被變換地址的地址設(shè)定可只對高8比特來進行，減小了電路尺寸。
還有，對于可在ROM內(nèi)設(shè)定存儲單元的系統(tǒng)，如果這樣設(shè)置用來允許地址變換的設(shè)定寄存器，即例如對于圖6的存儲器映象，使引導(dǎo)ROM內(nèi)的ROM存儲單元0對應(yīng)于第一個比特，而使代碼ROM內(nèi)的ROM存儲單元1對應(yīng)于第二個比特，這樣一來，如果第一個比特是“0”，則就可把引導(dǎo)ROM的地址變換設(shè)定為被禁止，如果第二個比特是“1”，就可把代碼ROM的地址變換設(shè)定為被允許。
再有，選擇把代碼ROM內(nèi)的數(shù)據(jù)轉(zhuǎn)移到RAM執(zhí)行高速存取(例如，把第二個比特設(shè)定為“1”)可利用外部輸入裝置、例如鍵輸入、開關(guān)SW的開關(guān)輸入等(未示出)來進行?，F(xiàn)在參看圖7描述選擇高速存取的流程圖。
首先檢查作為上述外部輸入裝置的鍵輸入(接通)或開關(guān)SW的輸入(接通)(步驟S301)，然后利用預(yù)定處理確定要向其傳送數(shù)據(jù)的RAM的容量(步驟S302)，并根據(jù)該確定結(jié)果判斷是否有足夠的空白區(qū)域(步驟S303)。
如果RAM的容量不夠，就利用顯示部分顯示RAM的容量不夠、例如在LCD(液晶顯示器)上顯示“RAM容量不夠”，點亮空白區(qū)域不足顯示燈等(步驟S307)。
如果RAM容量的空白區(qū)域大于要被轉(zhuǎn)移的ROM區(qū)域，就把代碼ROM中的數(shù)據(jù)轉(zhuǎn)移到RAM(步驟S304)，在地址變換電路102中設(shè)定要從代碼ROM區(qū)域被變換至RAM的地址(步驟S305)，進入RAM高速存取模式(步驟S306)，結(jié)束處理。
在此不對判斷RAM容量的空白區(qū)域的具體方法進行描述，但有一種判斷容量的方法可以是這樣的把數(shù)據(jù)寫入預(yù)定地址，讀出同一地址以比較讀出的數(shù)據(jù)是否與寫入的數(shù)據(jù)一致，如果一致，就執(zhí)行下一個尋址(或者重復(fù)下一個地址的處理)。
此外，如圖8的流程圖所示，在通電時確定和判斷RAM的容量(步驟S401和S402)，如果有足夠的容量執(zhí)行高速存取，就可以在LCD等上顯示“高速存取允許”(步驟S403)。
如圖9流程圖所示，在通電時確定和判斷RAM的容量(步驟S501和S502)，如果有足夠的容量執(zhí)行高速存取，就自動把代碼ROM內(nèi)的數(shù)據(jù)轉(zhuǎn)移到RAM(步驟S503)，通過利用地址變換電路102設(shè)定已被傳送了代碼ROM內(nèi)的數(shù)據(jù)的被變換RAM地址(步驟S504)，和設(shè)定RAM存取模式(步驟S505)，就可實現(xiàn)RAM存取。
如果沒有足夠容量執(zhí)行高速存取，就執(zhí)行ROM存取。
于是，用戶總是可以對系統(tǒng)執(zhí)行高速存取，不必了解系統(tǒng)內(nèi)RAM的容量，防止了系統(tǒng)因缺乏工作RAM而不能正常操作這樣的問題。
還有，如果在非易失RAM、例如EEPROM等中存儲RAM存取被設(shè)定這樣的數(shù)據(jù)，則在再次接通電源時，通過讀出該EEPROM內(nèi)的該數(shù)據(jù)就可自動地執(zhí)行RAM存取。如圖5所示，2比特串行EEPROM由同步時鐘CLK信號和雙向串行數(shù)據(jù)DATA組成，通過寫入命令來讀出/寫入數(shù)據(jù)。就是說，在寫入的情況下，它順序地傳送寫命令，然后傳送地址，和寫入數(shù)據(jù)。在讀出的情況下，它就傳送讀命令，傳送地址和與CLK同步地讀出數(shù)據(jù)。
以下參看圖10所示處理的流程圖對此作更詳細的描述。在上述RAM存取模式中(步驟S601)，如果設(shè)置高速模式標記并將其存儲在非易失RAM內(nèi)(步驟S602)，則在再次接通電源時(步驟S603和S604)，非易失RAM內(nèi)的高速模式標記就被讀出(步驟S605)，該標記表示高速模式被設(shè)定(步驟S606)，判斷RAM的容量以便改變?yōu)镽AM存取模式(步驟S607)。
如果RAM的容量不足以供數(shù)據(jù)處理用，就采用ROM存取，在EEPROM-它是非易失RAM-中設(shè)置表示ROM存取模式的標記(步驟S611)。如果RAM容量的空白區(qū)域足以供數(shù)據(jù)處理用，就執(zhí)行與圖9所示的步驟S502至S505相同的處理(步驟S608至S610)。
利用圖10所示流程圖的處理，則例如在斷電期間RAM的容量被減少，甚至在沒有足夠工作RAM的情況下也能夠防止系統(tǒng)不能正常操作這樣的問題。
以下參看圖11描述地址變換電路102。在本實施例中，它是具有32比特地址的系統(tǒng)。
在圖5的CPU 101輸出的地址A[310]中，地址A[3116]的高16比特輸入給地址變換電路102。但是，這是ROM容量的最小單位是64KB的情況，但本發(fā)明不受此限制，例如，在其它系統(tǒng)中，ROM容量的最小單位是128KB，則在第17比特處進行分割。
輸入高16比特中的低8比特的地址A[2316]分別輸入給兩個加法器704和705、并與被變換地址寄存器702和703中的數(shù)據(jù)相加。
在上述被變換地址寄存器702和703中，來自CPU 101(圖5)的數(shù)據(jù)D[3116]基于“或”門714的輸出信號，“或”門714求來自CPU 101的“寫”信號和CS信號的“與非”邏輯值。
加法器704和705的輸出結(jié)果成為被變換地址。例如，如果輸入地址A[3116]是
，被變換地址是[1100 0000 0000 0011]，A[2316]中的[1000 0011]和[1100 0000 0000 0011]在加法器中相加，則獲得的結(jié)果[1100 0000 1000 0110]就將是被變換地址。不管存取區(qū)域是ROM還是RAM，加法器704和705都執(zhí)行加法運算，并輸出被變換地址。
相反地，輸入地址的最高8比特地址A[3124]用來判斷原始地址是否在ROM存儲單元的區(qū)域內(nèi)。ROM存儲單元0的開始地址的高8比特存儲在寄存器706內(nèi)，一致檢測電路708比較該地址數(shù)據(jù)和地址A[3124]，看它們是否一致。如果它們一致，就輸出一致信號。ROM存儲單元1地址的比較同樣可利用一致檢測電路709來實現(xiàn)，一致檢測電路709把存儲了ROM存儲單元1開始地址的高8比特的地址寄存器707內(nèi)的地址數(shù)據(jù)與地址A[3124]作比較。
就是說，利用一致檢測電路708和709的檢測，判斷輸入地址在哪一個ROM存儲單元內(nèi)，這樣就能夠確定待變換地址的范圍。順便說說，在一個存儲單元的大小是16MB的情況下，待變換地址的范圍是高8比特。
此外，根據(jù)求來自CPU 101的“寫”信號和CS信號的“與非”邏輯值的“或”門714的輸出信號，如把來自CPU 101(圖5)的數(shù)據(jù)D[3116]輸入上述被變換地址寄存器702和703那樣，也把來自CPU 101(圖5)的數(shù)據(jù)D[3116]輸入變換允許寄存器710。
當(dāng)變換允許寄存器710內(nèi)對應(yīng)于ROM存儲單元的比特值是“1”時，就表示允許對ROM存儲單元進行變換。根據(jù)本實施例，當(dāng)ROM存儲單元0被分配給第一比特，而ROM存儲單元1被分配給第二比特時，如果變換允許寄存器710內(nèi)的值是“0000 0001”，則ROM存儲單元0的地址變換允許，而ROM存儲單元1的地址變換被禁止。當(dāng)用于每一個ROM存儲單元的允許/禁止信號E0和E1分別輸入給相應(yīng)“與”門711和712時，它們就與一致檢測電路708和709的輸出信號-是各個ROM存儲單元的一致信號-進行“與”運算(邏輯積)，運算的結(jié)果作為信號S0和S1輸出給選擇器713。
就是說，僅當(dāng)該地址與ROM存儲單元0的地址一致時才允許進行地址變換，S0變成有效的“1”，僅當(dāng)該地址與ROM存儲單元1的地址一致時才允許進行地址變換，S1變成有效的“1”。
利用選擇器713，根據(jù)對應(yīng)于每一ROM存儲單元的信號S0和S1選擇三個地址中的一個。這三個地址是(1)CPU 101輸出的原始地址A[2316]，(2)加法器704變換的地址，以及(3)加法器705變換的地址。
規(guī)定當(dāng)(S0，S1)＝(0，0)時選擇(1)，當(dāng)(S0，S1)＝(1，0)時選擇(2)，當(dāng)(S0，S1)＝(0，1)時選擇(3)。
因此，當(dāng)一地址位于ROM存儲單元0的區(qū)域內(nèi)并且地址變換允許時，該地址就被變換為被設(shè)定在被變換地址寄存器702內(nèi)的地址并被輸出。當(dāng)一地址在ROM存儲單元1的區(qū)域內(nèi)并且地址變換允許時，該地址就被變換為被設(shè)定在被變換地址寄存器703內(nèi)的地址并被輸出。
相反地，當(dāng)沒有地址在ROM存儲單元0或1內(nèi)、或者地址變換被禁止時，就輸出沒有被變換的地址A[2316]。
如上所述，根據(jù)本實施例的圖象處理器，可以這樣選擇存取，即當(dāng)要把程序數(shù)據(jù)轉(zhuǎn)移到RAM來執(zhí)行高速存取時，如果RAM的容量不夠，就從ROM執(zhí)行存取，如果RAM的容量足夠，就從RAM執(zhí)行存取，這樣就能夠防止系統(tǒng)因缺乏工作RAM而不能正常操作的問題。
此外，把程序數(shù)據(jù)轉(zhuǎn)移到RAM的空白區(qū)域時沒有改變初始程序數(shù)據(jù)的內(nèi)容。因此，不需要如通常做法那樣進行在地址變換前和變換后數(shù)據(jù)存儲地址的復(fù)雜計算，改善了處理效率。
還有，在含有程序數(shù)據(jù)的ROM的地址空間利用存儲單元分配進行了劃分、并且該ROM的最小容量被預(yù)先確定的系統(tǒng)中，可以減小進行處理所需的比特數(shù)據(jù)，由此減小了電路尺寸。
當(dāng)有多個區(qū)域需要進行地址變換時，可以設(shè)定是否對每一個區(qū)域執(zhí)行地址變換，由此改善了系統(tǒng)設(shè)計的通用性。
由于加法器704和705中的處理和一致檢測電路708和709中的處理是并行地執(zhí)行的，所以沒有產(chǎn)生因地址變換引起的定時延遲，實現(xiàn)了不改變程序數(shù)據(jù)的高速存取。
如上所述，根據(jù)本發(fā)明的第一個方面，如果在比較步驟確認地址信號是原始地址，并且在存儲器選擇步驟的判斷結(jié)果是肯定的，就可以從高速存取存儲器進行存取。相反地，當(dāng)比較步驟的判斷結(jié)果和選擇步驟的判斷結(jié)果之一是否定的，就不選擇被變換地址而選擇原始地址，以允許從低速存取存儲器的存取。此時，由于原始地址沒有改變，所以不需要根據(jù)高速存取存儲器或低速存取存儲器的不同，對數(shù)據(jù)進行如新地址改變等這樣的復(fù)雜地址處理，縮短了處理時間，減小了設(shè)備尺寸和程序長度。
根據(jù)本發(fā)明的第二個方面，在待轉(zhuǎn)移數(shù)據(jù)的基礎(chǔ)上，利用處理所需的多個預(yù)定比特判斷在被變換地址判斷步驟中所用的地址信號，由此縮短處理時間，實現(xiàn)了高速處理。
根據(jù)本發(fā)明的第三個方面，在高速存取數(shù)據(jù)時，可這樣選擇存取，即如果高速存取存儲器的容量不夠，就從低速存取存儲器存取數(shù)據(jù)，如果高速存取存儲器的容量足夠，就從高速存取存儲器存取數(shù)據(jù)。于是能夠防止系統(tǒng)因缺乏工作區(qū)域而不能正常操作的問題。
根據(jù)本發(fā)明的第四和第五個方面，通過在再次通電時讀出非易失存儲器內(nèi)的預(yù)定標記，用戶就能夠自動執(zhí)行高速存取，不必了解高速存取存儲器的容量。于是可自動執(zhí)行與數(shù)據(jù)處理器的處理時間相比需要較長時間的處理步驟、例如用戶的判斷，由此實現(xiàn)了平滑處理。
根據(jù)本發(fā)明的第六個方面，加法器部分求和地址信號和地址變換數(shù)據(jù)來確定對應(yīng)于該地址信號的被變換地址信號，判斷部分判斷該地址信號是否與對應(yīng)的原始地址一致，然后在該判斷部分輸出的檢測信號的基礎(chǔ)上，選擇部分選擇被變換地址。通過并行地執(zhí)行加法器部分和判斷部分中的處理，能夠縮短地址變換造成的定時延遲。
根據(jù)本發(fā)明的第七個方面，除了第六個方面的效果外，可選擇從低速存取存儲器或從高速存取存儲器對數(shù)據(jù)進行存取，不必改變原始地址中的數(shù)據(jù)內(nèi)容，于是不管對于高速存取存儲器還是對于低速存取存儲器，都不需要進行復(fù)雜地址處理。此外，即使系統(tǒng)因缺乏高速存取存儲器內(nèi)的工作區(qū)域不能正常工作，也不需要進行復(fù)雜的地址處理。
根據(jù)本發(fā)明的第八個方面，通過設(shè)定地址信號的多個預(yù)定比特而不是設(shè)定所有比特作為在被變換地址確定步驟中使用的地址信號，就可根據(jù)待轉(zhuǎn)移數(shù)據(jù)的不同使用處理所需的這些預(yù)定比特，實現(xiàn)了高速處理。
權(quán)利要求
1.帶有地址變換的數(shù)據(jù)處理方法，該方法能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器執(zhí)行高速存取，包括以下步驟存儲器選擇步驟，選擇從低速存取存儲器或從高速存取存儲器存取所述數(shù)據(jù)；被變換地址確定步驟，根據(jù)地址信號和中央處理單元設(shè)定的地址變換數(shù)據(jù)，確定該地址信號的被變換地址信號；比較步驟，比較該地址信號和低速存取存儲器內(nèi)的原始地址，判斷該地址信號是否與該原始地址一致；以及地址信號選擇步驟，根據(jù)所述存儲器選擇步驟的選擇結(jié)果和所述比較步驟的比較結(jié)果，選擇該地址信號或選擇該被變換地址信號，在該方法中，可從低速存取存儲器或從高速存取存儲器存取相同的數(shù)據(jù)。
2.權(quán)利要求1的帶有地址變換的數(shù)據(jù)處理方法，其中在被變換地址確定步驟中使用的地址信號的特征在于只是其多個預(yù)定比特而不是所有比特被設(shè)定。
3.權(quán)利要求1或2的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟根據(jù)高速存取存儲器空白區(qū)域的容量選擇存取，如果所述空白區(qū)域的容量足以供數(shù)據(jù)處理用，就選擇從高速存取存儲器進行存取，如果所述空白區(qū)域的容量不足以供數(shù)據(jù)處理用，就選擇從低速存取存儲器進行存取。
4.權(quán)利要求1或2的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟是通過讀出寫入非易失存儲器的選擇標記來執(zhí)行的。
5.權(quán)利要求3的帶有地址變換的數(shù)據(jù)處理方法，其中的存儲器選擇步驟是通過讀出寫入非易失存儲器的選擇標記來執(zhí)行的。
6.帶有地址變換的數(shù)據(jù)處理器，該數(shù)據(jù)處理器能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器對所述數(shù)據(jù)進行高速存取，它包括加法器部分，把一地址信號與中央處理單元設(shè)定的地址變換數(shù)據(jù)相加，確定對應(yīng)于該地址信號的被變換地址信號；判斷部分，判斷該地址信號是否與對應(yīng)于執(zhí)行數(shù)據(jù)轉(zhuǎn)移的低速存取存儲器的原始地址一致；以及選擇部分，根據(jù)所述判斷部分輸出的檢測信號，選擇加法器部分確定的被變換地址信號，其中在所述加法器部分和所述判斷部分的處理是并行執(zhí)行的。
7.帶有地址變換的數(shù)據(jù)處理器，該數(shù)據(jù)處理器能夠把存儲在低速存取存儲器內(nèi)的數(shù)據(jù)轉(zhuǎn)移到高速存取存儲器對所述數(shù)據(jù)進行高速存取，它包括加法器部分，把一地址信號與中央處理單元設(shè)定的地址變換數(shù)據(jù)相加，確定對應(yīng)于該地址信號的被變換地址信號；判斷部分，判斷該地址信號是否與對應(yīng)于執(zhí)行數(shù)據(jù)轉(zhuǎn)移的低速存取存儲器的原始地址一致；以及選擇部分，根據(jù)所述判斷部分輸出的檢測信號和表示低速存取存儲器和高速存取存儲器的哪一個被用于存取所述數(shù)據(jù)的選擇數(shù)據(jù)，選擇該地址信號或選擇該被變換地址信號，其中在所述加法器部分和所述判斷部分中的處理是并行執(zhí)行的。
8.權(quán)利要求6或7的帶有地址變換的數(shù)據(jù)處理器，其中在加法器部分中被處理的地址信號的特征在于只是地址數(shù)據(jù)的多個預(yù)定比特而不是所有比特被設(shè)定。
全文摘要
一種數(shù)據(jù)處理器,包括:加法器,把地址信號和中央處理單元設(shè)定的地址變換數(shù)據(jù)相加、以確定對應(yīng)于該地址信號的被變換地址信號;以及選擇器,根據(jù)判斷該地址信號是否與原始ROM地址一致的一致檢測電路輸出的檢測信號,選擇加法器確定的被變換地址信號或選擇該地址信號。其中在加法器和一致檢測電路中的處理是并行執(zhí)行的。
文檔編號G06F12/02GK1250184SQ99118479
公開日2000年4月12日 申請日期1999年9月2日 優(yōu)先權(quán)日1998年9月4日
發(fā)明者楠滝泉 申請人:夏普公司