本申請(qǐng)實(shí)施例涉及芯片，特別涉及芯片、驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法、電子設(shè)備。

背景技術(shù)：

1、隨著芯片規(guī)模越來越大，芯片時(shí)鐘結(jié)構(gòu)對(duì)整個(gè)芯片的時(shí)序收斂越來越重要，h時(shí)鐘樹可以很好地控制混合角(cross-corner)的影響，從結(jié)構(gòu)上保證每個(gè)corner下的時(shí)鐘漂移(clock?skew)能控制在合理的范圍內(nèi)，并采用大驅(qū)動(dòng)能力的單元來降低頂層時(shí)鐘延遲，有助于減小片上擾動(dòng)(ocv，on?chip?variations)帶來的影響，從而保證整個(gè)芯片時(shí)序的快速收斂。目前大驅(qū)動(dòng)時(shí)鐘單元的性能指標(biāo)和驅(qū)動(dòng)能力較低，進(jìn)而導(dǎo)致整個(gè)芯片的時(shí)序收斂也受限。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供一種芯片、驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法、電子設(shè)備。

2、第一方面，本申請(qǐng)實(shí)施例提供一種芯片，包括驅(qū)動(dòng)時(shí)鐘單元電路，所述驅(qū)動(dòng)時(shí)鐘單元電路布置在所述芯片的第一區(qū)域上，其中所述驅(qū)動(dòng)時(shí)鐘單元電路包括：設(shè)置在第一區(qū)域的兩端處的輸入端口和輸出端口；有效晶體管，所述有效晶體管設(shè)置在位于第一區(qū)域的中間區(qū)域的驅(qū)動(dòng)力核心區(qū)域中；其中，所述有效晶體管的數(shù)量和排列方式根據(jù)驅(qū)動(dòng)時(shí)鐘單元電路的驅(qū)動(dòng)能力確定；去耦合電容，所述去耦合電容填充所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域。

3、第二方面，本申請(qǐng)實(shí)施例提供一種驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，包括：確定驅(qū)動(dòng)時(shí)鐘單元電路的驅(qū)動(dòng)能力；基于所述驅(qū)動(dòng)能力確定所述驅(qū)動(dòng)時(shí)鐘單元電路在所述芯片上的初始布置；其中，在所述初始布置中所述驅(qū)動(dòng)時(shí)鐘單元電路的大小，以及輸入、輸出端口的位置、大小、形狀、端口金屬層，以及有效晶體管的數(shù)量和排列方式均已確定；在所述初始布置中的有效晶體管所在的驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中填充不同的填充物以得到不同的中間布置；將驅(qū)動(dòng)能力最大的中間布置作為所述驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的目標(biāo)布置。

4、第三方面，本申請(qǐng)實(shí)施例提供一種電子設(shè)備，包括：上述任意一種芯片。

5、本申請(qǐng)實(shí)施例提供的芯片，在所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域中填充有去耦合電容，提升了驅(qū)動(dòng)時(shí)鐘單元電路的性能，降低了驅(qū)動(dòng)時(shí)鐘單元電路的功耗，增強(qiáng)了驅(qū)動(dòng)時(shí)鐘單元電路的驅(qū)動(dòng)能力。

6、本申請(qǐng)實(shí)施例提供的驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，通過優(yōu)化得到在所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域中填充有去耦合電容的驅(qū)動(dòng)時(shí)鐘單元電路，提升了驅(qū)動(dòng)時(shí)鐘單元電路的性能，降低了驅(qū)動(dòng)時(shí)鐘單元電路的功耗，增強(qiáng)了驅(qū)動(dòng)時(shí)鐘單元電路的驅(qū)動(dòng)能力。

技術(shù)特征：

1.一種芯片，包括驅(qū)動(dòng)時(shí)鐘單元電路，所述驅(qū)動(dòng)時(shí)鐘單元電路布置在所述芯片的第一區(qū)域上，其中所述驅(qū)動(dòng)時(shí)鐘單元電路包括：

2.根據(jù)權(quán)利要求1所述的芯片，其中，所述去耦合電容填充在所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域中。

3.根據(jù)權(quán)利要求1所述的芯片，其中，所述去耦合電路填充在所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域和非相鄰區(qū)域中。

4.一種驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，包括：

5.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，其中，所述驅(qū)動(dòng)能力最大的中間布置中的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域中填充有去耦合電容。

6.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，其中，所述驅(qū)動(dòng)能力最大的中間布置中的多余區(qū)域中位于所述有效晶體管的相鄰區(qū)域和非相鄰區(qū)域中填充有去耦合電容。

7.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法，其中，所述在所述初始布置中的有效晶體管所在的驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域中填充不同的填充物以得到不同的中間布置包括：

8.一種電子設(shè)備，包括如權(quán)利要求1-3中任意一項(xiàng)所述的芯片。

技術(shù)總結(jié)
本申請(qǐng)?zhí)峁┝艘环N芯片、驅(qū)動(dòng)時(shí)鐘單元電路在芯片上的布置方法、電子設(shè)備，芯片，包括驅(qū)動(dòng)時(shí)鐘單元電路，所述驅(qū)動(dòng)時(shí)鐘單元電路布置在所述芯片的第一區(qū)域上，其中所述驅(qū)動(dòng)時(shí)鐘單元電路包括：設(shè)置在第一區(qū)域的兩端處的輸入端口和輸出端口；有效晶體管，所述有效晶體管設(shè)置在位于第一區(qū)域的中間區(qū)域的驅(qū)動(dòng)力核心區(qū)域中；其中，所述有效晶體管的數(shù)量和排列方式根據(jù)驅(qū)動(dòng)時(shí)鐘單元電路的驅(qū)動(dòng)能力確定；去耦合電容，所述去耦合電容填充所述驅(qū)動(dòng)力核心區(qū)域中不存在所述有效晶體管的多余區(qū)域。

技術(shù)研發(fā)人員：張瑩
受保護(hù)的技術(shù)使用者：深圳市中興微電子技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9