本實(shí)用新型涉及多路服務(wù)器信號(hào)連接技術(shù)領(lǐng)域，特別是一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡。

背景技術(shù)：

浪潮公司自主研發(fā)的CC芯片的作用是基于FPGA實(shí)現(xiàn)CC芯片對(duì)服務(wù)器多路CPU QPI bus的強(qiáng)大連接功能，CC芯片自身FPGA的邏輯功能需要反復(fù)進(jìn)行測(cè)試驗(yàn)證才能應(yīng)用于服務(wù)器，而S2C FPGA VU440驗(yàn)證板為CC芯片提供了驗(yàn)證測(cè)試平臺(tái)。

隨著多路服務(wù)器的不斷研發(fā)和廣泛應(yīng)用，對(duì)實(shí)現(xiàn)多路CPU互聯(lián)功能的CC芯片的邏輯功能要求也就越來越高。CC芯片的邏輯功能需要一個(gè)實(shí)驗(yàn)平臺(tái)進(jìn)行反復(fù)的驗(yàn)證，而CC芯片與實(shí)驗(yàn)平臺(tái)之間就需要一個(gè)轉(zhuǎn)接子卡實(shí)現(xiàn)對(duì)多路信號(hào)的電平轉(zhuǎn)換控制和連接。

技術(shù)實(shí)現(xiàn)要素：

鑒于此，本實(shí)用新型提供一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡，實(shí)現(xiàn)服務(wù)器Q板與S2C FPGA VU440驗(yàn)證板之間信號(hào)的轉(zhuǎn)換連接，并且實(shí)現(xiàn)多個(gè)驗(yàn)證板之間的互聯(lián)。

為了達(dá)到上述目的，本實(shí)用新型是通過以下技術(shù)方案實(shí)現(xiàn)的：

一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡，包括電路板、多個(gè)zQSFP+連接器、多個(gè)GT連接器和多個(gè)電平轉(zhuǎn)換芯片，所述zQSFP+連接器、GT連接器和電平轉(zhuǎn)換芯片均固定設(shè)置在電路板上，所述每個(gè)zQSFP+連接器均連接有一個(gè)電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片的另一端連接至GT連接器，每個(gè)GT連接器均與兩個(gè)電平轉(zhuǎn)換芯片連接。

優(yōu)選地，所述zQSFP+連接器和電平轉(zhuǎn)換芯片的數(shù)量為4個(gè)，GT連接器數(shù)量為2個(gè)。

優(yōu)選地，所述GT連接器為8路GT連接器。

進(jìn)一步地，所述電路板上還設(shè)置有多個(gè)計(jì)時(shí)器，計(jì)時(shí)器連接至GT連接器，計(jì)時(shí)器有多種規(guī)格，每個(gè)GT連接器至少與兩種規(guī)格的計(jì)時(shí)器連接。

優(yōu)選地，所述計(jì)時(shí)器有100MHz和156.25MHz兩種頻率規(guī)格。

優(yōu)選地，所述計(jì)時(shí)器的數(shù)量為4個(gè)，包括兩個(gè)100MHz的計(jì)時(shí)器和兩個(gè)156.25MHz的計(jì)時(shí)器，每個(gè)GT連接器分別連接一個(gè)100MHz的計(jì)時(shí)器和一個(gè)156.25MHz的計(jì)時(shí)器。

優(yōu)選地，所述計(jì)時(shí)器為晶體振蕩器。

進(jìn)一步地，所述zQSFP+連接器的控制信號(hào)輸出端通過電平轉(zhuǎn)換芯片連接至GT連接器的I/O接口。

本實(shí)用新型的有益效果是：

1.本實(shí)用新型提供一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡，包括電路板、多個(gè)zQSFP+連接器、多個(gè)GT連接器和多個(gè)電平轉(zhuǎn)換芯片，每個(gè)zQSFP+連接器均連接有一個(gè)電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片的另一端連接至GT連接器，每個(gè)GT連接器均與兩個(gè)電平轉(zhuǎn)換芯片連接，zQSFP+連接器連接服務(wù)器Q板，GT連接器連接S2C FPGA VU440驗(yàn)證板，兩種連接器之間通過收發(fā)器完成路數(shù)的轉(zhuǎn)接，實(shí)現(xiàn)服務(wù)器Q板與S2C FPGA VU440驗(yàn)證板之間信號(hào)的轉(zhuǎn)換連接，起到信號(hào)橋路的作用；同時(shí)，因?yàn)榇嬖诙鄠€(gè)GT連接器，還可以實(shí)現(xiàn)多個(gè)驗(yàn)證板之間的互聯(lián)；

2.本實(shí)用新型的電路板上還設(shè)置有不同規(guī)格的計(jì)時(shí)器，提供給轉(zhuǎn)接卡不同頻次的時(shí)鐘，進(jìn)而可以實(shí)現(xiàn)S2C FPGA VU440驗(yàn)證板的多種時(shí)鐘選擇切換能力。

附圖說明

圖1為本實(shí)用新型總體結(jié)構(gòu)正視結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型總體結(jié)構(gòu)俯視結(jié)構(gòu)示意圖；

圖3為本實(shí)用新型總體結(jié)構(gòu)仰視結(jié)構(gòu)示意圖；

圖4為本實(shí)用新型總體結(jié)構(gòu)設(shè)計(jì)框圖。

具體實(shí)施方式

為了便于理解，對(duì)本實(shí)用新型中出現(xiàn)的部分名詞作以下解釋說明：

服務(wù)器Q板指CPU計(jì)算板和QPI的接口板，QPI即QuickPath Interconnect，譯為快速通道互聯(lián)，亦叫做CSI，即Common System Interface公共系統(tǒng)界面，用來實(shí)現(xiàn)芯片之間的直接互聯(lián)。

為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

依照以下的附圖詳細(xì)說明關(guān)于本實(shí)用新型的示例性實(shí)施例。

圖中序號(hào)所代表的含義為：1-電路板，2-第一zQSFP+連接器，3-第二zQSFP+連接器，4-第三zQSFP+連接器，5-第四zQSFP+連接器，6-第一GT連接器，7-第二GT連接器，8-第一電平轉(zhuǎn)換芯片，9-第二電平轉(zhuǎn)換芯片，10-第三電平轉(zhuǎn)換芯片，11-第四電平轉(zhuǎn)換芯片，12-第一計(jì)時(shí)器，13-第二計(jì)時(shí)器，14-第三計(jì)時(shí)器，15-第四計(jì)時(shí)器。

以下結(jié)合具體情況說明本實(shí)用新型的示例性實(shí)施例：

本實(shí)用新型提供一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡，包括電路板1、多個(gè)zQSFP+連接器、多個(gè)GT連接器和多個(gè)電平轉(zhuǎn)換芯片，所述zQSFP+連接器、GT連接器和電平轉(zhuǎn)換芯片均固定設(shè)置在電路板1上，所述每個(gè)zQSFP+連接器均連接有一個(gè)電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片的另一端連接至GT連接器，每個(gè)GT連接器均與兩個(gè)電平轉(zhuǎn)換芯片連接。

請(qǐng)參考圖1、圖2、圖3和圖4，本發(fā)明實(shí)施例提供一種基于FPGA的多通道高速信號(hào)轉(zhuǎn)接卡，包括電路板、多個(gè)zQSFP+連接器、多個(gè)GT連接器和多個(gè)電平轉(zhuǎn)換芯片，所述zQSFP+連接器、GT連接器和電平轉(zhuǎn)換芯片均固定設(shè)置在電路板上，所述每個(gè)zQSFP+連接器均連接有一個(gè)電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片的另一端連接至GT連接器，每個(gè)GT連接器均與兩個(gè)電平轉(zhuǎn)換芯片連接。

優(yōu)選地，所述zQSFP+連接器和電平轉(zhuǎn)換芯片的數(shù)量為4個(gè)，zQSFP+連接器包括第一zQSFP+連接器2、第二zQSFP+連接器3、第三zQSFP+連接器4和第四zQSFP+連接器5，電平轉(zhuǎn)換芯片器包括第一電平轉(zhuǎn)換芯片8、第二電平轉(zhuǎn)換芯片9、第三電平轉(zhuǎn)換芯片10和第四電平轉(zhuǎn)換芯片11，GT連接器數(shù)量為2個(gè)，包括第一GT連接器6和第二GT連接器7。

優(yōu)選地，所述GT連接器為8路GT連接器。

進(jìn)一步地，所述電路板上還設(shè)置有多個(gè)計(jì)時(shí)器，計(jì)時(shí)器連接至GT連接器，計(jì)時(shí)器有多種規(guī)格，每個(gè)GT連接器至少與兩種規(guī)格的計(jì)時(shí)器連接。

優(yōu)選地，所述計(jì)時(shí)器有100MHz和156.25MHz兩種頻率規(guī)格。

優(yōu)選地，所述計(jì)時(shí)器的數(shù)量為4個(gè)，其中第一計(jì)時(shí)器12和第三計(jì)時(shí)器14為100MHz的計(jì)時(shí)器，第二計(jì)時(shí)器13和第四計(jì)時(shí)器15為156.25MHz的計(jì)時(shí)器，每個(gè)GT連接器分別連接一個(gè)100MHz的計(jì)時(shí)器和一個(gè)156.25MHz的計(jì)時(shí)器。

本實(shí)用新型在使用時(shí)，將zQSFP+連接器連接服務(wù)器Q板，GT連接器連接S2C FPGA VU440驗(yàn)證板，兩種連接器之間通過收發(fā)器完成路數(shù)的轉(zhuǎn)接，實(shí)現(xiàn)服務(wù)器Q板與S2C FPGA VU440驗(yàn)證板之間信號(hào)的轉(zhuǎn)換連接，例如每個(gè)zQSFP+ 連接器與服務(wù)器Q板的4路GTH 收發(fā)器相連接，將所有16lane GTH 高速信號(hào)通過2個(gè)X8 GT連接器發(fā)送到S2C FPGA VU440驗(yàn)證板的FPGA。

作為一種實(shí)施方式，電平轉(zhuǎn)換芯片可采用TXS0108電平轉(zhuǎn)換芯片，所有zQSFP+連接器的控制信號(hào)通過TXS0108電平轉(zhuǎn)換芯片經(jīng)由GT連接器的I/O接口連接到S2C FPGA VU440驗(yàn)證板的IO管腳；本實(shí)用新型所用電源為3.3V電源，由S2C FPGA VU440驗(yàn)證板通過GT連接器提供。

在本實(shí)施例中，4個(gè)zQSFP+連接器分別連接至GT連接器，具體線路如下：

線路一：第一zQSFP+連接器2、第一電平轉(zhuǎn)換芯片8、第一GT連接器6依次連接；

線路二：第二zQSFP+連接器3、第二電平轉(zhuǎn)換芯片9、第一GT連接器6依次連接；

線路三：第三zQSFP+連接器4、第三電平轉(zhuǎn)換芯片10、第二GT連接器7依次連接；

線路四：第四zQSFP+連接器5、第四電平轉(zhuǎn)換芯片11、第二GT連接器7依次連接。

作為一種可行實(shí)施方式，4個(gè)zQSFP+連接器、4個(gè)電平轉(zhuǎn)換芯片和2個(gè)GT連接器之間可以通過排列組合方式形成多種連接方式，以便滿足不同連接需求，不再作圖贅述。

在本實(shí)施例中，4個(gè)計(jì)時(shí)器連接至兩個(gè)GT連接器，具體線路如下：

線路五：第一計(jì)時(shí)器12連接至第一GT連接器6；

線路六：第二計(jì)時(shí)器13連接至第一GT連接器6；

線路七：第三計(jì)時(shí)器14連接至第二GT連接器7；

線路八：第四計(jì)時(shí)器15連接至第二GT連接器7。

作為一種可行實(shí)施方式，在每個(gè)GT連接器連接兩種規(guī)格的計(jì)時(shí)器前提下，4個(gè)計(jì)時(shí)器與2個(gè)GT連接器之間可以通過排列組合方式形成多種連接方式，以便滿足不同的需求，不再作圖贅述。

請(qǐng)參考圖4，圖4為本實(shí)用新型總體結(jié)構(gòu)設(shè)計(jì)框圖；在圖4中，計(jì)時(shí)器為晶體振蕩器，圖中各個(gè)符號(hào)或單詞含義如下：zQSFP+ Connector即zQSFP+連接器，GT Connector即GT連接器，4xGTH即4lane GTH 高速信號(hào)，Oscillator 100MHz即100MHz的晶體振蕩器，Oscillator 156.25MHz即156.25MHz的晶體振蕩器。

以上所述僅為本實(shí)用新型示意性的具體實(shí)施方式，并非用以限定本實(shí)用新型的范圍，任何本領(lǐng)域的技術(shù)人員在不脫離本實(shí)用新型構(gòu)思和原則的前提下所做出的等同變化與修改，均應(yīng)屬于本實(shí)用新型保護(hù)的范圍。