1.一種基于高速串行通信實(shí)現(xiàn)虛擬雙端口共享內(nèi)存的方法，其特征在于，數(shù)據(jù)交互雙方的CPU通過(guò)由兩個(gè)通過(guò)高速串行通信鏈路連接起來(lái)的FPGA芯片進(jìn)行數(shù)據(jù)交互；所述FPGA芯片內(nèi)部包括RAM，RAM用于數(shù)據(jù)的存放，數(shù)據(jù)交互雙方的CPU分別訪問(wèn)各自側(cè)的FPGA的RAM，兩側(cè)RAM空間相同，地址對(duì)應(yīng)；當(dāng)一側(cè)CPU向其側(cè)的FPGA的RAM中寫(xiě)入數(shù)據(jù)時(shí)，該FPGA將此數(shù)據(jù)通過(guò)高速串行通信鏈路發(fā)送給另一側(cè)的FPGA，另一側(cè)CPU通過(guò)訪問(wèn)其側(cè)的FPGA的RAM相同地址訪問(wèn)到此數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的基于高速串行通信實(shí)現(xiàn)虛擬雙端口共享內(nèi)存的方法，其特征在于，當(dāng)一側(cè)CPU向其側(cè)的FPGA的RAM寫(xiě)入數(shù)據(jù)時(shí)，在數(shù)據(jù)到達(dá)另一側(cè)CPU后，自動(dòng)回傳到數(shù)據(jù)原寫(xiě)入側(cè)的FPGA的RAM的相同地址，如數(shù)據(jù)原寫(xiě)入側(cè)的CPU讀到此回傳的數(shù)據(jù)表明數(shù)據(jù)已經(jīng)可靠到達(dá)對(duì)方。
3.根據(jù)權(quán)利要求1或2所述的基于高速串行通信實(shí)現(xiàn)虛擬雙端口共享內(nèi)存的方法，其特征在于，所述FPGA的RAM按照地址的順序劃分為多個(gè)數(shù)據(jù)映射優(yōu)先級(jí)，處于優(yōu)先級(jí)高的地址區(qū)的數(shù)據(jù)優(yōu)先傳輸。
4.根據(jù)權(quán)利要求1或2所述的基于高速串行通信實(shí)現(xiàn)虛擬雙端口共享內(nèi)存的方法，其特征在于，所述FPGA的RAM設(shè)有讀寫(xiě)注冊(cè)區(qū)及系統(tǒng)注冊(cè)區(qū)，用于管理數(shù)據(jù)的收發(fā)時(shí)序和錯(cuò)誤處理。
5.一種基于虛擬雙端口共享內(nèi)存通信的電網(wǎng)安全穩(wěn)定控制裝置，包括中央處理模件以及各功能模件，其特征在于，各模件之間采用如權(quán)利要求1~5所述的基于高速串行通信實(shí)現(xiàn)虛擬雙端口共享內(nèi)存的方法進(jìn)行通信。