本發(fā)明涉及一種接口偵測電路。
背景技術(shù)：
：在電腦的主板設(shè)計(jì)中，通常需要使用外接卡來滿足用戶的需求。有些外接卡是通過線纜的插頭連接到主板的連接器上。使用時(shí)，有些線纜的插頭不能很好的插入到主板的連接器上，從而使外接卡不能電性插接至連接器上而無法正常使用。因此，有必要設(shè)計(jì)一種能夠偵測到外接卡是否電性插接至主板的連接器上的電路。技術(shù)實(shí)現(xiàn)要素：鑒于以上內(nèi)容，有必要提供一種能夠判斷外接卡是否電性插接至主板的連接器上的供電電路。一種接口偵測電路，包括一控制電路及一連接所述控制電路的管理芯片，所述控制電路用于連接一連接器，所述連接器用于插接一外接卡，所述控制電路用于在所述連接器沒有電性插接所述外接卡時(shí)輸出一第一控制信號及用于在所述連接器電性插接所述外接卡時(shí)輸出一第二控制信號，所述管理芯片用于根據(jù)所述第一控制信號輸出一第一輸出信號及用于根據(jù)所述第二控制信號輸出一第二輸出信號。優(yōu)選地，所述連接器包括一第一偵測引腳及一第二偵測引腳，所述第一偵測引腳用于輸出所述第一偵測信號，所述第二偵測引腳用于輸出所述第二偵測信號，所述第一偵測信號在所述第一偵測引腳是否電性插接所述外接卡時(shí)具有不同的電平值，所述第二偵測信號在所述第二偵測引腳是否電性插接所述外接卡時(shí)具有不同的電平值。優(yōu)選地，所述第一偵測引腳及所述第二偵測引腳分別位于所述連接器相對的兩端。優(yōu)選地，當(dāng)所述第一偵測引腳沒有電性連接所述外接卡時(shí)，所述第一偵測信號為高電平信號，當(dāng)所述第一偵測引腳電性連接所述外接卡時(shí)，所述第一偵測信號為低電平信號。優(yōu)選地，當(dāng)所述第二偵測引腳沒有電性連接所述外接卡時(shí)，所述第二偵測信號為高電平信號，當(dāng)所述第二偵測引腳電性連接所述外接卡時(shí)，所述第二偵測信號為低高電平信號。優(yōu)選地，所述管理芯片用于在所述第一偵測信號及所述第二偵測信號均為低電平時(shí)輸出所述第二輸出信號。優(yōu)選地，所述第二輸出信號為高電平信號。優(yōu)選地，所述控制電路包括一邏輯電路，所述邏輯電路為一或門，所述連接器的第一偵測引腳連接所述或門的一第一輸入端，第二偵測引腳連接所述或門的一第二輸入端，所述或門的一輸出端連接所述管理芯片。優(yōu)選地，所述第一輸出信號為低電平信號。優(yōu)選地，所述第一控制信號為高電平信號。與現(xiàn)有技術(shù)相比，上述接口偵測電路中，當(dāng)所述連接器沒有電性插接所述外接卡時(shí)，所述控制電路輸出所述第一控制信號，從而所述管理芯片輸出所述第一輸出信號；當(dāng)所述連接器電性插接所述外接卡時(shí)，所述控制電路輸出所述第二控制信號，從而所述管理芯片輸出所述第二輸出信號。使用時(shí)，可以根據(jù)所述管理芯片輸出的第一輸出信號或第二輸出信號來判斷所述連接器是否電性插接所述外接卡。附圖說明圖1是本發(fā)明接口偵測電路的一較佳實(shí)施方式的一功能模塊圖。圖2是本發(fā)明接口偵測電路的一較佳實(shí)施方式的一電路連接圖。主要元件符號說明主板電源10第一電源11第二電源13控制電路20邏輯電路21管理芯片30偵測端31連接器40第一偵測引腳41第二偵測引腳43偵測系統(tǒng)50外接卡60如下具體實(shí)施方式將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。具體實(shí)施方式請參閱圖1，本發(fā)明接口偵測電路的一較佳實(shí)施方式包括一主板電源10、一連接所述主板電源10的控制電路20及一連接所述控制電路20的管理芯片30。所述控制電路20用于連接一連接器40。所述主板電源10用于給所述控制電路20供電。所述管理芯片30用于連接一偵測系統(tǒng)50。所述連接器40用于插接一外接卡60。所述連接器40還用于輸出一第一偵測信號及一第二偵測信號。所述控制電路20用于根據(jù)所述第一偵測信號及所述第二偵測信號的電平值而輸出一第一控制信號或一第二控制信號。所述管理芯片30用于根據(jù)所述控制電路20輸出的第一控制信號而輸出一第一輸出信號，并用于根據(jù)所述控制電路20輸出的第二控制信號而輸出一第二輸出信號。所述偵測系統(tǒng)50用于根據(jù)所述管理芯片30輸出的第一輸出信號或第二輸出信號來判斷所述連接器40是否電性插接所述外接卡60。請參閱圖2，所述主板電源10包括一第一電源11及兩第二電源13。所述第一電源11及每一第二電源13均用于提供一3V的電壓。所述控制電路20包括一邏輯電路21、一第一電阻R1、一第二電阻R2及一電容C1。所述邏輯電路21為一或門，并包括一第一輸入端1、一第二輸入端2、一電源端5、一輸出端4及一接地端3。所述管理芯片30包括一偵測端31。在一實(shí)施例中，所述管理芯片30為一南橋芯片，所述偵測端31為一通用輸入/輸出（GeneralPurposeInputOutput，GPIO）端。所述連接器40包括一第一偵測引腳41及一第二偵測引腳43。所述第一偵測引腳41及所述第二偵測引腳43分別位于所述連接器40相對的兩端。所述第一偵測引腳41用于輸出所述第一偵測信號，所述第二偵測引腳43用于輸出所述第二偵測信號。所述第一偵測信號在所述第一偵測引腳41是否電性插接所述外接卡60時(shí)具有不同的電平值，所述第二偵測信號在所述第二偵測引腳43是否電性插接所述外接卡60時(shí)具有不同的電平值。在一實(shí)施例中，當(dāng)所述第一偵測引腳41未電性插接所述外接卡60時(shí)，所述第一偵測信號為高電平信號，否則為低電平信號；當(dāng)所述第二偵測引腳43未電性插接所述外接卡60時(shí)，所述第二偵測信號為高電平信號，否則為低電平信號。其中一第二電源13連接所述第一電阻R1的一端。所述第一電阻R1的另一端連接所述連接器40的第一偵測引腳41及連接所述邏輯電路21的第一輸入端1。另一第二電源13連接所述第二電阻R2的一端。所述第二電阻R2的另一端連接所述連接器40的第二偵測引腳43及連接所述邏輯電路21的第二輸入端2。所述邏輯電路21的電源端5連接所述第一電源11及通過所述電容C1接地。所述邏輯電路21的輸出端4連接所述管理芯片30的偵測端31。所述邏輯電路21的接地端3接地。偵測時(shí)，當(dāng)所述第一偵測信號為高電平信號及所述第二偵測信號為高電平信號時(shí)，所述邏輯電路21輸出一高電平的第一控制信號，所述管理芯片30接收到所述高電平的第一控制信號后輸出一低電平的第一輸出信號，所述偵測系統(tǒng)50接收到所述低電平的第一輸出信號后判斷所述連接器40未電性插接所述外接卡60。當(dāng)所述第一偵測信號為高電平信號及所述第二偵測信號為低電平信號時(shí)，所述邏輯電路21輸出所述高電平的第一控制信號，所述管理芯片30接收到所述高電平的第一控制信號后輸出所述低電平的第一輸出信號，所述偵測系統(tǒng)50接收到所述低電平的第一輸出信號后判斷所述連接器40未電性插接所述外接卡60。當(dāng)所述第一偵測信號為低電平信號及所述第二偵測信號為高電平信號時(shí)，所述邏輯電路21輸出所述高電平的第一控制信號，所述管理芯片30接收到所述高電平的第一控制信號后輸出所述低電平的第一輸出信號，所述偵測系統(tǒng)50接收到所述低電平的第一輸出信號后判斷所述連接器40未電性插接所述外接卡60。當(dāng)所述第一偵測信號為低電平信號及所述第二偵測信號為低電平信號時(shí)，所述邏輯電路21輸出一低電平的第二控制信號，所述管理芯片30接收到所述低電平的第二控制信號后后輸出一高電平的第二輸出信號，所述偵測系統(tǒng)50接收到所述高電平的第二輸出信號后判斷所述連接器40電性插接所述外接卡60。上述接口偵測電路中，當(dāng)所述連接器40電性插接所述外接卡60時(shí)，所述連接器40輸出所述低電平的第一偵測信號及所述低電平的第二偵測信號，從而所述控制電路20輸出所述低電平的第二控制信號，使所述管理芯片30輸出所述高電平的第二輸出信號，進(jìn)而所述偵測系統(tǒng)50判斷所述連接器40電性插接所述外接卡60；當(dāng)所述外接卡60沒有電性插接至所述連接器40插接時(shí)，所述控制電路20輸出高電平的第一控制信號，從而所述管理芯片30輸出所述低電平的第一輸出信號，進(jìn)而所述偵測系統(tǒng)50判斷所述連接器40未電性插接所述外接卡60，以方便判斷所述連接器40是否電性插接所述外接卡60。對本領(lǐng)域的技術(shù)人員來說，可以根據(jù)本發(fā)明的發(fā)明方案和發(fā)明構(gòu)思結(jié)合生產(chǎn)的實(shí)際需要做出其他相應(yīng)的改變或調(diào)整，而這些改變和調(diào)整都應(yīng)屬于本發(fā)明所公開的范圍。當(dāng)前第1頁1 2 3