基于x86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)的制作方法
【專利摘要】本實(shí)用新型公開了一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，包括X86模塊、外部接口模塊、信號(hào)電路模塊、FPGA模塊、DSP模塊、電源模塊、時(shí)鐘管理模塊、復(fù)位管理模塊；X86模塊與外部接口模塊連接；X86模塊通過總線與FPGA模塊連接；FPGA模塊與信號(hào)電路模塊連接；FPGA模塊通過總線與DSP模塊連接；復(fù)位模塊分別與X86模塊、FPGA模塊、DSP模塊連接；時(shí)鐘管理模塊與X86模塊連接。本實(shí)用新型可以簡(jiǎn)單、便捷、快速的實(shí)現(xiàn)多任務(wù)、多功能的并行實(shí)時(shí)處理，完成信息層的數(shù)據(jù)處理，信號(hào)處理功能強(qiáng)大，操作簡(jiǎn)單，方便二次開發(fā)。本實(shí)用新型體積小，攜帶方便、可靠性高、且具有通用的操作系統(tǒng)，可提供全工業(yè)級(jí)版本，適用于惡劣環(huán)境下的信息控制處理及語音通訊傳輸。
【專利說明】基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)裝置，具體涉及一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)。

【背景技術(shù)】
[0002]在聲納、雷達(dá)、圖像和語音等領(lǐng)域經(jīng)常需要對(duì)海量數(shù)據(jù)進(jìn)行并行、實(shí)時(shí)處理，除了信號(hào)的內(nèi)容、形式和處理算法等有所不同外，通?？刹捎孟嗤挠布脚_(tái)進(jìn)行處理。并行處理的目的是通過采用多個(gè)處理單元同時(shí)對(duì)任務(wù)進(jìn)行處理，加速整個(gè)計(jì)算的過程，從而減少任務(wù)的執(zhí)行時(shí)間。整個(gè)任務(wù)可分解成一些小的任務(wù)，分別分配給并行處理系統(tǒng)中各個(gè)處理單元執(zhí)行。
[0003]傳統(tǒng)的信號(hào)處理平臺(tái)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。FPGA實(shí)現(xiàn)各類數(shù)字信號(hào)的實(shí)時(shí)處理，DSP實(shí)現(xiàn)部分信號(hào)處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈活、通信能力強(qiáng)大的要求。FPGA可以實(shí)現(xiàn)大量數(shù)據(jù)的預(yù)處理，采用DSP+FPGA混用的硬件系統(tǒng)就把兩者的優(yōu)點(diǎn)結(jié)合到一起，即兼顧了速度和靈活性，又滿足了底層信號(hào)處理和高層信號(hào)處理的要求。但此方式無法實(shí)現(xiàn)可視化的顯示和操作。
[0004]另一種方式是基于PowerPC+DSP架構(gòu)的信號(hào)控制處理平臺(tái)，運(yùn)行嵌入式實(shí)時(shí)操作系統(tǒng)VxWorks。其中高性能、低功耗的PowerPC支持網(wǎng)絡(luò)通信接口多、通信處理能力強(qiáng)，DSP在數(shù)據(jù)運(yùn)算能力方面的優(yōu)勢(shì)顯著，Vxfforks嵌入式實(shí)時(shí)操作系統(tǒng)提供對(duì)多種處理器的廣泛支持，具有完善的開發(fā)環(huán)境，具有開放的軟件接口，具有優(yōu)異的實(shí)時(shí)性能和全面可靠的網(wǎng)絡(luò)功能，具有良好的可剪裁性，適用于各種嵌入式環(huán)境的開發(fā)。此種方式結(jié)合這些優(yōu)點(diǎn)，提高了嵌入式信號(hào)處理平臺(tái)的運(yùn)算能力和通信能力，實(shí)現(xiàn)對(duì)數(shù)據(jù)的并行、多任務(wù)實(shí)時(shí)處理。但此種方式對(duì)操作人員的專業(yè)要求很高，操作難度大，不便于客戶的二次開發(fā)。
[0005]x86是一個(gè)intel通用計(jì)算機(jī)系列的標(biāo)準(zhǔn)編號(hào)縮寫，也標(biāo)識(shí)一套通用的計(jì)算機(jī)指令集合，X與處理器沒有任何關(guān)系，它是一個(gè)對(duì)所有*86系統(tǒng)的簡(jiǎn)單的通配符定義，例如:?386, 586，奔騰(pentium)。由于早期intel的CPU編號(hào)都是如8086，80286來編號(hào)，由于這整個(gè)系列的CPU都是指令兼容的，所以都用X86來標(biāo)識(shí)所使用的指令集合如今的奔騰，P2, P4,賽揚(yáng)系列都是支持X86指令系統(tǒng)的，所以都屬于X86家族?！癤86”是Intel和其他幾家公司處理器所支持的一組機(jī)器指令集，它大致確定了芯片的使用規(guī)范。從8086到80186、80286、80386、80486，再到后來的奔騰系列以及現(xiàn)在的多核技術(shù)，都是使用一脈相承的x86指令集，既不斷擴(kuò)展又向后兼容。X86處理器技術(shù)具有高性能、高可靠性、高安全性和可擴(kuò)展性、可管理性的特點(diǎn)。
[0006]Windows XP是微軟公司推出的個(gè)人電腦使用的操作系統(tǒng)，其圖形化的操作界面、強(qiáng)大的功能使其深受人們喜愛，在很長(zhǎng)一段時(shí)間內(nèi)在操作系統(tǒng)市場(chǎng)處于統(tǒng)治地位。
[0007]基于X86和通用操作系統(tǒng)Windows XP的信號(hào)控制處理平臺(tái)，可以連接硬盤、鼠標(biāo)、鍵盤和其他外部設(shè)備，具有功能強(qiáng)大、使用方便的特點(diǎn)，能夠解決前述兩種方式的不足，實(shí)現(xiàn)多任務(wù)、多功能的并行實(shí)時(shí)處理，且操作簡(jiǎn)單，方便用戶二次開發(fā)。
實(shí)用新型內(nèi)容
[0008]本實(shí)用新型克服了現(xiàn)有技術(shù)的不足，提供一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)。以期待解決傳統(tǒng)的處理系統(tǒng)中操作復(fù)雜、二次開發(fā)困難、實(shí)時(shí)性差、可移植性差等問題。
[0009]為解決上述的技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案:
[0010]一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，包括X86模塊、外部接口模塊、信號(hào)電路模塊、FPGA模塊、DSP模塊、電源模塊、時(shí)鐘管理模塊、復(fù)位管理模塊；所述X86模塊與所述外部接口模塊連接；所述X86模塊通過總線與所述FPGA模塊連接；所述FPGA模塊與所述信號(hào)電路模塊連接；所述FPGA模塊通過總線與所述DSP模塊連接；所述復(fù)位模塊分別與所述X86模塊、FPGA模塊、DSP模塊連接；所述時(shí)鐘管理模塊與所述X86模塊連接。
[0011]更進(jìn)一步的技術(shù)方案是X86模塊包括CPU、南橋芯片、北橋芯片、DDR，運(yùn)行通用操作系統(tǒng)中的一種，用于完成數(shù)據(jù)處理、顯示控制和對(duì)所有外部接口的控制。
[0012]更進(jìn)一步的技術(shù)方案是外部接口模塊包括硬盤、鼠標(biāo)、鍵盤、RS232接口、RS422接口、以太網(wǎng)接口、LVDS 接口、VGA 接口、USB 接口、PCI 接口。
[0013]更進(jìn)一步的技術(shù)方案是信號(hào)電路模塊包括信號(hào)模擬電路，以及用于實(shí)現(xiàn)信號(hào)編解碼功能的信號(hào)編解碼模塊，用于實(shí)現(xiàn)信號(hào)的A/D轉(zhuǎn)換的A/D轉(zhuǎn)換模塊，和用于實(shí)現(xiàn)信號(hào)的D/A轉(zhuǎn)換的D/A轉(zhuǎn)換模塊。
[0014]更進(jìn)一步的技術(shù)方案是FPGA模塊由邏輯模塊組和用于獲取內(nèi)部各邏輯模塊的狀態(tài)，完成各模塊的協(xié)調(diào)控制，并響應(yīng)通過PCI傳入的主控命令模塊組成。
[0015]所述DSP模塊主要負(fù)責(zé)從總線獲取數(shù)據(jù)后，進(jìn)行數(shù)字信號(hào)處理，完成處理后通過總線將數(shù)據(jù)重新放回。
[0016]所述電源模塊將外部輸入電源轉(zhuǎn)換為內(nèi)部各模塊需要的電源。
[0017]所述時(shí)鐘管理模塊通過所述X86模塊的配合提供各元器件所需的工作時(shí)鐘。
[0018]所述復(fù)位管理模塊保持對(duì)各路電源電壓和FPGA工作情況的監(jiān)控，實(shí)現(xiàn)上電復(fù)位、掉電復(fù)位、電壓異常復(fù)位、看門狗超時(shí)復(fù)位等功能，該部分通過硬件復(fù)位電路以及CPLD內(nèi)部的邏輯組成。
[0019]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:本實(shí)用新型可以簡(jiǎn)單、便捷、快速的實(shí)現(xiàn)多任務(wù)、多功能的并行實(shí)時(shí)處理，完成信息層的數(shù)據(jù)處理，信號(hào)處理功能強(qiáng)大，操作簡(jiǎn)單，方便二次開發(fā)。本實(shí)用新型體積小，攜帶方便、可靠性高、且具有通用的操作系統(tǒng)，可提供全工業(yè)級(jí)版本，適用于惡劣環(huán)境下的信息控制處理及語音通訊傳輸。

【專利附圖】

【附圖說明】
[0020]圖1為本實(shí)用新型一個(gè)實(shí)施例的結(jié)構(gòu)框圖。
[0021]圖2為本實(shí)用新型一個(gè)實(shí)施例的功能實(shí)現(xiàn)模塊結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0022]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步闡述。
[0023]如圖1所示，本實(shí)用新型一個(gè)實(shí)施例基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，包括X86模塊、外部接口模塊、信號(hào)電路模塊、FPGA模塊、DSP模塊、電源模塊、時(shí)鐘管理模塊、復(fù)位管理模塊；X86模塊與外部接口模塊連接；X86模塊通過總線與FPGA模塊連接；FPGA模塊與信號(hào)電路模塊連接；FPGA模塊通過總線與DSP模塊連接；復(fù)位模塊分別與X86模塊、FPGA模塊、DSP模塊連接；時(shí)鐘管理模塊與X86模塊連接。
[0024]具體的實(shí)施方案是，如圖2所示，附圖2示出了本實(shí)用新型一個(gè)實(shí)施例的功能框圖。如附圖2所示，本實(shí)用新型主要由X86模塊、外部接口模塊、信號(hào)電路模塊、FPGA模塊、DSP模塊、電源模塊、時(shí)鐘管理模塊、復(fù)位管理模塊組成。
[0025]X86模塊由CPU、南橋、北橋、DDRII SDRAM組成，運(yùn)行通用操作系統(tǒng)Windows XP及應(yīng)用程序，用戶通過程序作為主控，對(duì)本實(shí)用新型的其余模塊發(fā)出信息指令。支持LVDS和VGA雙視頻獨(dú)立輸出，分辨率為800X600，最高支持1024X768 ;支持I路10\100Mbps以太網(wǎng)口 ；支持2路USB2.0 ;支持2路USB2.0鍵盤、鼠標(biāo)；支持2路RS422，奇偶校驗(yàn)可選，波特率可選，最高支持921600Mbps ;支持2路RS232，奇偶校驗(yàn)可選，波特率可選，最高支持460800bps ο
[0026]外部接口模塊由硬盤、LVDS和VGA輸出、PCI設(shè)備、外部設(shè)備(USB、RS232、RS422)等構(gòu)成，通過相應(yīng)的插座與X86模塊連接，接收X86的控制。
[0027]FPGA模塊主要完成各模塊的協(xié)調(diào)控制，并響應(yīng)通過PCI傳入的主控命令組成，F(xiàn)PGA作為為信息中轉(zhuǎn)的重要橋梁，還負(fù)責(zé)將數(shù)據(jù)指令通過信號(hào)通路傳入到外部設(shè)備。FPGA主要采用內(nèi)部集成RAM構(gòu)建雙口 RAM，實(shí)現(xiàn)與INTEL ATOM核心、DSP、語音電路進(jìn)行數(shù)據(jù)通訊等功能。詳細(xì)的方法是FPGA采用PROM方式加載；FPGA與X86各個(gè)線程、DSP、語音電路模塊的通信，都是通過內(nèi)建雙口 RAM進(jìn)行數(shù)據(jù)通信；FPGA與X86交互數(shù)據(jù)不低于lOMB/s，并需提供秒脈沖給X86。
[0028]DSP模塊主要負(fù)責(zé)從總線獲取數(shù)據(jù)后，進(jìn)行數(shù)字信號(hào)處理，完成處理后通過總線將數(shù)據(jù)重新放回。DSP模塊的CEO空間外掛32MB SDRAM，用于數(shù)據(jù)緩存；CE1空間外接4MBFLASH，用于存儲(chǔ)啟動(dòng)程序；CE2 EMIF總線與FPGA相連(數(shù)據(jù)位寬32bit) ；CE3 EMIF總線與外部其他設(shè)備相連(數(shù)據(jù)位寬32bit，低16bit有效)；Int4?Int7連接到FPGA ;DSP與外部數(shù)據(jù)傳輸采用EDMA方式。
[0029]時(shí)鐘管理模塊提供各元器件所需工作時(shí)鐘，X86模塊由時(shí)鐘輸入14.318Mhz晶諧提供；時(shí)鐘芯片配置輸出 166Mhz、133Mhz、100Mhz、96Mhz、48Mhz、33Mhz、14Mhz 給 X86 模塊。40MHZ晶振提供給嵌入式的FPGA、DSP、CPLD時(shí)鐘。
[0030]復(fù)位管理模塊保持對(duì)各路電源電壓和FPGA工作情況的監(jiān)控，實(shí)現(xiàn)上電復(fù)位、掉電復(fù)位、電壓異常復(fù)位、看門狗超時(shí)復(fù)位等功能，該部分通過硬件復(fù)位電路以及CPLD內(nèi)部的邏輯組成。系統(tǒng)有一路外部輸入復(fù)位信號(hào)和FPGA內(nèi)部產(chǎn)生的復(fù)位完成整個(gè)系統(tǒng)的軟硬件初始化工作。
[0031]語音模塊負(fù)責(zé)采集麥克風(fēng)傳入的語音信號(hào)，通過內(nèi)部的編解碼后，傳入FPGA內(nèi)部緩存邏輯模塊，通過主控的指令讓FPGA與外部交互，實(shí)現(xiàn)本實(shí)用新型與外部設(shè)備通話。
[0032]電源模塊主要實(shí)現(xiàn)將外部輸入的18V到32V間的直流電源轉(zhuǎn)換為本實(shí)用新型設(shè)備需要的各種電壓。
[0033]在本說明書中所談到的“一個(gè)實(shí)施例”、“另一個(gè)實(shí)施例”、“實(shí)施例”、等，指的是結(jié)合該實(shí)施例描述的具體特征、結(jié)構(gòu)或者特點(diǎn)包括在本申請(qǐng)概括性描述的至少一個(gè)實(shí)施例中。在說明書中多個(gè)地方出現(xiàn)同種表述不是一定指的是同一個(gè)實(shí)施例。進(jìn)一步來說，結(jié)合任一個(gè)實(shí)施例描述一個(gè)具體特征、結(jié)構(gòu)或者特點(diǎn)時(shí)，所要主張的是結(jié)合其他實(shí)施例來實(shí)現(xiàn)這種特征、結(jié)構(gòu)或者特點(diǎn)也落在本實(shí)用新型的范圍內(nèi)。
[0034]盡管這里參照實(shí)用新型的多個(gè)解釋性實(shí)施例對(duì)本實(shí)用新型進(jìn)行了描述，但是，應(yīng)該理解，本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出很多其他的修改和實(shí)施方式，這些修改和實(shí)施方式將落在本申請(qǐng)公開的原則范圍和精神之內(nèi)。更具體地說，在本申請(qǐng)公開、附圖和權(quán)利要求的范圍內(nèi)，可以對(duì)主題組合布局的組成部件和/或布局進(jìn)行多種變型和改進(jìn)。除了對(duì)組成部件和/或布局進(jìn)行的變型和改進(jìn)外，對(duì)于本領(lǐng)域技術(shù)人員來說，其他的用途也將是明顯的。
【權(quán)利要求】
1.一種基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，其特征在于:包括X86模塊、外部接口模塊、信號(hào)電路模塊、FPGA模塊、DSP模塊、電源模塊、時(shí)鐘管理模塊、復(fù)位管理模塊；所述X86模塊與所述外部接口模塊連接；所述X86模塊通過總線與所述FPGA模塊連接；所述FPGA模塊與所述信號(hào)電路模塊連接；所述FPGA模塊通過總線與所述DSP模塊連接；所述復(fù)位模塊分別與所述X86模塊、FPGA模塊、DSP模塊連接；所述時(shí)鐘管理模塊與所述X86模塊連接。
2.根據(jù)權(quán)利要求1所述的基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，其特征在于所述的X86模塊包括CPU、南橋芯片、北橋芯片、DDR，運(yùn)行通用操作系統(tǒng)中的一種，用于完成數(shù)據(jù)處理、顯示控制和對(duì)所有外部接口的控制。
3.根據(jù)權(quán)利要求1所述的基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，其特征在于所述的外部接口模塊包括硬盤、鼠標(biāo)、鍵盤、RS232接口、RS422接口、以太網(wǎng)接口、LVDS接口、VGA 接口、USB 接口、PCI 接口。
4.根據(jù)權(quán)利要求1所述的基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，其特征在于所述的信號(hào)電路模塊包括信號(hào)模擬電路，以及用于實(shí)現(xiàn)信號(hào)編解碼功能的信號(hào)編解碼模塊，用于實(shí)現(xiàn)信號(hào)的A/D轉(zhuǎn)換的A/D轉(zhuǎn)換模塊，和用于實(shí)現(xiàn)信號(hào)的D/A轉(zhuǎn)換的D/A轉(zhuǎn)換模塊。
5.根據(jù)權(quán)利要求1所述的基于X86與通用操作系統(tǒng)的嵌入式綜合處理平臺(tái)，其特征在于所述的FPGA模塊由邏輯模塊組和用于獲取內(nèi)部各邏輯模塊的狀態(tài)，完成各模塊的協(xié)調(diào)控制，并響應(yīng)通過PCI傳入的主控命令模塊組成。
【文檔編號(hào)】G06F15/76GK204009892SQ201420445355
【公開日】2014年12月10日 申請(qǐng)日期:2014年8月7日 優(yōu)先權(quán)日:2014年8月7日
【發(fā)明者】戴榮, 陰陶, 孫海飆, 李璞 申請(qǐng)人:成都傅立葉電子科技有限公司