SPI與Localbus的互通方法及其應用的制作方法
【專利摘要】本發(fā)明公開了一種SPI與Localbus的互通方法，用于實現(xiàn)處理器的SPI接口與芯片的Localbus之間的通訊，用CPLD連接處理器的SPI接口和Localbus，以處理器的SPI接口為主機模式，以CPLD的SPI接口為從機模式，CPLD外接50MHz的有源晶振作為同步時鐘；所述互通方法根據(jù)CPLD的SPI接口的片選信號變化而對處理器的SPI接口數(shù)據(jù)和Localbus作不同處理。本互通方法應用于網(wǎng)絡語音交換設備。本發(fā)明通過在處理器的SPI接口和芯片的Localbus之間連接CPLD，將Localbus的讀寫操作全部轉換到CPLD的SPI接口和處理器的SPI接口上操作，將芯片與處理器之間的連接做到最大程度的簡化，提高了連接的可靠性，降低了開發(fā)難度，大大節(jié)約了系統(tǒng)成本。
【專利說明】SPI與Localbus的互通方法及其應用

【技術領域】
[0001 ] 本發(fā)明涉及一種通訊方法及應用，尤其涉及一種SPI與Localbus的互通方法及其應用。

【背景技術】
[0002]SPI (Serial Peripheral Interface)接口即串行外圍設備接口，是一種高速的全雙工同步通信接口，系統(tǒng)中需要主、從模式配合使用。SPI接口通常使用4條信號線，分別是CLK即串行時鐘線、MOSI即主機輸出/從機輸入線、MISO即主機輸入/從機輸出線和SEL即片選信號線。SPI控制器的核心是2個移位寄存器，分別用于數(shù)據(jù)的輸入和輸出，由于使用的信號線少，因此電路設計簡單，同時卻十分高效。
[0003]Localbus又稱為CPU總線或局部總線或本地總線，根據(jù)高低位地址線序的差異分為Motorola CPU總線和Intel CPU總線，二者主要結構相同。Localbus通常包括數(shù)據(jù)線、地址線和控制線。CPU通過控制線發(fā)起讀或者寫操作，同時用地址線告知從設備CPU將要操作的地址，最后從數(shù)據(jù)線上完成數(shù)據(jù)的讀或寫操作。
[0004]在一些通訊設備中，往往會同時存在SPI接口和Localbus，比如網(wǎng)絡語音交換設備，下面對網(wǎng)絡語音交換設備進行具體介紹:
[0005]隨著IP技術與語音交換技術的快速發(fā)展，中小企業(yè)對網(wǎng)絡語音交換設備的個性化需求越來越來多樣化，網(wǎng)絡語音交換設備對傳統(tǒng)電信中繼線路如El、PSTN、GSM與網(wǎng)絡技術的融合提出了更多的需求。
[0006]在全球范圍來看，由于各地區(qū)電信運營商在規(guī)劃和建設基礎中繼線路上差別明顯，比如歐洲大部分國家仍然使用的是ISDN BRI中繼線路，而很多以島嶼為主的國家會直接使用GSM作為中繼線路。每種中繼線路使用到的模塊或者芯片提供的信令控制接口種類眾多，因此很多網(wǎng)絡語音交換設備會針對不同的中繼采用不同的接口，或者通過一系列產(chǎn)品型號來滿足不同的需求，這樣必然會增加系統(tǒng)成本。


【發(fā)明內容】

[0007]本發(fā)明的目的就在于為了解決上述問題而提供一種結構簡單、基于CPLD的SPI與Localbus的互通方法及其應用。
[0008]本發(fā)明通過以下技術方案來實現(xiàn)上述目的:
[0009]一種SPI與Localbus的互通方法,用于實現(xiàn)處理器的SPI接口與芯片的Localbus之間的通訊，用CPLD連接處理器的SPI接口和Localbus，以處理器的SPI接口為主機模式，下稱SPI主機接口，以CPLD的SPI接口為從機模式，下稱SPI從機接口，CPLD外接50MHz的有源晶振作為同步時鐘；所述互通方法如下:在SPI主機接口發(fā)起寫操作命令時，首先發(fā)出第一個字節(jié)數(shù)據(jù)0x6F，第二個字節(jié)為操作芯片的寄存器地址，第三個字節(jié)為寫入芯片當前地址寄存器的數(shù)據(jù)；對應CPLD中SPI從機接口和Localbus的寫操作流程為:系統(tǒng)復位時將所有變量做初始化操作；SPI從機接口時鐘頻率為12MHz，以50MHz作為同步時鐘，在SPI從機接口片選為低電平，同時SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)下，將臨時變量spi_cnt作加I操作；如果片選為高電平，則將spi_cnt清O，同時，片選為低電平狀態(tài)時，SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)時，按照spi_cnt的數(shù)值將SPI主機接口輸出的穩(wěn)定數(shù)據(jù)MOSI存入變量spi_in的對應位；在片選信號變化為高電平的穩(wěn)定狀態(tài)下，如果SPI主機接口的狀態(tài)寄存器spi_cmd_cnt值為O,判斷spi_in的值,如果是0x6F,將 spi_cmd_cnt 置為 I,如果 spi_cmd_cnt 值為 2,就將 spi_cmd_cnt 作清 O 處理，否則spi_cmd_cnt作加I處理；當spi_cmd_cnt值為I時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，將spi_in中的地址數(shù)據(jù)寫入Localbus的地址總線；當spi_cmd_cnt值為2時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，將spi_in中的數(shù)據(jù)寫入Localbus的數(shù)據(jù)總線；當spi_cmd_cnt值為O時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻,Localbus的寫信號置O,完成一次Localbus寫操作；SPI從機接口發(fā)送Localbus到SPI主機接口的操作流程是其寫操作的反向操作，區(qū)別在于SPI主機接口發(fā)送的第一個數(shù)據(jù)為0x2F。
[0010]一種SPI與Localbus的互通方法的應用，所述互通方法應用于網(wǎng)絡語音交換設備，所述網(wǎng)絡語音交換設備包括嵌入式Blackfin處理器、El芯片和所述CPLD，所述嵌入式Blackfin處理器包括所述SPI主機接口，所述El芯片包括所述Localbus。
[0011]本發(fā)明的有益效果在于:
[0012]本發(fā)明通過在處理器的SPI接口和芯片的Localbus之間連接CPLDjf Localbus的讀寫操作全部轉換到CPLD的SPI接口和處理器的SPI接口上操作，將芯片與處理器之間的連接做到最大程度的簡化，提高了連接的可靠性，同時也統(tǒng)一了主控芯片的軟、硬件設計，降低了開發(fā)難度，大大節(jié)約了系統(tǒng)成本。
[0013]將本互通方法應用于網(wǎng)絡語音交換設備，具有性價比高、靈活性強的優(yōu)點，使用相同的主控平臺和硬件接口，通過選配不同的電信中繼接口模塊，如GSM、FX0、El等就可以滿足不同國家不同區(qū)域的個性化需求。

【專利附圖】

【附圖說明】
[0014]圖1是本發(fā)明所述網(wǎng)絡語音交換設備內CPLD的SPI接口和Localbus之間的連接示意圖。

【具體實施方式】
[0015]為了更具體地說明本
【發(fā)明內容】
，下面以一個具體的網(wǎng)絡語音交換設備的接口應用為例，結合附圖對本發(fā)明作詳細描述:
[0016]如圖1所示，網(wǎng)絡語音交換設備包括嵌入式Blackfin處理器(圖中未示出)、E1芯片和CPLD，嵌入式Blackfin處理器包括SPI主機接口(與圖中的CPLD的SPI從機接口連接，應該位于CPLD的左端，但因為圖中的CPLD、El芯片和中繼出口為一個整體模塊，所以圖中未示出Blackfin處理器及其SPI主機接口)，El芯片包括Localbus。
[0017]Blackfin處理器用Blackfin雙核500MHz的BF607作為主控芯片，BF607內置網(wǎng)絡控制器、DDR控制器、USB控制器以及內部自帶32K指令緩存和32K數(shù)據(jù)緩存，具有足夠的運算能力處理El線路的語音及信令控制；E1芯片選用Infineon公司的PEF2256H，該芯片支持E1/T1模式，信令控制采用Localbus ；CPLD選用Lattice公司的LCMX02-256H，與El芯片PEF2256的Localbus采用同步傳輸模式，所以硬件設計階段加入了 I顆外接50MHz的有源晶振作為同步時鐘；中繼出口選用RJ48。
[0018]如圖1所示，以Blackfin處理器的SPI接口為主機模式，下稱SPI主機接口，以CPLD的SPI接口為從機模式，下稱SPI從機接口，所述互通方法如下:在SPI主機接口發(fā)起寫操作命令時，首先發(fā)出第一個字節(jié)數(shù)據(jù)0X6F，第二個字節(jié)為操作芯片的寄存器地址，第三個字節(jié)為寫入芯片當前地址寄存器的數(shù)據(jù)；對應CPLD中SPI從機接口和Localbus的寫操作流程為:系統(tǒng)復位時將所有變量做初始化操作；SPI從機接口時鐘頻率為12MHz，以50MHz作為同步時鐘，在SPI從機接口片選為低電平，同時SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)下，將臨時變量spi_cnt作加I操作；如果片選為高電平，則將spi_cnt清0，同時，片選為低電平狀態(tài)時，SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)時，按照spi_cnt的數(shù)值將SPI主機接口輸出的穩(wěn)定數(shù)據(jù)MOSI存入變量spi_in的對應位；在片選信號變化為高電平的穩(wěn)定狀態(tài)下，如果SPI主機接口的狀態(tài)寄存器spi_cmd_cnt值為O,判斷spi_in的值，如果是0x6F,將spi_cmd_cnt置為I,如果spi_cmd_cnt值為2,就將spi_cmd_cnt作清O處理,否則spi_cmd_cnt作加I處理；當spi_cmd_cnt值為I時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，將spi_in中的地址數(shù)據(jù)寫入Localbus的地址總線；當spi_cmd_cnt值為2時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻,將spi_in中的數(shù)據(jù)寫入Localbus的數(shù)據(jù)總線；當spi_cmd_cnt值為O時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，Localbus的寫信號置O,完成一次Localbus寫操作；SPI從機接口發(fā)送Localbus到SPI主機接口的操作流程是其寫操作的反向操作，區(qū)別在于SPI主機接口發(fā)送的第一個數(shù)據(jù)為0x2F。
[0019]說明:圖1中示出了各接口的全部或部分信號線和對應信號名稱，這些信號線均為接口自帶的常規(guī)信號線，不是本發(fā)明的創(chuàng)新，本發(fā)明的創(chuàng)新主要在于使用軟件實現(xiàn)對具體信號的控制，達到利用CPLD實現(xiàn)SPI主機接口與Localbus之間通訊的目的。
[0020]上述實施例只是本發(fā)明的較佳實施例，并不是對本發(fā)明技術方案的限制，只要是不經(jīng)過創(chuàng)造性勞動即可在上述實施例的基礎上實現(xiàn)的技術方案，均應視為落入本發(fā)明專利的權利保護范圍內。
【權利要求】
1.一種SPI與Localbus的互通方法,用于實現(xiàn)處理器的SPI接口與芯片的Localbus之間的通訊，其特征在于:用CPLD連接處理器的SPI接口和Localbus，以處理器的SPI接口為主機模式，下稱SPI主機接口，以CPLD的SPI接口為從機模式，下稱SPI從機接口，CPLD外接50MHz的有源晶振作為同步時鐘；所述互通方法如下:在SPI主機接口發(fā)起寫操作命令時，首先發(fā)出第一個字節(jié)數(shù)據(jù)0x6F，第二個字節(jié)為操作芯片的寄存器地址，第三個字節(jié)為寫入芯片當前地址寄存器的數(shù)據(jù)JtSCPLD中SPI從機接口和Localbus的寫操作流程為:系統(tǒng)復位時將所有變量做初始化操作；SPI從機接口時鐘頻率為12MHz，以50MHz作為同步時鐘，在SPI從機接口片選為低電平，同時SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)下，將臨時變量spi_cnt作加I操作；如果片選為高電平，則將spi_cnt清0，同時，片選為低電平狀態(tài)時，SPI從機接口時鐘處于上升沿后的穩(wěn)定高電平狀態(tài)時，按照spi_cnt的數(shù)值將SPI主機接口輸出的穩(wěn)定數(shù)據(jù)MOSI存入變量spi_in的對應位；在片選信號變化為高電平的穩(wěn)定狀態(tài)下，如果SPI主機接口的狀態(tài)寄存器spi_cmd_cnt值為O,判斷spi_in的值，如果是0x6F,將spi_cmd_cnt置為I,如果spi_cmd_cnt值為2,就將spi_cmd_cnt作清O處理，否則spi_cmd_cnt作加I處理；當spi_cmd_cnt值為I時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，將spi_in中的地址數(shù)據(jù)寫入Localbus的地址總線；當spi_cmd_cnt值為2時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，將spi_in中的數(shù)據(jù)寫入Localbus的數(shù)據(jù)總線；當spi_cmd_cnt值為O時，同時片選處于由電平到高電平變化后的第一個穩(wěn)定時刻，Localbus的寫信號置O,完成一次Localbus寫操作；SPI從機接口發(fā)送Localbus到SPI主機接口的操作流程是其寫操作的反向操作，區(qū)別在于SPI主機接口發(fā)送的第一個數(shù)據(jù)為0x2F。
2.一種如權利要求1所述的SPI與Localbus的互通方法的應用，其特征在于:所述互通方法應用于網(wǎng)絡語音交換設備，所述網(wǎng)絡語音交換設備包括嵌入式Blackfin處理器、El芯片和所述CPLD，所述嵌入式Blackfin處理器包括所述SPI主機接口，所述El芯片包括所述 Localbus。
【文檔編號】G06F13/40GK104077258SQ201410315594
【公開日】2014年10月1日 申請日期:2014年7月3日 優(yōu)先權日:2014年7月3日
【發(fā)明者】林雪峰 申請人:成都智科通信技術有限公司