專利名稱：一種頻率調(diào)整裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種頻率調(diào)整裝置，具體地涉及一種應(yīng)用于處理單元上的通過一頻率調(diào)整機(jī)制以對(duì)應(yīng)不同的存取頻率數(shù)據(jù)處理模塊的裝置。
背景技術(shù)：
隨著電子信息科技的日新月異，許多應(yīng)用于諸如個(gè)人計(jì)算機(jī)、筆記型計(jì)算機(jī)、平板計(jì)算機(jī)等電子數(shù)據(jù)處理裝置中的處理單元、數(shù)據(jù)處理模塊、存儲(chǔ)單元以及總線等模塊或裝置的數(shù)據(jù)存取速度不斷的提升。其中，該處理單元例如為中央處理單元或?yàn)樘幚韱卧?；該?shù)據(jù)處理模塊得例如為硬盤、只讀光驅(qū)以及其它的外接或內(nèi)建的外圍裝置；該存儲(chǔ)單元例如為靜態(tài)隨機(jī)存取內(nèi)存、動(dòng)態(tài)隨機(jī)存取內(nèi)存、同步動(dòng)態(tài)隨機(jī)存取內(nèi)存或雙倍數(shù)據(jù)讀取速率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存等具有揮發(fā)性的隨機(jī)存儲(chǔ)單元；而該裝置總線則得包括任何以擴(kuò)充總線或局部總線形式存在的數(shù)據(jù)總線、地址總線或控制總線等。 雖然電子數(shù)據(jù)處理裝置中的各個(gè)模塊或裝置的數(shù)據(jù)存取速度不斷的提升對(duì)于使用者而言能夠節(jié)省許多不必要的時(shí)間成本的浪費(fèi)，但是由于該電子數(shù)據(jù)處理裝置的各個(gè)模塊或裝置間必須以該處理單元為中心，該處理單元依據(jù)程序指令來響應(yīng)各個(gè)數(shù)據(jù)處理模塊所發(fā)出的數(shù)據(jù)存取請(qǐng)求，并至該存儲(chǔ)單元讀取該被請(qǐng)求存取的數(shù)據(jù)，且于處理后傳送至該數(shù)據(jù)處理模塊以供其執(zhí)行的。因此，該電子數(shù)據(jù)處理裝置中各該模塊或裝置的數(shù)據(jù)讀取速度必須能夠相互配合，彼此間才能夠進(jìn)行信息交互，以達(dá)成數(shù)據(jù)存取與傳送的目的。但是，電子數(shù)據(jù)處理裝置中的不同模塊或裝置間可能會(huì)因?yàn)樯a(chǎn)制造時(shí)期的不同、所適用的規(guī)格或協(xié)議的不同甚至使用者組合選購(gòu)上的考慮等緣故，而造成該電子數(shù)據(jù)處理裝置的模塊或裝置間，其數(shù)據(jù)存取時(shí)間有所差異，若是處理單元無法因應(yīng)加以調(diào)整時(shí)，數(shù)據(jù)在存取的過程中則會(huì)發(fā)生數(shù)據(jù)存取不正常的情況。因此當(dāng)數(shù)據(jù)處理模塊的數(shù)據(jù)存取時(shí)間較長(zhǎng)時(shí)，已知的技術(shù)是將該處理單元搭配一外加的電路，用以延長(zhǎng)處理單元處理數(shù)據(jù)存取的時(shí)間，再配合該存取速度較慢的數(shù)據(jù)處理模塊進(jìn)行數(shù)據(jù)的存取。然而已知的技術(shù)以通過外加電路的方式不但會(huì)增加電路整體的體積，也將增加組裝以及制造的成本。

實(shí)用新型內(nèi)容為解決上述已知技術(shù)的缺點(diǎn)，本實(shí)用新型的主要目的在于提供一種頻率調(diào)整裝置，用以提供處理單元一對(duì)應(yīng)不同數(shù)據(jù)存取速度的數(shù)據(jù)處理裝置調(diào)整頻率的功能。本實(shí)用新型的又一目的在于提供一種頻率調(diào)整裝置，通過一內(nèi)建于該處理單元的頻率調(diào)整模塊，使得提供該處理單元對(duì)應(yīng)不同數(shù)據(jù)處理模塊的數(shù)據(jù)存取時(shí)間的功能，而無需通過外加的電路模塊。為達(dá)成以上所述的目的，本實(shí)用新型的頻率調(diào)整裝置包括一處理單元，所述處理單元包括一緩存單元用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令的功能；[0010]一頻率調(diào)整模塊，與所述處理單元連接，用以依據(jù)所述緩存單元中儲(chǔ)存的對(duì)應(yīng)數(shù)據(jù)處理模塊執(zhí)行數(shù)據(jù)存取的時(shí)間，調(diào)整所述處理單元的頻率；以及一儲(chǔ)存單元，與所述處理單元連接，用以供所述處理單元快速存取所述頻率調(diào)整模塊的數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊的數(shù)據(jù)存取時(shí)間的數(shù)據(jù)?？蛇x地，所述儲(chǔ)存單元可以為只讀存儲(chǔ)器、電子可抹式只讀存儲(chǔ)器或者閃存?？蛇x地，所述處理單元可以為80C186規(guī)格的處理單元或者中央處理單元。可選地，所述頻率調(diào)整模塊為固件形式。為達(dá)成以上所述的目的，本實(shí)用新型提供另一種頻率調(diào)整裝置，所述頻率調(diào)整裝 置包括一處理單元，其至少包括有一緩存單元用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令功能；一頻率調(diào)整模塊，與所述處理單元連接，用以依據(jù)所述緩存單元中所儲(chǔ)存的對(duì)應(yīng)的數(shù)據(jù)處理模塊執(zhí)行地址數(shù)據(jù)存取的時(shí)間，調(diào)整所述處理單元的頻率；以及一儲(chǔ)存單元，與所述處理單元連接，用以供所述處理單元快速存取所述頻率調(diào)整模塊的數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊的地址數(shù)據(jù)存取時(shí)間的數(shù)據(jù)?？蛇x地，所述儲(chǔ)存單元為只讀存儲(chǔ)器、電子可抹式只讀存儲(chǔ)器或者閃存?？蛇x地，所述數(shù)據(jù)存取頻率為地址閂鎖使能或地址數(shù)據(jù)寫入頻率其中任一個(gè)，用以調(diào)整數(shù)據(jù)存取的設(shè)定時(shí)間及保持時(shí)間其中任一個(gè)?？蛇x地，所述處理單元可以為80C186規(guī)格的處理單元或者中央處理單元?？蛇x地，所述頻率調(diào)整模塊為固件形式。本實(shí)用新型的有益效果在于，本實(shí)用新型的頻率調(diào)整裝置，提供處理單元通過一內(nèi)建于該處理單元的頻率調(diào)整模塊，而無需通過外加的電路模塊，即可獲得對(duì)應(yīng)不同數(shù)據(jù)存取速度的數(shù)據(jù)處理裝置調(diào)整頻率的功能。

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I是一應(yīng)用示意圖，用以顯示本實(shí)用新型的頻率調(diào)整裝置應(yīng)用于該與標(biāo)準(zhǔn)80C186處理單元兼容的4-T總線的架構(gòu)；圖2A和圖2B是一信號(hào)時(shí)序圖，用以顯示本實(shí)用新型的頻率調(diào)整裝置于進(jìn)行數(shù)據(jù)寫入程序和讀取程序時(shí)的信號(hào)時(shí)序；以及圖3是一流程圖，用以顯示本實(shí)用新型的頻率調(diào)整裝置于執(zhí)行頻率調(diào)整方法的流程步驟。附圖標(biāo)號(hào)100頻率調(diào)整裝置102處理單元103緩存單元[0032]104頻率調(diào)整模塊106儲(chǔ)存單元110存儲(chǔ)單元仲裁器120存儲(chǔ)單元130數(shù)據(jù)處理模塊
具體實(shí)施方式
為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。 于本實(shí)施例中，本實(shí)用新型的頻率調(diào)整方法以及裝置是應(yīng)用于一與標(biāo)準(zhǔn)80C186處理單元兼容的4-T總線架構(gòu)中。請(qǐng)參閱圖1，其顯示本實(shí)用新型的頻率調(diào)整裝置應(yīng)用于該與標(biāo)準(zhǔn)80C186處理單元兼容的4-T總線架構(gòu)的應(yīng)用示意圖。本實(shí)用新型的頻率調(diào)整裝置是如標(biāo)號(hào)100所指的虛線框所包含的部分，其于實(shí)際應(yīng)用時(shí)是搭接于一存儲(chǔ)單元仲裁器(memory arbiter) 110和一存儲(chǔ)單元120之間、且該存儲(chǔ)單元仲裁器110是耦接至多個(gè)數(shù)據(jù)處理模塊130，用以控制該存儲(chǔ)單元仲裁器110與該存儲(chǔ)單元120之間的各種數(shù)據(jù)存取操作程序，包括寫入程序及讀取程序。此外，于本實(shí)施例中，該處理單元102與該存儲(chǔ)單元仲裁器110間以及該處理單元102與該存儲(chǔ)單元120間設(shè)置有地址円鎖使能(address latch enable ;ALE)信號(hào)線、地址(address)信號(hào)線、地址與數(shù)據(jù)(address/data)信號(hào)線以及讀取寫入地址與數(shù)據(jù)(read/write)信號(hào)線。在圖I、圖2A和圖2B中，ALE表示地址閂鎖使能Address Latch Enable ;A19 AO表示地址信號(hào)Address signal 19 Address signalO ；AD15 ADO表示地址和數(shù)據(jù)混合信號(hào)Address and Data mixed signall5 0 ;RD/WR表不讀使能/寫使能信號(hào)Readenable/ffrite Enable signal。該頻率調(diào)整裝置100包括有一處理單元102、一頻率調(diào)整模塊104以及一儲(chǔ)存單元106。該處理單元102是用以提供該頻率調(diào)整裝置100收集、譯碼及執(zhí)行指令的功能，并通過數(shù)據(jù)傳輸路徑如總線(未圖標(biāo))等從其它資源處傳遞及接收數(shù)據(jù)。此外，該處理單元102包括有一緩存單元103用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令的功能，緩存單元103還用以提供該處理單元102儲(chǔ)存該數(shù)據(jù)處理模塊130執(zhí)行數(shù)據(jù)存取時(shí)間的數(shù)據(jù)。承前所述，該處理單元102是80C186規(guī)格的處理單元。該頻率調(diào)整模塊104是用以依據(jù)該緩存單元103中所儲(chǔ)存對(duì)應(yīng)的數(shù)據(jù)處理模塊執(zhí)行數(shù)據(jù)存取的時(shí)間，調(diào)整該處理單元頻率。于本實(shí)施例中，當(dāng)與該處理單元102通過該存儲(chǔ)單元仲裁器110相互連接的數(shù)據(jù)處理模塊130，其數(shù)據(jù)存取時(shí)間比該處理單元102的總線架構(gòu)的數(shù)據(jù)存取時(shí)間長(zhǎng)時(shí)，為確保該數(shù)據(jù)處理模塊130確實(shí)通過該處理單元102就該存儲(chǔ)單元120進(jìn)行數(shù)據(jù)的存取，則該頻率調(diào)整模塊104必須增加一等待狀態(tài)頻率，用以延長(zhǎng)寫入地址或地址閂鎖使能的時(shí)間，以供該處理單元102延長(zhǎng)設(shè)定時(shí)間(setup time)及保持時(shí)間(hold time)，確保該數(shù)據(jù)處理模塊130成功完成數(shù)據(jù)存取的動(dòng)作。該儲(chǔ)存單元106用以提供該處理單元102快速存取該頻率調(diào)整模塊104的數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊130數(shù)據(jù)存取時(shí)間的數(shù)據(jù)。于本實(shí)施例中，該儲(chǔ)存單元106為一只讀存儲(chǔ)器、可抹式只讀存儲(chǔ)器或閃存等。請(qǐng)參閱圖2A和圖2B的信號(hào)時(shí)序圖，其中顯示本實(shí)用新型的頻率調(diào)整裝置100于進(jìn)行數(shù)據(jù)寫入程序和讀取程序時(shí)的信號(hào)時(shí)序。于本實(shí)施例中，設(shè)該數(shù)據(jù)處理模塊130為一符合個(gè)人計(jì)算 機(jī)內(nèi)存卡國(guó)際協(xié)會(huì)(Personal Computer Memory Card International Association ;PCMCIA)規(guī)格的網(wǎng)絡(luò)卡，其地址與數(shù)據(jù)的存取時(shí)間為70ns，相較于本實(shí)施例所適用的4-T總線架構(gòu)，其地址與數(shù)據(jù)的存取時(shí)間較長(zhǎng)。若無法延長(zhǎng)該處理單元102的地址數(shù)據(jù)存取頻率，則該數(shù)據(jù)處理模塊130即無法成功地存取數(shù)據(jù)。在圖2A、圖 2B 中，tAR/tAW 表不Address read/Address write 所需時(shí)間；tRD/tWR表示Data read/Data write所需時(shí)間；每次讀寫需要4個(gè)T (指4個(gè)clock周期,不含T Idle,因此波形圖是指CPU從Idle到完成讀寫，其相關(guān)信號(hào)的相關(guān)時(shí)序。請(qǐng)同時(shí)參閱圖2A、圖2B和圖3，其中顯示本實(shí)用新型的頻率調(diào)整裝置100于執(zhí)行頻率調(diào)整方法的流程步驟。于步驟S301中，將對(duì)應(yīng)不同數(shù)據(jù)處理模塊130數(shù)據(jù)存取時(shí)間的數(shù)據(jù)儲(chǔ)存至該處理單元102的緩存單元103中。于本實(shí)施例中，該數(shù)據(jù)處理模塊130的地址與數(shù)據(jù)的存取時(shí)間為70ns，相較于該4-T總線架構(gòu)的處理單元102其地址數(shù)據(jù)存取頻率要長(zhǎng)。因此，須令該處理單元102將符合該數(shù)據(jù)處理模塊130數(shù)據(jù)存取時(shí)間的數(shù)據(jù)從該儲(chǔ)存單元106中讀取，并暫存至該緩存單元103中，接著進(jìn)行步驟S302。于步驟S302中，令一頻率調(diào)整模塊104依據(jù)發(fā)出存取要求的數(shù)據(jù)處理模塊130的存取頻率，調(diào)整處理單元102的該地址閂鎖使能或地址寫入頻率，使得變更數(shù)據(jù)存取的設(shè)定時(shí)間及/或保持時(shí)間。承前所述，為確保該數(shù)據(jù)處理模塊130得以成功的通過該處理單元102及該存儲(chǔ)單元仲裁器110與該存儲(chǔ)單元120進(jìn)行數(shù)據(jù)的存取工作，則必須于該處理單元102的Tl頻率中再增加一等待頻率T1W，則該數(shù)據(jù)存取的頻率及如圖2B所示，其地址閂鎖使能及該地址寫入均增加一個(gè)處理頻率。相對(duì)的，地址數(shù)據(jù)存取的準(zhǔn)備時(shí)間及該保持時(shí)間均增加一個(gè)處理頻率，接著進(jìn)行步驟S303。于步驟S303中，令該處理單元102依據(jù)調(diào)整后的頻率向一存儲(chǔ)單元120進(jìn)行數(shù)據(jù)的存取以響應(yīng)該數(shù)據(jù)處理模塊130的數(shù)據(jù)存取要求。承前所述，于本實(shí)施例中，該處理單元102的地址閂鎖使能及該地址寫入均增加一個(gè)處理頻率，且地址數(shù)據(jù)存取的準(zhǔn)備時(shí)間及該保持時(shí)間均增加一個(gè)處理頻率。依據(jù)前述的調(diào)整后的數(shù)據(jù)存取頻率，該處理單元102則通過該4-T總線向該存儲(chǔ)單元120進(jìn)行地址數(shù)據(jù)的存取，再通過該存儲(chǔ)單元仲裁器110將地址數(shù)據(jù)傳送至該數(shù)據(jù)處理模塊130，以供其進(jìn)行數(shù)據(jù)存取。綜上所述，本實(shí)用新型的頻率調(diào)整裝置，提供處理單元102通過一內(nèi)建于該處理單元102的頻率調(diào)整模塊104，而無需通過外加的電路模塊，即對(duì)應(yīng)不同數(shù)據(jù)存取速度的數(shù)據(jù)處理裝置130調(diào)整頻率的功能。須特別說明的是，本實(shí)用新型的頻率調(diào)整裝置所得增加的頻率并不限于一定的數(shù)量。[0054]以上所述僅為本實(shí)用新型的頻率調(diào)整裝置的較佳實(shí)施例，非用以限定本實(shí)用新型的實(shí)質(zhì)技術(shù)內(nèi)容的范圍。本實(shí)用新型的頻率調(diào)整裝置其實(shí)質(zhì)技術(shù)內(nèi)容是廣義地定義于上述 的權(quán)利要求書中，任何他人所完成的技術(shù)實(shí)體或方法，若與上述的權(quán)利要求所定義完全相同，或?yàn)榈刃У淖兏?，均將被視為涵蓋于此專利范圍的中。
權(quán)利要求1.一種頻率調(diào)整裝置，其特征在于，所述頻率調(diào)整裝置包括 一處理單元，所述處理單元包括一緩存單元用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令的功能； 一頻率調(diào)整模塊，與所述處理單元連接，用以依據(jù)所述緩存單元中儲(chǔ)存的對(duì)應(yīng)數(shù)據(jù)處理模塊執(zhí)行數(shù)據(jù)存取的時(shí)間，調(diào)整所述處理單元的頻率；以及 一儲(chǔ)存單元，與所述處理單元連接，用以供所述處理單元快速存取所述頻率調(diào)整模塊的數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊的數(shù)據(jù)存取時(shí)間的數(shù)據(jù)。
2.如權(quán)利要求I所述的頻率調(diào)整裝置，其特征在于，所述儲(chǔ)存單元為只讀存儲(chǔ)器、電子可抹式只讀存儲(chǔ)器或者閃存。
3.如權(quán)利要求I所述的頻率調(diào)整裝置，其特征在于，所述處理單元為80C186規(guī)格的處理單元或者中央處理單元。
4.如權(quán)利要求I所述的頻率調(diào)整裝置，其特征在于，所述頻率調(diào)整模塊為固件形式。
5.一種頻率調(diào)整裝置，其特征在于，所述頻率調(diào)整裝置包括 一處理單元，所述處理單元包括一緩存單元用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令功能； 一頻率調(diào)整模塊，與所述處理單元連接，用以依據(jù)所述緩存單元中所儲(chǔ)存的對(duì)應(yīng)的數(shù)據(jù)處理模塊執(zhí)行地址數(shù)據(jù)存取的時(shí)間，調(diào)整所述處理單元的頻率；以及 一儲(chǔ)存單元，與所述處理單元連接，用以供所述處理單元快速存取所述頻率調(diào)整模塊的數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊的地址數(shù)據(jù)存取時(shí)間的數(shù)據(jù)。
6.如權(quán)利要求5所述的頻率調(diào)整裝置，其特征在于，所述儲(chǔ)存單元為只讀存儲(chǔ)器、電子可抹式只讀存儲(chǔ)器或者閃存。
7.如權(quán)利要求5所述的頻率調(diào)整裝置，其特征在于，所述數(shù)據(jù)存取頻率為地址閂鎖使能或地址數(shù)據(jù)寫入頻率其中任一個(gè)，用以調(diào)整數(shù)據(jù)存取的設(shè)定時(shí)間及保持時(shí)間其中任一個(gè)。
8.如權(quán)利要求5所述的頻率調(diào)整裝置，其特征在于，所述處理單元為80C186規(guī)格的處理單元或者中央處理單元。
9.如權(quán)利要求5所述的頻率調(diào)整裝置，其特征在于，所述頻率調(diào)整模塊為固件形式。
專利摘要本實(shí)用新型提供一種頻率調(diào)整裝置，所述頻率調(diào)整裝置包括一處理單元，所述處理單元包括一緩存單元用以提供數(shù)據(jù)處理模塊收集、譯碼及執(zhí)行指令的功能；一頻率調(diào)整模塊，與所述處理單元連接，用以依據(jù)所述緩存單元中所儲(chǔ)存的對(duì)應(yīng)的數(shù)據(jù)處理模塊執(zhí)行數(shù)據(jù)存取的時(shí)間，調(diào)整所述處理單元的頻率；以及一儲(chǔ)存單元，與所述處理單元連接，用以提供所述處理單元快速存取所述頻率調(diào)整模塊數(shù)據(jù)及對(duì)應(yīng)不同數(shù)據(jù)處理模塊的數(shù)據(jù)存取時(shí)間的數(shù)據(jù)。本實(shí)用新型的頻率調(diào)整裝置，提供處理單元通過一內(nèi)建于該處理單元的頻率調(diào)整模塊，而無需通過外加的電路模塊，即獲得對(duì)應(yīng)不同數(shù)據(jù)存取速度的數(shù)據(jù)處理裝置調(diào)整頻率的功能。
文檔編號(hào)G06F13/16GK202720635SQ20122031927
公開日2013年2月6日 申請(qǐng)日期2012年7月2日 優(yōu)先權(quán)日2012年7月2日
發(fā)明者楊美饒, 邱偉宏 申請(qǐng)人:海南芯力高新技術(shù)有限公司