專利名稱：基于多層閃存單元的存儲裝置及存儲方法
技術領域：
本發(fā)明涉及存儲技術領域，尤其涉及一種基于多層閃存單元的存儲裝置及存儲方法。
背景技術：
目前NAND Flash主要有三種類型，分別是單層單元(Single-Level Cell,簡稱SLC)、多層單元(Multi-Level Cell，簡稱MLC)和三層單元(Triple-LevelCelI，簡稱TLC)。其中SLC能夠存儲lbit/cell，特點是存儲速度快、壽命長(約10萬次擦寫)，但可存儲空間小且價格超貴；TLC能夠存儲3bit/cell，其特點是存儲空間大、價格便宜，但存儲速度慢且壽命短(僅可擦寫500-3000次);MLC能夠存儲2bit/cell，其存儲空間、價格、存儲速度和壽命(約I萬次擦寫)等特點均介于SLC與TLC之間，性價比相對較高。
對于SLC閃存，每個單元中僅包含一個比特，SLC編程時，該比特位的值只能在“0”和“I”兩種狀態(tài)之間轉(zhuǎn)換。對于MLC閃存，每個單元中包含一個最低有效位(LeastSignificant Bit，簡稱 LSB)和一個最高有效位(Most SignificantBit,簡稱 MSB),每個MLC單元的編程過程如圖I所示。設MLC中每個比特在被擦除狀態(tài)下置“1”，那么MLC在擦除狀態(tài)E時，MSB與LSB均被置“ I ”。在對LSB編程時，如果LSB被置“ I ”，那么說明LSB保持在擦除狀態(tài)；如果LSB被置“0”，那么MLC從狀態(tài)E轉(zhuǎn)化到狀態(tài)Dl。在對MSB編程時，如果MSB被置“1”，說明MSB在擦除狀態(tài)E或者狀態(tài)Dl (取決于LSB的值)；如果MSB被置“0”，則分兩種情況考慮，一種情況是編程的初始狀態(tài)為E，則狀態(tài)轉(zhuǎn)換為D3，另一種情況是編程的初始狀態(tài)為D1，則狀態(tài)轉(zhuǎn)換為D2。由于MLC閃存下有E、D1、D2和D3四種編程狀態(tài)，并且不是任意兩種狀態(tài)都可以相互直接轉(zhuǎn)換，因此相對于SLC編程需要花費更多時間。通常SLC單元的編程時間約為200us，而MLC單兀的編程時間約為800us。另外，觀察圖I的MLC編程過程發(fā)現(xiàn),LSB的編程與SLC相似，所花費時間相近。綜上可知，現(xiàn)有的閃存存儲裝置，在實際使用上顯然存在不便與缺陷，所以有必要加以改進。

發(fā)明內(nèi)容
針對上述的缺陷，本發(fā)明的目的在于提供一種基于多層閃存單元的存儲裝置及存儲方法。為了實現(xiàn)上述目的，本發(fā)明提供一種基于多層閃存單元的存儲裝置，包括閃存控制器以及由多層閃存單元組成的存儲區(qū)，所述存儲區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進行數(shù)據(jù)傳輸時，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲器。根據(jù)本發(fā)明的存儲裝置，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。根據(jù)本發(fā)明的存儲裝置，所述第一邏輯分區(qū)的閃存陣列可同時對多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對所述多層閃存單元中的最低有效位編程。根據(jù)本發(fā)明的存儲裝置，所述存儲裝置為固態(tài)硬盤。本發(fā)明還相應的提供一種通過上述裝置實現(xiàn)的存儲方法，所述方法包括將所述存儲區(qū)分為第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲數(shù)據(jù)；所述閃存控制器和所述第一邏輯分區(qū)進行數(shù)據(jù)傳輸時，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲器。
根據(jù)本發(fā)明的存儲方法，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。根據(jù)本發(fā)明的存儲方法，所述第一邏輯分區(qū)的閃存陣列可同時對多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對所述多層閃存單元中的最低有效位編程。本發(fā)明通過將存儲裝置的多層單元存儲區(qū)劃分為兩個邏輯分區(qū)，第一邏輯分區(qū)和第二邏輯分區(qū)，將第一邏輯分區(qū)作為用于存儲數(shù)據(jù)的主存儲區(qū)，第二邏輯分區(qū)作為高速緩沖存儲器，第一邏輯分區(qū)和外部的閃存控制器進行數(shù)據(jù)傳輸時，第二邏輯分區(qū)對數(shù)據(jù)進行緩沖，借此大大提高數(shù)據(jù)的傳輸速度。


圖I是現(xiàn)有技術的閃存單元的編程示意圖；圖2是本發(fā)明的存儲裝置的結構示意圖；圖3是本發(fā)明的存儲方法的流程圖。
具體實施例方式為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。參見圖2，本發(fā)明提供了一種基于多層閃存單元的存儲裝置，其可以是固態(tài)硬盤，具體的，該存儲裝置100包括Flash控制器10以及存儲區(qū)20。其中，存儲區(qū)20由多層閃存單元MLC組成。具體應用中，存儲區(qū)20通過邏輯區(qū)劃分為兩個NAND Flash陣列，分別對應第一邏輯分區(qū)21及第二邏輯分區(qū)22，且劃分時，第一邏輯分區(qū)21的容量需大于第二邏輯分區(qū)22的容量。第一邏輯分區(qū)21用于存儲數(shù)據(jù)，閃存控制器10和第一邏輯分區(qū)22進行數(shù)據(jù)傳輸時，第二邏輯分區(qū)22作為閃存控制器10和第一邏輯分區(qū)10之間的高速緩沖存儲器。需要說明的，構成第二邏輯分區(qū)22的MLC型NAND Flash陣列只能對最低有效位(LSB)編程，SP把MLC型NANDFlash陣列當作SLC型使用，借此提高NAND Flash陣列的編程速度；構成第一邏輯分區(qū)21的MLC型NAND Flash陣列的編程方法是常規(guī)的，即可同時對MLC中的最高有效位(MSB)和LSB編程。本發(fā)明的一具體實施例中，以存儲區(qū)20的容量為32GB為例，將MLC型NAND Flash陣列分為4GB和28GB大小的兩部分，即第一邏輯分區(qū)21對應的容量為28GB，第二邏輯分區(qū)22的容量為4GB。實際應用中，將第二邏輯分區(qū)22的4GB的MLC型NAND Flash陣列轉(zhuǎn)換為2GB的高速MLC型NAND Flash陣列，實現(xiàn)方式如下在對該第二邏輯分區(qū)22的MLC編程時只對LSB編程，而放棄對MSB的操作，即把MLC當作SLC應用，這樣的編程方法會使得MLC的存儲空間減半，但編程速度會顯著提高，從而轉(zhuǎn)換為2GB的高速MLC。此時，將高速MLC型NANDFlash陣列作為高速緩沖緩沖器，主要用于緩沖待處理的數(shù)據(jù)。第二邏輯分區(qū)22作為高速緩沖存儲器置于Flash控制器10與第一邏輯分區(qū)21之間，起到橋梁作用。第一邏輯分區(qū)21將待處理的數(shù)據(jù)放入第二邏輯分區(qū)22中，F(xiàn)lash控制器10直接從第二邏輯分區(qū)22中讀取待處理數(shù)據(jù)。如果Flash控制器10直接讀取第一邏輯分區(qū)21的數(shù)據(jù)，由于第一邏輯分區(qū)21編程速度遠慢于Flash控制器10，會造成控制器資源的浪費，而高速緩沖存儲器的速度能夠匹配Flash控制器10，因此這種方式能夠有效地提升數(shù)據(jù)的處理速度。具體的，在存儲裝置100寫操作時，F(xiàn)lash控制器10對寫命令進行解析，然后將待 寫的數(shù)據(jù)快速地傳給第二邏輯分區(qū)22，最后由第二邏輯分區(qū)22將數(shù)據(jù)寫入第一邏輯分區(qū)21中；在存儲裝置100讀操作時，獲得讀操作命令的第一邏輯分區(qū)21將數(shù)據(jù)傳輸給第二邏輯分區(qū)22，供Flash控制器10快速讀取。再參見圖3，本發(fā)明提供了一種數(shù)據(jù)的存儲方法，其通過如圖2所示的存儲裝置實現(xiàn)，具體的，該方法包括步驟S301，將存儲裝置100的存儲區(qū)20分為第一邏輯分區(qū)21和第二邏輯22分區(qū)，且第一邏輯分區(qū)21的容量大于第二邏輯分區(qū)22的容量，第一邏輯分區(qū)21用于存儲數(shù)據(jù)，其作為存儲區(qū)20的主存儲空間。步驟S302，閃存控制器10和第一邏輯分區(qū)21進行數(shù)據(jù)傳輸時，第二邏輯分區(qū)22作為閃存控制器10和第一邏輯分區(qū)21之間的高速緩沖存儲器。具體的實現(xiàn)方式如下第一邏輯分區(qū)21的閃存陣列可同時對MLC中的最高有效位和最低有效位編程，第二邏輯分區(qū)22的閃存陣列只能對所述MLC中的最低有效位編程，借此使第二邏輯分區(qū)22作為SLC使用，作為數(shù)據(jù)緩沖存儲器大大提高數(shù)據(jù)的處理速度。綜上所述，本發(fā)明通過將存儲裝置的多層單元存儲區(qū)劃分為兩個邏輯分區(qū)，第一邏輯分區(qū)和第二邏輯分區(qū)，將第一邏輯分區(qū)作為用于存儲數(shù)據(jù)的主存儲區(qū)，第二邏輯分區(qū)作為高速緩沖存儲器，第一邏輯分區(qū)和外部的閃存控制器進行數(shù)據(jù)傳輸時，第二邏輯分區(qū)對數(shù)據(jù)進行緩沖，借此大大提高數(shù)據(jù)的傳輸速度。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1.一種基于多層閃存單元的存儲裝置，其特征在于，包括閃存控制器以及由多層閃存單元組成的存儲區(qū)，所述存儲區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進行數(shù)據(jù)傳輸時，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲器。
2.根據(jù)權利要求I所述的存儲裝置，其特征在于，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。
3.根據(jù)權利要求I所述的存儲裝置，其特征在于，所述第一邏輯分區(qū)的閃存陣列可同時對多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對所述多層閃存單元中的最低有效位編程。
4.根據(jù)權利要求I所述的存儲裝置，其特征在于，所述存儲裝置為固態(tài)硬盤。
5.一種通過如權利要求I所述裝置實現(xiàn)的存儲方法，其特征在于，所述方法包括 將所述存儲區(qū)分為第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲數(shù)據(jù)； 所述閃存控制器和所述第一邏輯分區(qū)進行數(shù)據(jù)傳輸時，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲器。
6.根據(jù)權利要求5所述的存儲方法，其特征在于，所述第一邏輯分區(qū)的容量大于第二邏輯分區(qū)的容量。
7.根據(jù)權利要求5所述的存儲方法，其特征在于，所述第一邏輯分區(qū)的閃存陣列可同時對多層閃存單元中的最高有效位和最低有效位編程，所述第二邏輯分區(qū)的閃存陣列只能對所述多層閃存單元中的最低有效位編程。
全文摘要
本發(fā)明適用于存儲技術領域，提供了一種基于多層閃存單元的存儲裝置，包括閃存控制器以及由多層閃存單元組成的存儲區(qū)，所述存儲區(qū)包括第一邏輯分區(qū)和第二邏輯分區(qū)，所述第一邏輯分區(qū)用于存儲數(shù)據(jù)，所述閃存控制器和所述第一邏輯分區(qū)進行數(shù)據(jù)傳輸時，所述第二邏輯分區(qū)作所述閃存控制器和第一邏輯分區(qū)之間的高速緩沖存儲器。本發(fā)明還相應的提供一種通過上述裝置實現(xiàn)的存儲方法。借此，本發(fā)明可以有效的提高多層閃存單元存儲裝置的存儲速度。
文檔編號G06F12/08GK102968389SQ20121042393
公開日2013年3月13日 申請日期2012年10月30日 優(yōu)先權日2012年10月30日
發(fā)明者吳祖順 申請人:記憶科技(深圳)有限公司