專利名稱：一種基于fpga的龍芯主板自動復(fù)位的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及龍芯主板自動復(fù)位，具體來說，涉及一種基于FPGA的龍芯主板自動復(fù)位的裝置。
背景技術(shù)：
由于loongson3A CPU的設(shè)計的緣故，會造成CPU的HT總線與RS780E的HT總線在個別情況下鏈接不上而出現(xiàn)死機的情況，但是當(dāng)出現(xiàn)這種情況的時候，復(fù)位一下主板，就又能夠使其鏈接上了。因此為了修復(fù)這種硬件的BUG，目前市場上的用loongson3A CPU與AMD RS780E 北橋設(shè)計的主板會采用一種使用看門狗的方法來實現(xiàn)定時自動復(fù)位主板。詳細(xì)的方法如圖 1 這種方法的實現(xiàn)的關(guān)鍵在于要選擇一塊看門狗電路，看門狗電路，又叫watchdog timer，是一個定時器電路，一般有一個輸入，叫喂狗(kicking the dog or service the dog)，一個輸出到MCU的RST端，MCU正常工作的時候，每隔一端時間輸出一個信號到喂狗端，給WDT清零，如果超過規(guī)定的時間不喂狗，(一般在程序跑飛時)，WDT定時超過，就會給出一個復(fù)位信號到MCU，使MCU復(fù)位.它的功能是防止MCU死機。對于圖1的工作原理是這樣的當(dāng)主板一開機，看門狗電路就開始工作了，由于看門狗電路里面有個定時器，那么一上電，定時器就開始計時了，而龍芯3A CPU需要通過自己的GPIO管腳，定時的向看門狗電路發(fā)出脈沖波形，讓看門狗電路的計時器進行清零操作， 而如果CPU與北橋沒有連接上的話，那么主板死機，PMON也不會繼續(xù)執(zhí)行，因此就不會發(fā)出脈沖來對看門狗電路的計時器來進行清零操作，而這樣的話，當(dāng)看門狗計時到一定的時間的時候，就會跟復(fù)位電路發(fā)出復(fù)位的命令，使得復(fù)位電路復(fù)位整塊主板。這樣的話就能夠解決上述所提的龍芯3A CPU的硬件BUG。但是這樣的方法存在可調(diào)性差的問題。首先要選擇一塊合適的看門狗電路就是一個問題，由于看門狗芯片存在最大計時的問題，因此在選型上就需要關(guān)注PMON的程序執(zhí)行的快慢。這樣的話，如果PMON的程序改動了，就很可能會造成以前使用的看門狗就不能用了，因為已經(jīng)超過了看門狗的最大計時數(shù)。另外看門狗電路的計時器的時間設(shè)置是需要使用RC來設(shè)置的，這樣的話，在調(diào)試的時候也不是很方便。同時由于需要讓CPU定時的給看門狗電路發(fā)出清零信號，這樣的話， 會占用一些CPU的占用率。

發(fā)明內(nèi)容
為了能夠解決看門狗電路實現(xiàn)龍芯3A主板自動復(fù)位的可調(diào)性差的問題。本發(fā)明采用FPGA的方式來實現(xiàn)龍芯主板的自動復(fù)位。一種基于FPGA的龍芯主板自動復(fù)位的裝置，在龍芯主板上添加了 FPGA芯片與復(fù)位電路，所述FPGA芯片接收龍芯CPU的GPIO管腳的信號，所述FPGA芯片發(fā)送信號給所述復(fù)位電路，所述復(fù)位電路發(fā)送復(fù)位信號給龍芯CPU、北橋芯片和南橋芯片。 優(yōu)選的，龍芯主板啟動時，在PMON檢查完HT總線是否連接上之后，加載賦值程序
對GPIO管腳進行賦值。 優(yōu)選的，所述賦值程序在HT總線未連接上時，不對GPIO管腳進行操作；在HT總線連接上之后，對GPIO管腳賦值。優(yōu)選的，所述FPGA在設(shè)定的時間之后開始檢測GPIO管腳值。

優(yōu)選的，所述GPIO管腳值若為0，則FPGA發(fā)出信號給復(fù)位電路；所述GPIO管腳值若不為0，則FPGA不發(fā)出信號。優(yōu)選的，所述復(fù)位電路在接收到FPGA的信號后，發(fā)出復(fù)位信號給龍芯CPU，北橋芯片和南橋芯片，進行重啟動。優(yōu)選的，所述GPIO管腳的初始值為0。優(yōu)選的，所述設(shè)定的時間是通過程序在FPGA中設(shè)定。本發(fā)明的有益效果如下1、FPGA調(diào)節(jié)時間不受限制，相比于看門狗的方法來說，方便性是大大的提高了。2、由于是用FPGA來實現(xiàn)自動復(fù)位，采用的是檢測GPIO管腳電平的方法，而對于龍芯3A CPU的GPIO管腳來說，當(dāng)設(shè)置了一個值以后，如果不對其再進行操作的話，會一直保持為這個值。這樣的話就能夠很好的節(jié)省CPU的利用率，而不像使用看門狗的方法，CPU還要定時的發(fā)出看門狗清零信號而需要占用CPU的利用率。


圖1是目前龍芯主板的復(fù)位裝置圖2是本發(fā)明龍芯主板的復(fù)位裝置
具體實施例方式本發(fā)明把目前常用的看門狗電路換成了 FPGA來實現(xiàn)，詳細(xì)的工作原理如下本發(fā)明利用龍芯3A CPU的GPIO管腳來做文章，由于我們知道龍芯3A的GPIO管腳，在不對其進行任何操作的狀態(tài)下它是輸出為“0”的，因此把龍芯3A的GPIO管腳連接到 FPGA上，通過在PMON上在檢測完HT是否鏈接上的程序之后，加上把GPIO管腳賦值的程序， 由于FPGA在設(shè)置時間上的優(yōu)越性，因此FPGA通過設(shè)置時間(時間的設(shè)置需要匹配PMON的執(zhí)行速度)在什么時候開始檢測這個GPIO管腳，如果發(fā)現(xiàn)在這時GPIO管腳的值并沒有變化，則表明系統(tǒng)死在了 HT的鏈接這一塊，這時通過FPGA來把系統(tǒng)重啟。這樣的話就避免了人為重啟的情況。而如果發(fā)現(xiàn)這時的GPIO管腳發(fā)生了變化，則證明PMON已經(jīng)執(zhí)行到這一行的代碼了，也就是說HT的鏈接成功了，則FPGA不對復(fù)位電路發(fā)出復(fù)位信號。
權(quán)利要求
1.一種基于FPGA的龍芯主板自動復(fù)位的裝置，其特征在于在龍芯主板上添加了 FPGA 芯片與復(fù)位電路，所述FPGA芯片接收龍芯CPU的G PIO管腳的信號，所述FPGA芯片發(fā)送信號給所述復(fù)位電路，所述復(fù)位電路發(fā)送復(fù)位信號給龍芯CPU、北橋芯片和南橋芯片。
2.如權(quán)利要求1所述的裝置，其特征在于龍芯主板啟動時，在PMON檢查完HT總線是否連接上之后，加載賦值程序?qū)PIO管腳進行賦值。
3.如權(quán)利要求2所述的裝置，其特征在于所述賦值程序在HT總線未連接上時，不對 GPIO管腳進行操作；在HT總線連接上之后，對GPIO管腳賦值。
4.如權(quán)利要求1所述的裝置，其特征在于所述FPGA在設(shè)定的時間之后開始檢測GPIO 管腳值。
5.如權(quán)利要求4所述的裝置，其特征在于所述GPIO管腳值若為0，則FPGA發(fā)出信號給復(fù)位電路；所述GPIO管腳值若不為0，則FPGA不發(fā)出信號。
6.如權(quán)利要求5所述的裝置，其特征在于所述復(fù)位電路在接收到FPGA的信號后，發(fā)出復(fù)位信號給龍芯CPU，北橋芯片和南橋芯片，進行重啟動。
7.如權(quán)利要求1所述的裝置，其特征在于所述GPIO管腳的初始值為0。
8.如權(quán)利要求4所述的裝置，其特征在于所述設(shè)定的時間是通過程序在FPGA中設(shè)定。
全文摘要
本發(fā)明提供了一種基于FPGA的龍芯主板自動復(fù)位的裝置，在龍芯主板上添加了FPGA芯片與復(fù)位電路，所述FPGA芯片接收龍芯CPU的GPIO管腳的信號，所述FPGA芯片發(fā)送信號給所述復(fù)位電路，所述復(fù)位電路發(fā)送復(fù)位信號給龍芯CPU、北橋芯片和南橋芯片。
文檔編號G06F1/24GK102270028SQ20111020508
公開日2011年12月7日 申請日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 梁發(fā)清, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請人:曙光信息產(chǎn)業(yè)股份有限公司