專利名稱：中斷要因管理裝置及中斷處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)中的中斷處理。
背景技術(shù)：
在計(jì)算機(jī)的中斷處理中，為了使CPU (Central Processing Unit)對(duì)來(lái)自外圍設(shè)備的中斷高速地進(jìn)行響應(yīng)，要求縮短從外圍設(shè)備的中斷發(fā)生通知至CPU按中斷要因分別開始處理為止的中斷處理時(shí)間。在外圍設(shè)備和CPU經(jīng)由總線橋連接，分別實(shí)施中斷發(fā)生通知和中斷要因的通知(或讀取)的中斷處理方式中，作為縮短中斷處理時(shí)間的技術(shù)，例如具有在專利文獻(xiàn)I中記載的技術(shù)。在專利文獻(xiàn)I的中斷處理方式中，總線橋接收從外圍設(shè)備發(fā)送的中斷發(fā)生通知，在向CPU傳送中斷發(fā)生通知的同時(shí)，從外圍設(shè)備讀取中斷要因，將讀取出的中斷要因存儲(chǔ)在總線橋內(nèi)。由此，CPU能夠從與訪問(wèn)外圍設(shè)備相比能夠更高速地進(jìn)行訪問(wèn)的總線橋中讀取中斷要因，能夠縮短中斷處理時(shí)間。此時(shí)，由總線橋從外圍設(shè)備讀取中斷要因的動(dòng)作在由CPU開始從總線橋讀取中斷要因之前完成的情況下，中斷處理時(shí)間如圖4所示。專利文獻(xiàn)1:日本特開2006 - 236234號(hào)公報(bào)

發(fā)明內(nèi)容
如圖4所示，在專利文獻(xiàn)I的中斷處理方式中，由于CPU向總線橋的訪問(wèn)是低速的，因此，存在CPU的中斷要因讀取時(shí)間變長(zhǎng)的問(wèn)題。本發(fā)明的主要目的之一在于解決上述問(wèn)題，本發(fā)明的主要目的在于，縮短CPU的中斷要因讀取時(shí)間，縮短中斷處理時(shí)間。本發(fā)明所涉及的中斷要因管理裝置，其特征在于，具有:中斷發(fā)生通知接收部，其接收從某個(gè)設(shè)備發(fā)送來(lái)的中斷發(fā)生通知；中斷要因讀取部，其在通過(guò)所述中斷發(fā)生通知接收部接收到中斷發(fā)生通知時(shí)，從作為所述中斷發(fā)生通知的發(fā)送源的設(shè)備讀取中斷要因；以及中斷要因?qū)懭氩?，其將通過(guò)所述中斷要因讀取部讀取出的中斷要因，寫入至處理所述中斷發(fā)生通知的處理器裝置所訪問(wèn)的存儲(chǔ)器裝置中。發(fā)明的效果根據(jù)本發(fā)明，從中斷發(fā)生通知的發(fā)送源設(shè)備讀取中斷要因，并且，將讀取出的中斷要因?qū)懭胫撂幚砥餮b置所訪問(wèn)的存儲(chǔ)器裝置中。因此，處理器裝置能夠從可高速地進(jìn)行訪問(wèn)的存儲(chǔ)器裝置中讀取中斷要因，能夠縮短中斷處理時(shí)間。


圖1是表示實(shí)施方式I所涉及的中斷處理系統(tǒng)的結(jié)構(gòu)例的圖。圖2是表示實(shí)施方式I所涉及的總線橋的結(jié)構(gòu)例的圖。圖3是說(shuō)明實(shí)施方式I所涉及的中斷處理時(shí)間的圖。圖4是說(shuō)明現(xiàn)有技術(shù)的中斷處理時(shí)間的圖。
具體實(shí)施例方式實(shí)施方式I在本實(shí)施方式中對(duì)下述結(jié)構(gòu)進(jìn)行說(shuō)明，S卩，在外圍設(shè)備和CPU經(jīng)由總線橋連接，分別實(shí)施中斷發(fā)生通知和中斷要因的通知(或讀取)的中斷處理方式中，縮短中斷處理時(shí)間。更具體地說(shuō)，在本實(shí)施方式中，通過(guò)將總線橋從外圍設(shè)備讀取出的中斷要因?qū)懭胫罜PU能夠以最高速進(jìn)行訪問(wèn)的外部設(shè)備即存儲(chǔ)器中，從而縮短CPU的中斷要因讀取時(shí)間，縮短中斷處理時(shí)間。圖1示出本實(shí)施方式所涉及的中斷處理系統(tǒng)的結(jié)構(gòu)例。在圖1中，外圍設(shè)備I進(jìn)行中斷發(fā)生通知的發(fā)送和中斷要因的存儲(chǔ)?？偩€橋2進(jìn)行中斷發(fā)生通知和中斷要因的傳送。此外，總線橋2是中斷要因管理裝置的例子。芯片組3對(duì)總線·橋2、CPU4和存儲(chǔ)器5之間的通信進(jìn)行中轉(zhuǎn)。作為處理器裝置的CPU4接收中斷發(fā)生通知，讀取中斷要因，按中斷要因進(jìn)行處理。存儲(chǔ)器裝置5 (以下也稱為存儲(chǔ)器5)對(duì)由總線橋2寫入的中斷要因進(jìn)行記錄。此外，在本中斷處理系統(tǒng)中，假定與訪問(wèn)總線橋2相比，CPU4能夠更高速地訪問(wèn)存儲(chǔ)器5。另外，CPU4和總線橋2能夠分別訪問(wèn)存儲(chǔ)器5。圖2表示本實(shí)施方式所涉及的總線橋2的結(jié)構(gòu)例。在圖2中，總線Ι/F (接口)電路23接收從某個(gè)外圍設(shè)備I發(fā)送來(lái)的中斷發(fā)生通知?？偩€Ι/F電路23是中斷發(fā)生通知接收部的例子?？偩€Ι/F電路24將通過(guò)總線Ι/F電路23接收到的中斷發(fā)生通知經(jīng)由芯片組3發(fā)送至CPU4?？偩€Ι/F電路24是中斷發(fā)生通知發(fā)送部的例子。中斷要因傳送電路21在通過(guò)總線Ι/F電路23接收到中斷發(fā)生通知時(shí)，從作為中斷發(fā)生通知的發(fā)送源的外圍設(shè)備I讀取中斷要因。中斷要因傳送電路21是中斷要因讀取部的例子?？偩€變換電路22對(duì)外圍設(shè)備I和芯片組3的通信進(jìn)行變換。另外，總線變換電路22將通過(guò)中斷要因傳送電路21而讀取到的中斷要因?qū)懭胗蒀PU4進(jìn)行訪問(wèn)的存儲(chǔ)器5中。總線變換電路22是中斷要因?qū)懭氩康睦?。接下?lái)，參照?qǐng)D2及圖3，對(duì)本實(shí)施方式所涉及的中斷處理系統(tǒng)中的動(dòng)作進(jìn)行說(shuō)明。首先，外圍設(shè)備I將用于通知發(fā)生中斷的中斷發(fā)生通知發(fā)送至總線橋2。在總線橋2中，總線Ι/F電路23接收中斷發(fā)生通知，并將接收到的中斷發(fā)生通知傳送至中斷要因傳送電路21和總線變換電路22?？偩€變換電路22將接收到的中斷發(fā)生通知經(jīng)由總線Ι/F電路24和芯片組3傳送至 CPU4。CPU4基于中斷發(fā)生通知，開始中斷處理。另一方面，如果中斷要因傳送電路21接收到中斷發(fā)生通知，則經(jīng)由總線Ι/F電路23，從外圍設(shè)備I讀取中斷要因。中斷要因傳送電路21能夠根據(jù)中斷發(fā)生通知，判斷出作為中斷發(fā)生通知的發(fā)送源的外圍設(shè)備I。接收到的中斷要因通過(guò)總線Ι/F電路23而傳送至總線變換電路22，總線變換電路22經(jīng)由總線Ι/F電路24和芯片組3，將中斷要因?qū)懭氪鎯?chǔ)器5。CPU4在按中斷要因開始處理前，讀取出已寫入至存儲(chǔ)器5中的中斷要因。如圖3所示，總線變換電路22在接收到中斷發(fā)生通知的CPU4為了讀取中斷要因而訪問(wèn)存儲(chǔ)器5的定時(shí)(timing)之前，將讀取出的中斷要因?qū)懭氪鎯?chǔ)器5中。另外，通過(guò)總線橋2向存儲(chǔ)器5寫入中斷要因的寫入時(shí)間31和通過(guò)CPU4從存儲(chǔ)器5讀取中斷要因的讀取時(shí)間32 的合計(jì)時(shí)間，與圖4的通過(guò)CPU4從總線橋讀取中斷要因的讀取時(shí)間41相比，大幅度縮短。如上所述，CPU4通過(guò)從能夠高速地進(jìn)行訪問(wèn)的存儲(chǔ)器5實(shí)施中斷要因的讀取，從而能夠縮短至中斷處理開始為止的中斷處理時(shí)間。另外，由于無(wú)需改變總線橋以外的電路，因此能夠?qū)㈤_發(fā)成本抑制為低價(jià)格。如上所述，在本實(shí)施方式中，對(duì)總線橋及包含該總線橋的中斷處理系統(tǒng)進(jìn)行了說(shuō)明，其中，該總線橋用于接收中斷發(fā)生通知，將中斷要因傳送至存儲(chǔ)器。標(biāo)號(hào)的說(shuō)明I外圍設(shè)備、2總線橋、3芯片組、4CPU、5存儲(chǔ)器裝置、21中斷要因傳送電路、22總線變換電路、23總線Ι/F電路、24總線Ι/F電路。
權(quán)利要求
1.一種中斷要因管理裝置，其特征在于，具有: 中斷發(fā)生通知接收部，其接收從某個(gè)設(shè)備發(fā)送來(lái)的中斷發(fā)生通知； 中斷要因讀取部，其在通過(guò)所述中斷發(fā)生通知接收部接收到中斷發(fā)生通知時(shí)，從作為所述中斷發(fā)生通知的發(fā)送源的設(shè)備讀取中斷要因；以及 中斷要因?qū)懭氩?，其將通過(guò)所述中斷要因讀取部讀取出的中斷要因，寫入至處理所述中斷發(fā)生通知的處理器裝置所訪問(wèn)的存儲(chǔ)器裝置中。
2.根據(jù)權(quán)利要求1所述的中斷要因管理裝置，其特征在于， 所述中斷要因管理裝置具有中斷發(fā)生通知發(fā)送部，該中斷發(fā)生通知發(fā)送部將通過(guò)所述中斷發(fā)生通知接收部接收到的中斷發(fā)生通知發(fā)送至所述處理器裝置， 所述中斷要因?qū)懭氩吭诮邮盏綇乃鲋袛喟l(fā)生通知發(fā)送部發(fā)送來(lái)的中斷發(fā)生通知的所述處理器裝置，為了讀取中斷要因而訪問(wèn)所述存儲(chǔ)器裝置的定時(shí)之前，將通過(guò)所述中斷要因讀取部讀取出的中斷要因?qū)懭胨龃鎯?chǔ)器裝置中。
3.—種中斷處理系統(tǒng)，其特征在于，具有: 處理器裝置，其與規(guī)定的存儲(chǔ)器裝置連接；以及 總線橋，其與所述處理器裝置和所述存儲(chǔ)器裝置連接， 所述總線橋接收從某個(gè)設(shè)備發(fā)送來(lái)的中斷發(fā)生通知，將接收到的中斷發(fā)生通知發(fā)送至所述處理器裝置，從作為接收到的中斷發(fā)生通知的發(fā)送源的設(shè)備讀取中斷要因，將讀取出的中斷要因?qū)懭胨龃鎯?chǔ)器裝置中，· 所述處理器裝置在接收到從所述總線橋發(fā)送來(lái)的中斷發(fā)生通知時(shí)，從所述存儲(chǔ)器裝置讀取已通過(guò)所述總線橋?qū)懭胨龃鎯?chǔ)器裝置中的中斷要因。
4.根據(jù)權(quán)利要求3所述的中斷處理系統(tǒng)，其特征在于， 所述處理器裝置從所述存儲(chǔ)器裝置讀取中斷要因時(shí)的讀取時(shí)間，與在所述處理器裝置從所述總線橋讀取所述中斷要因的情況下所需的時(shí)間相比更短。
全文摘要
外圍設(shè)備將中斷發(fā)生通知發(fā)送至總線橋，總線橋接收中斷發(fā)生通知，將接收到的中斷發(fā)生通知傳送至CPU，并且，從作為中斷發(fā)生通知的發(fā)送源的外圍設(shè)備讀取中斷要因，將讀取出的中斷要因?qū)懭氪鎯?chǔ)器，如果CPU接收到中斷發(fā)生通知，則從可高速地進(jìn)行訪問(wèn)的存儲(chǔ)器讀取中斷要因，開始進(jìn)行與讀取出的要因相對(duì)應(yīng)的中斷處理，能夠縮短至中斷處理開始為止的中斷處理時(shí)間。
文檔編號(hào)G06F9/48GK103250137SQ20108007040
公開日2013年8月14日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者長(zhǎng)川大介 申請(qǐng)人:三菱電機(jī)株式會(huì)社