專利名稱：用于x86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)。
背景技術(shù)：
隨著科學(xué)技術(shù)不斷向前發(fā)展，工業(yè)控制方面的功能或者性能越來越要求全面或強(qiáng) 大，同時(shí)也伴隨著各個(gè)行業(yè)中的用戶對(duì)Intel的平臺(tái)的要求日益?zhèn)€性化越來越來要求高。 現(xiàn)有的Intel的平臺(tái)本身大部分都是采用EC程序制成的電路程序，而某些產(chǎn)品本身沒有做 開關(guān)時(shí)序等電路程序。若所述的Intel平臺(tái)本身要使用開關(guān)功能，則必須重新另外設(shè)計(jì)開 關(guān)模塊，導(dǎo)致整個(gè)Intel平臺(tái)的成本比較高。

實(shí)用新型內(nèi)容本實(shí)用新型的技術(shù)目的是為了解決上述現(xiàn)有技術(shù)存在的問題而提供一種可在軟 件方面實(shí)現(xiàn)時(shí)序控制方法的及成本低的用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)。為了實(shí)現(xiàn)上述技術(shù)問題，本實(shí)用新型所提供一種用于X86架構(gòu)平臺(tái)上的時(shí)序控制 系統(tǒng)，其包括電源模塊以及與電源模塊相互連接的CPU控制模塊，在電源模塊與CPU控制 模塊的共有端設(shè)置有用于逐步發(fā)生相關(guān)信號(hào)并產(chǎn)生用于控制電源模塊與CPU控制模塊的 CPLD時(shí)序控制模塊。依據(jù)上述主要特征，所述的電源模塊供給CPLD時(shí)序控制模塊電源，則CPLD時(shí)序控 制模塊逐步產(chǎn)生必要的用于控制電源模塊和CPLD時(shí)序控制模塊的電源信號(hào)和控制信號(hào)， 同時(shí)，所述的CPLD時(shí)序控制模塊產(chǎn)生相關(guān)的反饋信號(hào)給CPLD時(shí)序控制模塊和電源模塊，而 電源模塊產(chǎn)生CPU控制模塊所需要的各個(gè)電壓，并使正常工作。依據(jù)上述主要特征，所述的CPLD時(shí)序控制模塊接受電源模塊的輸入電壓，即開 始工作，并產(chǎn)生和接受SMC_RST_N信號(hào)；PM_SLP_S4#信號(hào)；PM_RSMRST_PWRGD信號(hào)；PM_ RSMRST_CPLD 信號(hào)；PM_SLP_S3# 信號(hào)；PM_ALL_SYS_PWRGD 信號(hào)；IMVP_VR_0N 信號(hào)；PM_IMVP_ PWRGD信號(hào)；SCH_PWR0K信號(hào)；PM_RSTWARN信號(hào)；RST#信號(hào)進(jìn)行順序工作。依據(jù)上述主要特征，CPU控制模塊由CPLD時(shí)序控制模塊產(chǎn)生的PM_RSMRST_CPLD 信號(hào)SCH_PWR0K信號(hào)；PM_RSTWARN信號(hào)RST#信號(hào)進(jìn)行順序工作，并進(jìn)行相應(yīng)信號(hào)反饋；CPU 控制模塊由電源模塊產(chǎn)生的所需電源進(jìn)行工作，并產(chǎn)生相應(yīng)反饋信號(hào)。依據(jù)上述主要特征，電源模塊提供電壓，并接受CPLD時(shí)序控制模塊和CPU控制模 塊產(chǎn)生和反饋的信號(hào)提供各個(gè)電源進(jìn)行順序工作。本實(shí)用新型的有益技術(shù)效果因在電源模塊與CPU控制模塊的共有端設(shè)置有用于 逐步發(fā)生相關(guān)信號(hào)并產(chǎn)生用于控制電源模塊與CPU控制模塊的CPLD時(shí)序控制模塊，可以通 過CPLD時(shí)序控制模塊的軟件程序，來達(dá)到使X86架構(gòu)上電時(shí)序，采用CPLD軟件程序來控制 時(shí)序的系統(tǒng)，打破傳統(tǒng)X86架構(gòu)的硬件上電時(shí)序控制，而進(jìn)行的CPLD軟件程序上電的時(shí)序 控制系統(tǒng)。與現(xiàn)有技術(shù)的相互比較，本實(shí)用新型還具有成本低的有益技術(shù)效果。
以下結(jié)合附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
圖1是本實(shí)用新型中用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)的方框圖；圖2是圖1中用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)的方框原理圖；圖3是圖2中的時(shí)序的說明圖。
具體實(shí)施方式請(qǐng)參考圖1至圖3所示，下面結(jié)合具體一種用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)， 其包括電源模、CPU控制模塊、CPLD時(shí)序控制模塊以及所產(chǎn)生的各個(gè)信號(hào)和信號(hào)反饋。所述的電源模塊供給CPLD時(shí)序控制模塊電源，則CPLD時(shí)序控制模塊逐步產(chǎn)生必 要的用于控制電源模塊和CPLD時(shí)序控制模塊的電源信號(hào)和控制信號(hào)，同時(shí)，所述的CPLD時(shí) 序控制模塊產(chǎn)生相關(guān)的反饋信號(hào)給CPLD時(shí)序控制模塊和電源模塊，而電源模塊產(chǎn)生CPU控 制模塊所需要的各個(gè)電壓，并使正常工作。所述的CPLD時(shí)序控制模塊接受電源模塊的輸入電壓，即開始工作，并產(chǎn)生和接受 SMC_RST_N 信號(hào)；PM_SLP_S4# 信號(hào)；PM_RSMRST_PWR⑶信號(hào)；PM_RSMRST_CPLD 信號(hào)；PM_SLP_ S3# 信號(hào)；PM_ALL_SYS_PWRGD 信號(hào)；IMVP_VR_0N 信號(hào)；PM_IMVP_PWRGD 信號(hào)；SCH_PWR0K 信 號(hào)；PM_RSTWARN信號(hào)；RST#信號(hào)進(jìn)行順序工作。CPU控制模塊由CPLD時(shí)序控制模塊產(chǎn)生的PM_RSMRST_CPLD信號(hào)SCH_PWR0K信號(hào)； PM_RSTWARN信號(hào)RST#信號(hào)進(jìn)行順序工作，并進(jìn)行相應(yīng)信號(hào)反饋；CPU控制模塊由電源模塊 產(chǎn)生的所需電源進(jìn)行工作，并產(chǎn)生相應(yīng)反饋信號(hào)。電源模塊提供電壓，并接受CPLD時(shí)序控制模塊和CPU控制模塊產(chǎn)生和反饋的信號(hào) 提供各個(gè)電源進(jìn)行順序工作。其原理流程為CPLD時(shí)序控制模塊由電源模塊提供電源開始工作，而CPLD時(shí)序 控制模塊逐步發(fā)生相關(guān)信號(hào)，產(chǎn)生必要的電源和信號(hào)，控制電源模塊和CPU控制模塊；同時(shí) CPU控制模塊會(huì)產(chǎn)生相關(guān)的反饋信號(hào)給CPLD時(shí)序控制模塊和電源模塊，而電源模塊產(chǎn)生 CPU控制模塊所需得各個(gè)電壓，并讓其正常工作。其實(shí)施方式如下所述的CPLD時(shí)序控制模塊獲得電源模塊所提供的所需電壓后， 等待SMC_RST_N信號(hào)的(如圖2中的1標(biāo)號(hào)所示)高電平信號(hào)的到達(dá)，到達(dá)后CPLD時(shí)序控 制模塊自身產(chǎn)生時(shí)鐘信號(hào)和發(fā)出PM_SLP_S4#信號(hào)的(如圖2中的2標(biāo)號(hào)所示)高電平信 號(hào)，該信號(hào)通知電源模塊中的內(nèi)存供電模塊產(chǎn)生內(nèi)存供電電壓，給CPU控制模塊使用；同時(shí) CPU控制模塊發(fā)生反饋信號(hào)給電源模塊，電源模塊再生成PM_RSMRST_PWRGD信號(hào)的(如圖 2中的3標(biāo)號(hào)所示)高電平信號(hào)反饋給CPLD時(shí)序控制模塊；在CPLD時(shí)序控制模塊的作用 下，5ms內(nèi)產(chǎn)生PM_RSMRST_CPLD信號(hào)的(如圖2中的4標(biāo)號(hào)所示)高電平信號(hào)給CPU控制 模塊，并讓其內(nèi)部作用；與此同時(shí)的40ms左右產(chǎn)生PM_SLP_S3#信號(hào)(如圖2中的5標(biāo)號(hào)所 示)高電平信號(hào)給電源模塊，電源模塊中給CPU控制模塊的主電源電壓由此產(chǎn)生，并反饋給 電源模塊，而電源模塊則產(chǎn)生PM_ALL_SYS_PWRGD信號(hào)的(如圖2中的6標(biāo)號(hào)所示)高電平 信號(hào)給到CPLD時(shí)序控制模塊；在CPLD時(shí)序控制模塊的作用下，3. 2ms內(nèi)產(chǎn)生IMVP_VR_0N信 號(hào)的(如圖2中的7標(biāo)號(hào)所示)高電平信號(hào)給電源模塊，電源模塊中的CPU供電電源產(chǎn)生 CPU所需電壓給CPU控制模塊中的CPU供電，并發(fā)生反饋信號(hào)給電源模塊，而電源模塊則反饋給CPLD時(shí)序控制模塊PM_IMVP_PWRGD信號(hào)的(如圖2中的8標(biāo)號(hào)所示)高電平信號(hào)；在CPLD時(shí)序控制模塊的作用下，24ms左右產(chǎn)生SCH_PWROK內(nèi)(如圖2中的9標(biāo)號(hào)所示)高電 平信號(hào)給CPU控制模塊，在CPU控制模塊內(nèi)部的PM_RSTWARN信號(hào)(如圖2中的10標(biāo)號(hào)所 示)120us后由高電平變?yōu)榈碗娖焦〤PU控制模塊內(nèi)部使用；同時(shí)在CPU控制模塊和CPLD 時(shí)序控制模塊內(nèi)部共同作用下的IOlms左右生成供給整個(gè)系統(tǒng)使用的高電平信號(hào)RSTi^f 號(hào)(如圖2中的11標(biāo)號(hào)所示)，至此上電的整個(gè)時(shí)序完成，開始進(jìn)行X86平臺(tái)的下一步運(yùn) 行。上述各信號(hào)所產(chǎn)生的先后順序，時(shí)間及高低電平變化關(guān)系，如圖3所示。而關(guān)機(jī)時(shí)序則與上電時(shí)序相反，當(dāng)關(guān)機(jī)時(shí)，CPLD時(shí)序控制模塊首先將PM_SLP_S4# 信號(hào)由高電平變?yōu)榈碗娖剑谄鋬?nèi)部的作用下其他時(shí)序在做與上電時(shí)的相反動(dòng)作，則關(guān)機(jī) 完成。綜上所述，因在電源模塊與CPU控制模塊的共有端設(shè)置有用于逐步發(fā)生相關(guān)信號(hào) 并產(chǎn)生用于控制電源模塊與CPU控制模塊的CPLD時(shí)序控制模塊，可以通過CPLD時(shí)序控制 模塊的軟件程序，來達(dá)到使X86架構(gòu)上電時(shí)序，采用CPLD軟件程序來控制時(shí)序的系統(tǒng)，打破 傳統(tǒng)X86架構(gòu)的硬件上電時(shí)序控制，而進(jìn)行的CPLD軟件程序上電的時(shí)序控制系統(tǒng)。與現(xiàn)有 技術(shù)的相互比較，本實(shí)用新型還具有成本低的有益技術(shù)效果。
權(quán)利要求一種用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其包括電源模塊以及與電源模塊相互連接的CPU控制模塊，其特征在于在電源模塊與CPU控制模塊的共有端設(shè)置有用于逐步發(fā)生相關(guān)信號(hào)并產(chǎn)生用于控制電源模塊與CPU控制模塊的CPLD時(shí)序控制模塊。
2.根據(jù)權(quán)利要求1所述的用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其特征在于所述的 電源模塊供給CPLD時(shí)序控制模塊電源，則CPLD時(shí)序控制模塊逐步產(chǎn)生必要的用于控制電 源模塊和CPLD時(shí)序控制模塊的電源信號(hào)和控制信號(hào)，同時(shí)，所述的CPLD時(shí)序控制模塊產(chǎn)生 相關(guān)的反饋信號(hào)給CPLD時(shí)序控制模塊和電源模塊，而電源模塊產(chǎn)生CPU控制模塊所需要的 各個(gè)電壓，并使正常工作。
3.根據(jù)權(quán)利要求1所述的用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其特征在于所述的 CPLD時(shí)序控制模塊接受電源模塊的輸入電壓，即開始工作，并產(chǎn)生和接受SMC_RST_N信號(hào)、 PM_SLP_S4# 信號(hào)、PM_RSMRST_PffRGD 信號(hào)、PM_RSMRST_CPLD 信號(hào)、PM_SLP_S3# 信號(hào)、PM_ALL_ SYS_PWRGD 信號(hào)、IMVP_VR_0N 信號(hào)、PM_IMVP_PWRGD 信號(hào)、SCH_PWR0K 信號(hào)、PM_RSTWARN 信 號(hào)、RST#信號(hào)進(jìn)行順序工作。
4.根據(jù)權(quán)利要求1所述的用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其特征在于CPU控制 模塊由CPLD時(shí)序控制模塊產(chǎn)生的PM_RSMRST_CPLD信號(hào)、SCH_PWR0K信號(hào)、PM_RSTWARN信 號(hào)、RST#信號(hào)進(jìn)行順序工作，并進(jìn)行相應(yīng)信號(hào)反饋；CPU控制模塊由電源模塊產(chǎn)生的所需電 源進(jìn)行工作，并產(chǎn)生相應(yīng)反饋信號(hào)。
5.根據(jù)權(quán)利要求1所述的用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其特征在于電源模 塊提供電壓，并接受CPLD時(shí)序控制模塊和CPU控制模塊產(chǎn)生和反饋的信號(hào)提供各個(gè)電源進(jìn) 行順序工作。
專利摘要本實(shí)用新型涉及一種用于X86架構(gòu)平臺(tái)上的時(shí)序控制系統(tǒng)，其包括電源模塊以及與電源模塊相互連接的CPU控制模塊，因在電源模塊與CPU控制模塊的共有端設(shè)置有用于逐步發(fā)生相關(guān)信號(hào)并產(chǎn)生用于控制電源模塊與CPU控制模塊的CPLD時(shí)序控制模塊，可以通過CPLD時(shí)序控制模塊的軟件程序，來達(dá)到使X86架構(gòu)上電時(shí)序，采用CPLD軟件程序來控制時(shí)序的系統(tǒng)，打破傳統(tǒng)X86架構(gòu)的硬件上電時(shí)序控制，而進(jìn)行的CPLD軟件程序上電的時(shí)序控制系統(tǒng)。與現(xiàn)有技術(shù)的相互比較，本實(shí)用新型還具有成本低的有益技術(shù)效果。
文檔編號(hào)G06F1/04GK201638103SQ20102012776
公開日2010年11月17日 申請(qǐng)日期2010年3月10日 優(yōu)先權(quán)日2010年3月10日
發(fā)明者王青國(guó) 申請(qǐng)人:深圳華北工控股份有限公司