專利名稱：一種專用集成電路中時鐘樹延遲時間的估計(jì)方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路設(shè)計(jì)，更具體地，涉及一種專用集成電路中時樹延遲時間和時鐘信號到達(dá)時間的估計(jì)方法和系統(tǒng)。
背景技術(shù)：
在集成電路技術(shù)領(lǐng)域中，專用集成電路(ASIC)是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。圖1示出了現(xiàn)有的專用集成電路設(shè)計(jì)的流程，在步驟S101，生成門級網(wǎng)表(fete Level Netlist)，在步驟S102，進(jìn)行布局(Full Placment)，該步驟是指確定所有的標(biāo)準(zhǔn)門單元和其他宏單位(Macro)的物理位置和朝向。在步驟S103，執(zhí)行靜態(tài)時序分析 (Static Timing Analysis)，該步驟對于時鐘效應(yīng)的預(yù)計(jì)采用理想時鐘模型(Ideal Clock Model)的方式，這是因?yàn)檫@個時候，時鐘樹尚未建立起來，因而不能夠使用抽取寄生參數(shù) (Parasitics)，建立電路模型的方式來計(jì)算時鐘信號在各個節(jié)點(diǎn)的真實(shí)到達(dá)時間(Arrival Time)，從而使得理想時鐘模型成為時鐘樹插入之前，靜態(tài)時序分析的時鐘效應(yīng)計(jì)算方式。 在步驟S104，插入時鐘樹(Insert Clock Tree) 0現(xiàn)有的時鐘樹插入過程可以手工完成， 也可以由電子設(shè)計(jì)自動化(EDA)工具來完成的，最流行的時鐘樹都采用自動化工具來完成。其基本原理是根據(jù)各負(fù)載時序器件到時鐘源的距離，選擇合適的分組方案及緩沖器 (buffer)，在適當(dāng)?shù)奈恢梅胖镁彌_器以使時鐘源到每個負(fù)載時序器件的時鐘偏差最小化。 插入的由緩沖器組成的樹狀的信號中繼網(wǎng)絡(luò)被稱為時鐘樹。如果插入的時鐘樹能夠達(dá)到或者接近理想時鐘模型中的時鐘效應(yīng)預(yù)計(jì)，那么時鐘插入后的靜態(tài)時序分析結(jié)果將會足夠接近使用理想時鐘模型的分析結(jié)果。從而保持時序的收斂性，達(dá)到設(shè)計(jì)的效果。然后在步驟 S105，進(jìn)行帶時鐘的時序分析以及時鐘樹調(diào)節(jié)，在步驟S106，進(jìn)行步線以及布線后時序收斂分析；最后在步驟S107，生成版圖。這樣，就完成了一個初步的設(shè)計(jì)流程。然而，上述圖1的設(shè)計(jì)流程在現(xiàn)代超大規(guī)模專用集成電路的設(shè)計(jì)中遇到了一些問題，主要體現(xiàn)在兩個方面。第一方面，理想時鐘模型中，總是假設(shè)在同一個時鐘樹里面的所有節(jié)點(diǎn)具有同樣 (或者非常接近)的到達(dá)時間，而在實(shí)際的時鐘網(wǎng)絡(luò)中，由于各種復(fù)雜的情形，往往不可能 (或者非常困難)達(dá)到這一目標(biāo)。從而使得在時鐘樹插入之后，靜態(tài)時序分析得到的結(jié)果與之前有較大差異，導(dǎo)致時序不收斂，設(shè)計(jì)失敗。這種情況下往往需要更改理想時鐘模型，并且使用更改后的模型重新進(jìn)行全布局(Full Placement)，然后再插入時鐘樹；以增加迭代次數(shù)的代價來減小真實(shí)的時鐘效應(yīng)與理想時鐘模型的差異。通常來說，時鐘樹插入本身就很耗時，而這樣的迭代過程更是大大延長了設(shè)計(jì)周期。另一方面，隨著專用集成電路的規(guī)模越來越大，時鐘樹插入這一工作本身也越來越耗時。對于千萬門級的超大規(guī)模專用集成電路來講，如果采用打平(Flatten)的設(shè)計(jì)方式，時鐘樹插入的耗時往往要以天甚至周來計(jì)算；這一情況增加了發(fā)現(xiàn)問題和解決問題的時間代價。上述兩方面的問題都會造成產(chǎn)品設(shè)計(jì)周期過長，可能錯過了有利的市場時機(jī)。

發(fā)明內(nèi)容
因此，需要一種方法，該方法能夠使得設(shè)計(jì)人員能夠迅速估計(jì)插入的時鐘樹和理想時鐘模型之間效應(yīng)的差異，以及由該差異引起的時序分析結(jié)果的變化，從而減少設(shè)計(jì)時間。本發(fā)明提出了的一種專用集成電路中時樹延遲時間和時鐘信號到達(dá)時間的估計(jì)方法和系統(tǒng)，使用該方法改進(jìn)的專用集成電路設(shè)計(jì)方法將審計(jì)流程從周為單位減少到天，設(shè)計(jì)人員能夠迅速發(fā)現(xiàn)問題和解決問題，因此減少了設(shè)計(jì)時間，提高了設(shè)計(jì)效率。根據(jù)本發(fā)明的一個方面，提供了一種專用集成電路時鐘樹延遲時間的估計(jì)方法， 包括，獲得該專用集成電路中與所述時鐘樹相關(guān)的網(wǎng)表和布局；根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量；根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。根據(jù)本發(fā)明的另一個方面，提供了一種估計(jì)專用集成電路時鐘信號到達(dá)時間的方法，包括獲得該專用集成電路中與所述時鐘信號相關(guān)的網(wǎng)表和布局信息；獲得該專用集成電路中與所述時鐘信號相關(guān)的全部時鐘樹；對于與該時鐘信號相關(guān)的全部時鐘樹，使用權(quán)利要求1-9之一所述的方法估計(jì)每個時鐘樹的延遲時間；獲得該時鐘信號的完整時鐘路徑中其它器件的延時；對該時鐘信號的完整時鐘路徑的全部延遲時間加和，獲得該時鐘信號的估計(jì)到達(dá)時間。根據(jù)本發(fā)明的再一個方面，提供了一種專用集成電路時鐘樹延遲時間的估計(jì)系統(tǒng)，包括，時鐘樹相關(guān)網(wǎng)表布局獲得裝置，用于獲得該專用集成電路中與所述時鐘樹相關(guān)的網(wǎng)表和布局；負(fù)載時序器件數(shù)量提取裝置，用于根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量；負(fù)載時序器件的物理分布區(qū)域面積提取裝置，用于根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；估計(jì)裝置，用于根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。根據(jù)本發(fā)明的又一個方面，提供了一種估計(jì)專用集成電路時鐘信號到達(dá)時間的系統(tǒng)，包括時鐘信號相關(guān)網(wǎng)表和布局獲得裝置，用于獲得該專用集成電路中與所述時鐘信號相關(guān)的網(wǎng)表和布局信息；時鐘樹獲得裝置，用于獲得該專用集成電路中與所述時鐘信號相關(guān)的全部時鐘樹；專用集成電路時鐘樹延遲時間的估計(jì)系統(tǒng)；其它器件延時獲得裝置，用于獲得該時鐘信號的完整時鐘路徑中其它器件的延時；估計(jì)到達(dá)時間獲得裝置，用于對該時鐘信號的完整時鐘路徑的全部延遲時間加和，獲得該時鐘信號的估計(jì)到達(dá)時間。


通過對附圖中本發(fā)明示例實(shí)施例方式的更詳細(xì)描述，本發(fā)明的上述、以及其它目的、特征和優(yōu)勢將變得更加明顯，其中，相同的參考標(biāo)號通常代表本發(fā)明示例實(shí)施例方式中的相同部件。圖1示出了現(xiàn)有的專用集成電路設(shè)計(jì)的流程；圖加和圖2b示意性地示出了一個理想時鐘模型的情況下的電路拓?fù)?；圖3示意性地示出了本發(fā)明的一種專用集成電路中時鐘樹延遲時間的估計(jì)方法的流程；圖4示意性地示出了實(shí)際的線性插值的流程；圖5示意性地示出了線性插值計(jì)算的計(jì)算關(guān)系；圖6示意性地示出了本發(fā)明的一種確定專用集成電路時鐘信號到達(dá)時間的方法的流程；圖7示出了一個專用集成電路設(shè)計(jì)的例子；圖8示出了本發(fā)明的一種專用集成電路時鐘樹延遲時間的估計(jì)系統(tǒng)的框圖；以及圖9示出了本發(fā)明的一種估計(jì)專用集成電路時鐘信號到達(dá)時間的系統(tǒng)的框圖。
具體實(shí)施例方式將參照附圖更加詳細(xì)地描述本發(fā)明的優(yōu)選實(shí)施方式，在附圖中顯示了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以以各種形式實(shí)現(xiàn)而不應(yīng)該理解為被這里闡述的實(shí)施例所限制。 相反，提供這些實(shí)施例是為了使本發(fā)明更加透徹和完整，并且，完全將本發(fā)明的范圍傳達(dá)給本領(lǐng)域的技術(shù)人員。首先明確一些基本概念以便后面發(fā)明的描述。網(wǎng)表表達(dá)數(shù)字電路的器件的拓?fù)溥B接的文件或者數(shù)據(jù)結(jié)構(gòu)，不包含器件的物理信息(例如，器件的物理位置，朝向等)。布局表達(dá)數(shù)字電路器件的物理位置信息(例如物理位置，朝向等)的文件或者數(shù)據(jù)結(jié)構(gòu)。時鐘樹插入的由緩沖器組成的樹狀的信號中繼網(wǎng)絡(luò)被稱為時鐘樹。因此，一個專用集成電路一般有一個或多個時鐘樹。
時鐘樹的延遲時間是指對于一個單獨(dú)的時鐘樹，時鐘信號從根節(jié)點(diǎn)到葉節(jié)點(diǎn)的傳遞時間為時鐘樹的延遲時間。時鐘信號的到達(dá)時間是指時鐘信號從芯片輸入管腳(pad)出發(fā)，經(jīng)過一個或者若干個時鐘樹以及器件所組成的時鐘網(wǎng)絡(luò)，最后到達(dá)負(fù)載時序器件的時鐘管腳，所需要的傳遞時間。時鐘樹效應(yīng)本發(fā)明中是指時鐘樹的時序效應(yīng)，主要包括時鐘樹的延遲 (Latency)，和時鐘樹的延遲偏差(Skew)。本發(fā)明側(cè)重于時鐘樹的延遲。圖加和圖2b示意性地示出了一個理想時鐘模型的情況下的電路拓?fù)?。其中HSS 是一個IP核，IP核antellectual Property core)是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。T)(DCLK是該IP核的一個時鐘輸出管腳，這個時鐘信號在IP核外部通過連線連接到了一個D觸發(fā)器；在IP核內(nèi)部則通過一條很短的路徑傳到采樣點(diǎn)Tfflata ；也就是說， Tfflata是以T)(DCLK的時鐘信號為采樣頻率，來采樣D觸發(fā)器通過圖中的組合邏輯網(wǎng)絡(luò) (Combinational)傳遞過來的數(shù)據(jù)信號。假設(shè)理想時鐘模型設(shè)定該時鐘網(wǎng)絡(luò)中所有的節(jié)點(diǎn)的到達(dá)時間(AT)都為2ns，那么，為了保證Tfflata點(diǎn)能夠正確地采樣到數(shù)據(jù)，D觸發(fā)器的信號傳遞到Tfflata點(diǎn)的總延時， 必須在一個時鐘周期以內(nèi)。在插入時鐘樹之后，電路的真實(shí)拓?fù)潢P(guān)系如圖2b所示，由于在T)(DCLK和D觸發(fā)器的時鐘端時間存在若干緩沖器，導(dǎo)致D觸發(fā)器的時鐘端的時鐘信號的到達(dá)時間，一定會大于T)(DCLK點(diǎn)的時鐘到達(dá)時間；假設(shè)D觸發(fā)器的時鐘端信號的到達(dá)時間為3. 5ns (如圖2b所示)。這一差異的直接后果是，數(shù)據(jù)信號從D觸發(fā)器傳遞到Tfflata端所需要的傳輸時間比理想傳輸時間增加了 1.5ns(3.5ns-2.0ns)；如果組合邏輯網(wǎng)絡(luò)的延時不能滿足要求，那么 TXData端就不能夠采到正確的值。并且，上述圖2b中所表示出的時鐘樹插入之后對于信號傳遞路徑上的時序約束條件的變化，是不能夠在理想時鐘模型的情況下被看到的；設(shè)計(jì)者往往需要等到時鐘樹插入之后，才能夠發(fā)現(xiàn)圖中從D觸發(fā)器到Tfflata的路徑的時序約束比理想時鐘模型要更緊， 那么設(shè)計(jì)者必須重新進(jìn)行全布局的迭代，通過減小D觸發(fā)器和HSS這個IP核的距離，或者優(yōu)化組合邏輯電路的方式彌補(bǔ)由于時鐘樹插入引起的時序約束的差異。而使用EDA工具插入時鐘樹進(jìn)行分析的過程時間較長，可能要以周為單位，這樣就導(dǎo)致延長了設(shè)計(jì)時間。上述實(shí)例是由于捕獲時鐘(capture clock)走的是IP的內(nèi)部路徑，其延時大大小于IP外部所插入的時鐘樹的延遲，從而使得時鐘樹的平衡成為不可能。另外，對于采用門控時鐘器件觸發(fā)與其相連的觸發(fā)器這類設(shè)計(jì)，由于門控時鐘器件的采樣時鐘是時鐘樹的中間節(jié)點(diǎn)，從而使該節(jié)點(diǎn)的時鐘到達(dá)時間和其他節(jié)點(diǎn)的平衡成為不可能。此外，時鐘網(wǎng)絡(luò)本身設(shè)計(jì)的不合理性，也會導(dǎo)致時鐘樹的平衡變得非常困難，難以達(dá)到理想時鐘模型中的該時鐘各節(jié)點(diǎn)到達(dá)時間一致的假設(shè)?，F(xiàn)代集成電路的設(shè)計(jì)發(fā)展趨勢使得上述情況的應(yīng)用情形的出現(xiàn)概率越來越高 (1)越來越多的芯片大量使用各種IP，使得上述實(shí)例的情況經(jīng)常出現(xiàn)；( 門控時鐘是一種非常流行的低功耗設(shè)計(jì)方法，而現(xiàn)在大規(guī)模集成電路對于功耗的要求日益嚴(yán)格，使得門控時鐘器件的使用越來越普遍；C3)現(xiàn)代超大規(guī)模集成電路的功能的日益復(fù)雜，導(dǎo)致時鐘拓
9撲本身也越來越復(fù)雜，這種復(fù)雜的拓?fù)溥B接會增加時鐘樹平衡的難度，從而使得時鐘樹插入之后的時序狀況和理想時鐘模型下的時序狀況有巨大的差異。這種差異可能會導(dǎo)致時序的不收斂。而使時序重新回到收斂的軌道上則需要更多的迭代，也就以為這設(shè)計(jì)周期和設(shè)計(jì)成本的提高。針對上述問題，本發(fā)明首先提出了一種專用集成電路中時鐘樹延遲時間的估計(jì)方法，該方法能夠根據(jù)歷史上對同一工藝積累的設(shè)計(jì)數(shù)據(jù)，估計(jì)出某一時鐘樹的延遲時間。該方法如圖3所示，根據(jù)圖3，該方法包括在步驟S301，獲得該專用集成電路中所述時鐘樹相關(guān)的網(wǎng)表和布局；設(shè)計(jì)過程中，集成電路設(shè)計(jì)工具能夠根據(jù)設(shè)計(jì)人員的輸入，提供專用集成電路的網(wǎng)表和布局；此外， 設(shè)計(jì)人員也可以獲得該專用集成電路的網(wǎng)表和布局。該步驟中，只需要和所述時鐘樹相關(guān)的網(wǎng)表和布局即可，具體來說，與所述時鐘樹相關(guān)的網(wǎng)表至少包含構(gòu)成該時鐘樹的源器件和負(fù)載時序器件及其連接關(guān)系，與所述時鐘樹相關(guān)的布局至少包含該時鐘樹的源端及終端的物理位置信息。這里，時鐘樹的源端為所述構(gòu)成該時鐘樹的源器件的時鐘輸入端，時鐘樹的終端為所述構(gòu)成該時鐘樹的源器件的時鐘輸出端。在步驟S302，根據(jù)所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量；數(shù)字電路的每一個器件(包括IP)，都會有是否負(fù)載時序器件的標(biāo)記，作為器件的特征之一，列舉在設(shè)計(jì)的庫文件中。因此，在獲得時鐘樹相關(guān)的網(wǎng)表之后，根據(jù)器件類型，逐一查對庫文件，就可以判斷是否為負(fù)載時序器件。這樣，就可以提取所述時鐘樹連接的所有負(fù)載時序器件的數(shù)量。在步驟S303，根據(jù)所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；在從時鐘樹相關(guān)的網(wǎng)表中獲得上文所述的負(fù)載時序器件列表之后，通過查詢布局文件(或數(shù)據(jù)結(jié)構(gòu))，可以獲得指定負(fù)載時序器件的X維度和Y維度的布局坐標(biāo)；然后獲得與所述時鐘樹連接的全部負(fù)載時序器件的X維度布局坐標(biāo)的最大值和最小值以及Y維度布局坐標(biāo)的最大值和最小值；再計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最大值與時鐘樹的源端X維度坐標(biāo)之差的絕對值作為第一絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最大值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第二絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最小值與時鐘樹的源端X維度坐標(biāo)之差的絕對值作為第三絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最小值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第四絕對值；再獲得上述第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值；最后將獲得的第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值進(jìn)行加和就獲得該組器件的物理分布區(qū)域面積。假設(shè)某個時鐘樹驅(qū)動了 5個寄存器，分別為Reg_0，Reg_l. . . Reg_4，其分布坐標(biāo)為 (Xq，y0)，(X1, Y1)... (x4, y4)，這個時鐘樹的源端的坐標(biāo)為(X_，Ysrc)，負(fù)載時序器件的物理分布區(qū)域面積計(jì)算方法如下X—latitude = max {abs (max {Xn} -Xsrc)，abs (min {Xn} -Xsrc)}Y—latitude = max {abs (max {Yn} -Ysrc)，abs (min {Yn} -Ysrc)}
Area = X_latitude+Y_latitudeη = 0,1,2,3,4之所以負(fù)載時序器件的物理分布區(qū)域面積是X維度和Y維度的加和而不是乘積， 是因?yàn)樵谛酒献呔€的空間是曼哈頓空間(Manhattan Space)而不是歐氏空間。在一種實(shí)施方式中，源端X維度坐標(biāo)和源端Y維度坐標(biāo)可以通過以下方式獲得從時鐘樹的終端往源端回溯，回溯過程中，如果遇到緩沖器，跳過緩沖器，繼續(xù)追蹤該緩沖器輸入端連接；如果遇到芯片原始輸入、時序器件的輸出管腳、鎖相環(huán)的輸出管腳、或者定義為時鐘源端的拓?fù)涔?jié)點(diǎn)之一，則停止回溯，標(biāo)記回溯點(diǎn)為時鐘樹的源端，從而可以得到定義為源端X維度坐標(biāo)和源端Y維度坐標(biāo)。時鐘源端的拓?fù)涔?jié)點(diǎn)可以由設(shè)計(jì)者定義，一個典型的例子是選擇器(MUX)的輸出，通常設(shè)計(jì)者會選擇MUX定義為時鐘樹的源端。請注意，這里回溯遇到的器件為“時序器件”，而不是“負(fù)載時序器件”。在芯片中，可能會采用一個時序器件來產(chǎn)生時鐘信號，該時序器件的輸出端就成為時鐘樹根節(jié)點(diǎn)。而“負(fù)載時序器件”是指一個時鐘樹的負(fù)載，回溯的時候，由于方向是向源端，不可能會遇到該時鐘的負(fù)載器件。在步驟S304，根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。對于步驟S304，實(shí)現(xiàn)過程中，可以首先存儲與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系， 具體來說，可以采用數(shù)據(jù)庫存儲，也可以采用更簡單的列表，存儲在存儲器中，例如文件或者其他形式。以下的具體實(shí)施方式
中，假設(shè)以表的方式存儲上述數(shù)據(jù)，表1示意性地示出了時鐘樹延遲時間歷史數(shù)據(jù)表，其中，表1的橫向坐標(biāo)表示時鐘樹所具有的負(fù)載時序器件的數(shù)量，縱向坐標(biāo)是負(fù)載時序器件的物理分布區(qū)域面積，表中的值表示該時鐘樹的延遲時間。具體獲得如表1所述的歷史數(shù)據(jù)后，可以通過查表的方式估計(jì)該時鐘樹的延遲時間。如果歷史數(shù)據(jù)中不存在與特定的時鐘信號的負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積的特定值，可以通過插值的方式來估計(jì)該時鐘樹的延遲時間。實(shí)際的線性插值的具體流程如圖4所示，包括如下步驟在步驟S401，根據(jù)所需計(jì)算的時鐘樹的負(fù)載時序器件的數(shù)量和負(fù)載時序器件的物理分布區(qū)域面積，從與該專用集成電路同一工藝的歷史數(shù)據(jù)中判斷出用于線性插值計(jì)算的樣本點(diǎn)。例如，時鐘樹tree_a，其負(fù)載時序器件的數(shù)量為觀00，其負(fù)載時序器件的物理分布區(qū)域面積為3. 2mm，那么可以用于計(jì)算線性插值的樣本點(diǎn)為表1中的(a)，(b)，(c), (d)的四個點(diǎn)。表1時鐘樹延遲歷史數(shù)據(jù)表
權(quán)利要求
1.一種專用集成電路時鐘樹延遲時間的估計(jì)方法，包括， 獲得該專用集成電路中與所述時鐘樹相關(guān)的網(wǎng)表和布局；根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量； 根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。
2.根據(jù)權(quán)利要求1所述的方法，其中與所述時鐘樹相關(guān)的網(wǎng)表至少包含構(gòu)成該時鐘樹的源器件和負(fù)載時序器件及其連接關(guān)系，與所述時鐘樹相關(guān)的布局至少包含該時鐘樹的源端及終端的物理位置信息，其中，時鐘樹的源端為所述構(gòu)成該時鐘樹的源器件的時鐘輸入端，時鐘樹的終端為所述構(gòu)成該時鐘樹的源器件的時鐘輸出端。
3.根據(jù)權(quán)利要求2所述的方法，其中根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量還包括獲得與所述時鐘樹連接的負(fù)載時序器件列表。
4.根據(jù)權(quán)利要求1所述的方法，其中根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積包括獲得與所述時鐘樹連接的全部負(fù)載時序器件的X維度和Y維度的布局坐標(biāo)； 獲得與所述時鐘樹連接的全部負(fù)載時序器件的X維度布局坐標(biāo)的最大值和最小值以及Y維度布局坐標(biāo)的最大值和最小值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最大值與時鐘樹的源端X維度坐標(biāo)之差的絕對值作為第一絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最大值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第二絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最小值與時鐘樹的源端X維度坐標(biāo)之差的絕對值作為第三絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最小值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第四絕對值；獲得上述第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值；將獲得的第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值進(jìn)行加和就獲得該組器件的物理分布區(qū)域面積。
5.根據(jù)權(quán)利要求4所述的方法，其中所述源端X維度坐標(biāo)和源端Y維度坐標(biāo)通過以下方式獲得從時鐘樹的終端往源端回溯，如果回溯遇到芯片原始輸入、時序器件的輸出管腳、鎖相環(huán)的輸出管、或者定義為時鐘根節(jié)點(diǎn)的拓?fù)涔?jié)點(diǎn)之一，則停止回溯，標(biāo)記回溯點(diǎn)為時鐘樹的源端，從而獲得所述源端X維度坐標(biāo)和源端Y維度坐標(biāo)。
6.根據(jù)權(quán)利要求1所述的方法，其中還包括存儲與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系。
7.根據(jù)權(quán)利要求6所述的方法，其中與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系以表的方式存儲，通過查表估計(jì)該時鐘樹的延遲時間。
8.根據(jù)權(quán)利要求6或7所述的方法，其中如果歷史數(shù)據(jù)中不存在與特定的時鐘信號的負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積對應(yīng)的時鐘樹延遲時間的特定值，通過插值的方式來估計(jì)該時鐘樹的延遲時間。
9.根據(jù)權(quán)利要求8所述的方法，其中通過插值的方式來估計(jì)該時鐘樹的延遲時間包括采用線性插值，線性插值包括如下步驟根據(jù)提取的時鐘樹的負(fù)載時序器件的數(shù)量和負(fù)載時序器件的物理分布區(qū)域面積，從與該專用集成電路同一工藝的歷史數(shù)據(jù)中判斷出用于線性插值計(jì)算的樣本點(diǎn)；對在負(fù)載時序器件的數(shù)量和負(fù)載時序器件的物理分布區(qū)域面積兩個維度上的投影分別進(jìn)行插值計(jì)算，得到四個計(jì)算值；計(jì)算四個計(jì)算值的平均值，為估計(jì)的該時鐘樹的延遲時間。
10.一種估計(jì)專用集成電路時鐘信號到達(dá)時間的方法，包括獲得該專用集成電路中與所述時鐘信號相關(guān)的網(wǎng)表和布局信息； 獲得該專用集成電路中與所述時鐘信號相關(guān)的全部時鐘樹；對于與該時鐘信號相關(guān)的全部時鐘樹，使用權(quán)利要求1-9之一所述的方法估計(jì)每個時鐘樹的延遲時間；獲得該時鐘信號在其完整時鐘路徑中其它器件的延時；對該時鐘信號的完整時鐘路徑的全部延遲時間加和，獲得該時鐘信號的估計(jì)到達(dá)時間。
11.根據(jù)權(quán)利要求10所述的方法，其中所述其它器件包括輸入輸出緩沖器(10)，鎖相環(huán)(PLL)，以及其它IP核。
12.根據(jù)權(quán)利要求10所述的方法，其中還包括將各時鐘信號的估計(jì)到達(dá)時間標(biāo)注到時鐘網(wǎng)絡(luò)的各個節(jié)點(diǎn)上。
13.一種專用集成電路時鐘樹延遲時間的估計(jì)系統(tǒng)，包括，時鐘樹相關(guān)網(wǎng)表布局獲得裝置，用于獲得該專用集成電路中與所述時鐘樹相關(guān)的網(wǎng)表禾口布局；負(fù)載時序器件數(shù)量提取裝置，用于根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量；負(fù)載時序器件的物理分布區(qū)域面積提取裝置，用于根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；估計(jì)裝置，用于根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、 負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。
14.源端及終端的物理位置信息，其中，時鐘樹的源端為所述構(gòu)成該時鐘樹的源器件的時鐘輸入端，時鐘樹的終端為所述構(gòu)成該時鐘樹的源器件的時鐘輸出端。
15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述負(fù)載時序器件數(shù)量提取裝置還包括 負(fù)載時序器件列表獲得裝置，用于獲得與所述時鐘樹連接的負(fù)載時序器件列表。
16.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述負(fù)載時序器件的物理分布區(qū)域面積提取裝置執(zhí)行如下步驟獲得與所述時鐘樹連接的全部負(fù)載時序器件的X維度和Y維度的布局坐標(biāo)； 獲得連接的全部負(fù)載時序器件的X維度和Y維度的布局坐標(biāo)的最大值和最小值； 獲得與所述時鐘樹連接的全部負(fù)載時序器件的X維度布局坐標(biāo)的最大值和最小值以及Y維度布局坐標(biāo)的最大值和最小值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最大值與時鐘樹的源端χ維度坐標(biāo)之差的絕對值作為第一絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最大值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第二絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件X維度布局坐標(biāo)的最小值與時鐘樹的源端X維度坐標(biāo)之差的絕對值作為第三絕對值；計(jì)算與所述時鐘樹連接的全部負(fù)載時序器件Y維度布局坐標(biāo)的最小值與時鐘樹的源端Y維度坐標(biāo)之差的絕對值作為第四絕對值；獲得上述第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值；將獲得的第一絕對值和第三絕對值的較大值，以及第二絕對值和第四絕對值的較大值進(jìn)行加和就獲得該組器件的物理分布區(qū)域面積。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述負(fù)載時序器件的物理分布區(qū)域面積提取裝置還包括回溯裝置，用于從時鐘樹的終端往源端回溯，如果回溯遇到芯片原始輸入、時序器件的輸出管腳、鎖相環(huán)的輸出管腳、或者定義為時鐘根節(jié)點(diǎn)的拓?fù)涔?jié)點(diǎn)之一，則停止回溯， 標(biāo)記回溯點(diǎn)為時鐘樹的源端，從而獲得所述源端X維度坐標(biāo)和源端Y維度坐標(biāo)。
18.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中還包括存儲裝置，用于存儲與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中在所述存儲裝置中，與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系以表的方式存儲，所述估計(jì)裝置中通過查表估計(jì)該時鐘樹的延遲時間。
20.根據(jù)權(quán)利要求18或19所述的系統(tǒng)，其中如果歷史數(shù)據(jù)中不存在與特定的時鐘信號的負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積對應(yīng)的時鐘樹延遲時間的特定值，通過插值的方式來估計(jì)該時鐘樹的延遲時間。
21.根據(jù)權(quán)利要求20所述的系統(tǒng)，其中通過插值的方式來估計(jì)該時鐘樹的延遲時間包括采用線性插值，線性插值包括如下步驟根據(jù)提取的時鐘樹的負(fù)載時序器件的數(shù)量和負(fù)載時序器件的物理分布區(qū)域面積，從與該專用集成電路同一工藝的歷史數(shù)據(jù)中判斷出用于線性插值計(jì)算的樣本點(diǎn)；對在負(fù)載時序器件的數(shù)量和負(fù)載時序器件的物理分布區(qū)域面積兩個維度上的投影分別進(jìn)行插值計(jì)算，得到四個計(jì)算值；計(jì)算四個計(jì)算值的平均值，為估計(jì)的該時鐘樹的延遲時間。
22.—種估計(jì)專用集成電路時鐘信號到達(dá)時間的系統(tǒng)，包括時鐘信號相關(guān)網(wǎng)表和布局獲得裝置，用于獲得該專用集成電路中與所述時鐘信號相關(guān)的網(wǎng)表和布局信息；時鐘樹獲得裝置，用于獲得該專用集成電路中與所述時鐘信號相關(guān)的全部時鐘樹； 權(quán)利要求13-22之一所述的專用集成電路時鐘樹延遲時間的估計(jì)系統(tǒng)； 其它器件延時獲得裝置，用于獲得該時鐘信號的完整時鐘路徑中其它器件的延時； 估計(jì)到達(dá)時間獲得裝置，用于對該時鐘信號的完整時鐘路徑的全部延遲時間加和，獲得該時鐘信號的估計(jì)到達(dá)時間。
23.根據(jù)權(quán)利要求20所述的系統(tǒng)，其中所述其它器件包括輸入輸出緩沖器(10)，鎖相環(huán)(PLL)，以及其它IP核。
24.根據(jù)權(quán)利要求20所述的系統(tǒng)，其中還包括標(biāo)注裝置，用于將各時鐘信號的估計(jì)到達(dá)時間標(biāo)注到時鐘網(wǎng)絡(luò)的各個節(jié)點(diǎn)上。
全文摘要
本發(fā)明公開了一種專用集成電路時鐘樹延遲時間的估計(jì)方法和系統(tǒng)，其中方法包括獲得該專用集成電路中與所述時鐘樹相關(guān)的網(wǎng)表和布局；根據(jù)與所述時鐘樹相關(guān)的網(wǎng)表，提取所述時鐘樹連接的負(fù)載時序器件的數(shù)量；根據(jù)與所述時鐘樹相關(guān)的布局，提取所述時鐘樹連接的負(fù)載時序器件的物理分布區(qū)域面積；根據(jù)與該專用集成電路同一工藝的歷史數(shù)據(jù)中負(fù)載時序器件的數(shù)量、負(fù)載時序器件的物理分布區(qū)域面積與時鐘樹延遲時間的關(guān)系，估計(jì)該時鐘樹的延遲時間。使用該方法改進(jìn)的專用集成電路設(shè)計(jì)方法將審計(jì)流程從周為單位減少到天，設(shè)計(jì)人員能夠迅速發(fā)現(xiàn)問題和解決問題，因此減少了設(shè)計(jì)時間，提高了設(shè)計(jì)效率。
文檔編號G06F17/50GK102169515SQ20101011774
公開日2011年8月31日 申請日期2010年2月26日 優(yōu)先權(quán)日2010年2月26日
發(fā)明者徐晨, 李恭瓊, 浦索明, 葛亮 申請人:國際商業(yè)機(jī)器公司