專利名稱：一種采用fpga實現(xiàn)基于pci總線的實時采集卡的制作方法
技術領域：
本實用新型涉及一種實時采集卡，特別是涉及一種基于PCI總線的實時采集卡。
背景技術：
目前，各種接口的PCI卡種類繁多，但這些板卡的接口都比較單一，要么只具有A/ D采集功能，要么只據(jù)有串口通訊的功能。以往的地面設備多采用多塊板卡集成，這樣一來， 一方面板卡數(shù)量較多，對主機的板卡插槽數(shù)量提出較高的要求，如果再增加其他功能的板 卡，在板卡插槽數(shù)量上往往會捉襟見肘，并且顯得比較混亂；另一方面多板卡的集成對使得 測試流程的控制也比較困難，難以滿足時鐘同步的要求。
發(fā)明內容本實用新型的目的在于提供一種集多功能于一體的實時采集卡，不但能夠滿足測 試流程控制的要求，還能滿足時鐘同步的要求。為實現(xiàn)上述目的，本實用新型的技術方案為一種采用FPGA實現(xiàn)基于PCI總線的 實時采集卡，包括存儲模塊、可設置串行通訊模塊、多通道A/D轉換模塊、可配置通用I/O接 口模塊、FPGA邏輯控制芯片和PCI接口模塊，其中FPGA邏輯控制芯片通過多通道高精度A/ D轉換通道連通多通道A/D轉換模塊，通過多通道可配置通用I/O接口連通可配置通用1/ 0接口模塊，通過多路可配置多功能串行通訊接口連通可設置串行通訊模塊，通過PCI接口 模塊連通上位機，存儲模塊包括靜態(tài)存儲器和動態(tài)存儲器，動態(tài)存儲器為存放預置數(shù)據(jù)和 實時采集數(shù)據(jù)空間，靜態(tài)存儲器為備用程序空間，多路可配置多功能串行通訊接口的波特 率發(fā)生電路采用自主的小數(shù)分頻實現(xiàn)，多通道A/D轉換模塊的控制邏輯在FPGA邏輯控制 芯片中采用主從狀態(tài)機實現(xiàn)，可配置通用I/O接口模塊具體應用通過修改FPGA邏輯控制芯 片中的I/O控制邏輯實現(xiàn)，PCI接口模塊使用從模式單寫和中斷DMA讀方式，其控制邏輯在 FPGA邏輯控制芯片中實現(xiàn)。初始化開始時上位機通過PCI接口模塊根據(jù)不同的本地端地址發(fā)送初始化命令 字，來配置存儲模塊、可設置串行通訊模塊、多通道A/D轉換模塊、可配置通用I/O接口模塊 以及PCI接口模塊，完成上述接口模塊的初始化工作；初始化完成后上位機繼續(xù)發(fā)送數(shù)據(jù)， 此數(shù)據(jù)為上述接口模塊在工作的過程需要發(fā)送的預置數(shù)據(jù)，F(xiàn)PGA邏輯控制芯片根據(jù)本地端 接收地址把數(shù)據(jù)暫存于動態(tài)存儲器的的不同地址空間中，以備上述接口模塊發(fā)送數(shù)據(jù)時使 用；完成了預置數(shù)據(jù)的發(fā)送后，上位機接著開始發(fā)送各模塊起始命令字，各模塊接到命令字 后就開始實時采集數(shù)據(jù)，整個數(shù)據(jù)采集系統(tǒng)周而復始地進行，通過PCI接口模塊把數(shù)據(jù)發(fā) 送給上位機，上位機把采集的數(shù)據(jù)應用于控制算法，完成控制算法的計算后，再把控制命令 字或者各種裝訂數(shù)據(jù)發(fā)給各個相應的接口模塊，完成實時的數(shù)據(jù)采集和控制。上述靜態(tài)存儲器可以為1M Bytes NOR FLASH存儲器，可以存放控制和程序所用的 控制字和命令字；上述動態(tài)存儲器可以為16M Bytes SDRAM存儲器，可以存放預置數(shù)和實時 采集數(shù)據(jù)，自主開發(fā)了其高效控制器，速率能達100M左右。[0007]上述可設置串行通訊模塊可以為4路串行通訊接口，更優(yōu)方案為通過跳線選擇為 RS485或RS422接口，通訊接口的波特率發(fā)生電路采用自主的小數(shù)分頻實現(xiàn)，省掉了專用晶 振。上述多通道A/D轉換模塊可以為8通道12bits A/D轉換器，更優(yōu)方案為高速串行 AD 芯片 AD7328。上述可配置通用I/O接口模塊可以為16通道可編程雙向1/0，具體應用通過修改 FPGA中10控制邏輯實現(xiàn)。上述PCI接口模塊可以采用PCI2. 2規(guī)范協(xié)議芯片PCI9054。本實用新型可以根據(jù)不同的測試要求，通過FPGA實現(xiàn)A/D轉換、滿足通用I/O接 口和串口之間的實時控制和采集時序要求，能夠把控制和程序所需的控制和命令字存儲在 固態(tài)存儲器中，對于實時采集的數(shù)據(jù)既可以暫存于動態(tài)存儲器中以便對數(shù)據(jù)做后期處理， 也可以通過PCI接口把采集的數(shù)據(jù)傳到上位機作實時處理。本實用新型利用FPGA的高速 性能和強大的邏輯功能可以實現(xiàn)各端口的實時時序邏輯，并且采用PCI接口很方便的完成 了與上位機的實時雙向數(shù)據(jù)傳輸，來達到目前所要求的仿真程序和控制程序無縫連接的功 能。

圖1為一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡的結構框圖。圖2為本實用新型所提供的一個實施例的結構框圖。圖中，1.存儲模塊，2.可設置串行通訊模塊，3.多通道A/D轉換模塊，4.可配置通 用I/O接口模塊，5. FPGA邏輯控制芯片，6.本地總線，7.PCI接口模塊，8.PCI總線，9.上位 機，10.靜態(tài)存儲模塊，11.動態(tài)存儲模塊。
具體實施方式
以下結合附圖和實施例對本實用新型進行進一步說明。如圖1和圖2所示，一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，包括存儲模 塊1、可設置串行通訊模塊2、多通道A/D轉換模塊3、可配置通用I/O接口模塊4、FPGA邏 輯控制芯片5和PCI接口模塊7。其中存儲模塊1由16M Bytes SDRAM存儲器和1M Bytes NOR FLASH存儲器組成，IMBytes NOR FLASH存儲器為備用程序空間，16M Bytes SDRAM存儲 器為存放預置數(shù)據(jù)和實時采集數(shù)據(jù)空間?？稍O置串行通訊模塊2通過跳線選擇為RS485或 RS422接口，通訊接口的波特率發(fā)生電路采用自主的小數(shù)分頻實現(xiàn)，省掉了專用晶振；多通 道A/D轉換模塊3采用高速串行AD芯片AD7328 ；可配置通用I/O接口模塊4采用16通道 可編程雙向I/O ；PCI接口模塊7采用PCI2. 2規(guī)范協(xié)議芯片PCI9054 ；其中FPGA邏輯控制 芯片5通過多通道高精度A/D轉換通道連通高速串行AD芯片AD7328，通過多通道可配置通 用I/O接口連通16通道可編程雙向1/0，通過多路可配置多功能串行通訊接口連通RS485 或RS422，通過PCI接口模塊7連通上位機9 ；高速串行AD芯片AD7328的控制邏輯在FPGA 邏輯控制芯片5中采用主從狀態(tài)機實現(xiàn)，16通道可編程雙向I/O具體應用通過修改FPGA邏 輯控制芯片5中的I/O控制邏輯實現(xiàn)，PCI接口模塊7使用從模式單寫和中斷DMA讀方式， 其控制邏輯在FPGA邏輯控制芯片5中實現(xiàn)。實時采集卡驅動程序選用windriver工具開發(fā)，以尋找板卡、打開板卡句柄、對板卡執(zhí)行讀寫操作、關閉板卡句柄的步驟進行操作。初始化開始時上位機通過PCI接口模塊根據(jù)不同的本地端地址發(fā)送初始化命令 字，來配置16M Bytes SDRAM存儲器、1M Bytes NOR FLASH存儲器、RS485或RS422芯片、高 速串行AD芯片AD7328、16通道可編程雙向I/O和PCI9054芯片，完成上述接口模塊的初始 化工作；初始化完成后上位機繼續(xù)發(fā)送數(shù)據(jù)，此數(shù)據(jù)為上述接口模塊在工作的過程需要發(fā) 送的預置數(shù)據(jù)，F(xiàn)PGA邏輯控制芯片根據(jù)本地端接收地址把數(shù)據(jù)暫存于16M Bytes SDRAM存 儲器的的不同地址空間中，以備上述接口模塊發(fā)送數(shù)據(jù)時使用；完成了預置數(shù)據(jù)的發(fā)送后， 上位機接著開始發(fā)送各模塊起始命令字，各模塊接到命令字后就開始實時采集數(shù)據(jù)，整個 數(shù)據(jù)采集系統(tǒng)周而復始地進行，通過PCI接口模塊把數(shù)據(jù)發(fā)送給上位機，上位機把采集的 數(shù)據(jù)應用于控制算法，完成控制算法的計算后，再把控制命令字或者各種裝訂數(shù)據(jù)發(fā)給各 個相應的接口模塊，完成實時的數(shù)據(jù)采集和控制。上面結合附圖對本實用新型的實施例對作了詳細說明，但是本實用新型并不限于 上述實施例，在本領域普通技術人員所具備的知識范圍內，還可以在不脫離本實用新型宗 旨的前提下作出各種變化。
權利要求一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于包括存儲模塊(1)、可設置串行通訊模塊(2)、多通道A/D轉換模塊(3)、可配置通用I/O接口模塊(4)、FPGA邏輯控制芯片(5)和PCI接口模塊(7)，其中FPGA邏輯控制芯片(5)通過多通道高精度A/D轉換通道連通多通道A/D轉換模塊(3)，通過多通道可配置通用I/O接口連通可配置通用I/O接口模塊(4)，通過多路可配置多功能串行通訊接口連通可設置串行通訊模塊(2)，通過PCI接口模塊(7)連通上位機(9)，存儲模塊(1)包括靜態(tài)存儲器(10)和動態(tài)存儲器(11)，靜態(tài)存儲器(10)為備用程序空間，動態(tài)存儲器(11)為存放預置數(shù)據(jù)和實時采集數(shù)據(jù)空間，多路可配置多功能串行通訊接口的波特率發(fā)生電路采用自主的小數(shù)分頻實現(xiàn)，多通道A/D轉換模塊(3)的控制邏輯在FPGA邏輯控制芯片(5)中采用主從狀態(tài)機實現(xiàn)，可配置通用I/O接口模塊(4)具體應用通過修改FPGA邏輯控制芯片(5)中的I/O控制邏輯實現(xiàn)，PCI接口模塊(7)使用從模式單寫和中斷DMA讀方式，其控制邏輯在FPGA邏輯控制芯片(5)中實現(xiàn)。
2.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征是初 始化開始時上位機(9)通過PCI接口模塊(7)根據(jù)不同的本地端地址發(fā)送初始化命令字， 來配置存儲模塊(1)、可設置串行通訊模塊(2)、多通道A/D轉換模塊(3)、可配置通用I/O 接口模塊(4)以及PCI接口模塊(7)，完成上述接口模塊的初始化工作；初始化完成后上位 機(9)繼續(xù)發(fā)送數(shù)據(jù)，此數(shù)據(jù)為上述接口模塊在工作的過程需要發(fā)送的預置數(shù)據(jù)，F(xiàn)PGA邏 輯控制芯片(5)根據(jù)本地端接收地址把數(shù)據(jù)暫存于動態(tài)存儲器(11)的的不同地址空間中， 以備上述接口模塊發(fā)送數(shù)據(jù)時使用；完成了預置數(shù)據(jù)的發(fā)送后，上位機(9)接著開始發(fā)送 各模塊起始命令字，各模塊接到命令字后就開始實時采集數(shù)據(jù)，整個數(shù)據(jù)采集系統(tǒng)周而復 始地進行，通過PCI接口模塊(7)把數(shù)據(jù)發(fā)送給上位機(9)，上位機(9)把采集的數(shù)據(jù)應用 于控制算法，完成控制算法的計算后，再把控制命令字或者各種裝訂數(shù)據(jù)發(fā)給各個相應的 接口模塊，完成實時的數(shù)據(jù)采集和控制。
3.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的多通道A/D轉換模塊(3)為8通道12bitsA/D轉換器。
4.如權利要求3所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的8通道12bitsA/D轉換器為高速串行AD芯片AD7328。
5.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的可配置通用I/O接口模塊⑷為16通道可編程雙向I/O。
6.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的可設置串行通訊模塊(2)為4路串行通訊接口。
7.如權利要求6所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的4路串行通訊接口通過跳線選擇為RS485或RS422接口，通訊接口的波特率發(fā)生電路 采用自主的小數(shù)分頻實現(xiàn)。
8.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的靜態(tài)存儲器(10)為1M Bytes NOR FLASH存儲器。
9.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于所 述的動態(tài)存儲器(11)為16M Bytes SDRAM存儲器。
10.如權利要求1所述的一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于PCI接口模塊(7)采用PCI2. 2規(guī)范協(xié)議芯片PCI9054。
專利摘要一種采用FPGA實現(xiàn)基于PCI總線的實時采集卡，其特征在于包括存儲模塊(1)、可設置串行通訊模塊(2)、多通道A/D轉換模塊(3)、可配置通用I/O接口模塊(4)、FPGA邏輯控制芯片(5)和PCI接口模塊(7)，存儲模塊(1)包括靜態(tài)存儲器(10)和動態(tài)存儲器(11)，多路可配置多功能串行通訊接口的波特率發(fā)生電路采用自主的小數(shù)分頻實現(xiàn)，多通道A/D轉換模塊(3)的控制邏輯在FPGA邏輯控制芯片(5)中采用主從狀態(tài)機實現(xiàn)，可配置通用I/O接口模塊(4)具體應用通過修改FPGA邏輯控制芯片(5)中的I/O控制邏輯實現(xiàn)，PCI接口模塊(7)使用從模式單寫和中斷DMA讀方式，其控制邏輯在FPGA邏輯控制芯片(5)中實現(xiàn)。
文檔編號G06F13/28GK201583944SQ200920350049
公開日2010年9月15日 申請日期2009年12月24日 優(yōu)先權日2009年12月24日
發(fā)明者周華, 孫東寧, 莊凌, 相干, 秦卓, 高野軍, 黃山竹 申請人:北京航天長征飛行器研究所