專利名稱：使用單個(gè)外部連接在串行總線上配置多位從屬尋址的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字裝置，且更明確地說，涉及針對耦合到串行總線的多個(gè)裝置配置 多位尋址，其中所述多個(gè)裝置中的每一者僅使用單個(gè)外部連接(引腳)來用于定義待針對 所述多個(gè)裝置中的相應(yīng)裝置配置的多位地址。單個(gè)外部連接(引腳)中的任何一者或一者 以上可能在已經(jīng)配置了所述多個(gè)裝置的多位地址之后可重新用于其它目的。
背景技術(shù)：
傳統(tǒng)上在I2C從屬裝置上使用硬件尋址來允許一個(gè)以上相同類型的裝置(例如， 操作碼或從屬地址)耦合到同一lt總線。這通過實(shí)施被獨(dú)立地偏置到電源或接地電壓以 創(chuàng)建唯一從屬地址的硬件(HW)地址引腳來實(shí)現(xiàn)。舉例來說，三(3)個(gè)地址引腳允許多達(dá)八 (8)個(gè)相同類型的裝置在耦合到I2C總線時(shí)具有唯一從屬地址。 然而，當(dāng)前技術(shù)的HW尋址所具有的問題是當(dāng)兩個(gè)以上裝置需要唯一尋址時(shí)其使 用在裝置的集成電路封裝上的多個(gè)外部連接(引腳)。隨著集成電路封裝大小減小，外部連 接(引腳)的數(shù)目也減小，因此保持對多個(gè)裝置的冊尋址功能的能力減弱或甚至消失。

發(fā)明內(nèi)容
因此，需要一種通過使用在裝置的集成電路封裝上的單個(gè)外部連接(引腳)將多 位唯一地址編程到所述裝置中的方式。此用于編程裝置的唯一地址的外部連接(引腳)優(yōu) 選地可為可重用的引腳，使得一旦已編程了唯一裝置地址，所述可重用的外部連接(引腳) 便可用于另一操作和/或測試功能。 可經(jīng)由單個(gè)外部連接(引腳)來編程用于多個(gè)裝置的唯一地址，這通過針對需要 唯一地址的每一裝置而結(jié)合串行數(shù)據(jù)總線的串行時(shí)鐘(例如但不限于i2c總線串行時(shí)鐘) 在單個(gè)外部引腳上使用多個(gè)不同模擬電壓或電流值中的模擬電壓或電流值來進(jìn)行。例如但 不限于，可將八個(gè)不同模擬電壓或電流值中的一者轉(zhuǎn)換為其數(shù)字表示，例如用于所述裝置 中的每一者的唯一三(3)位地址。在(例如但不限于)裝置檢測到串行時(shí)鐘線(SCL)上的 八(8)個(gè)時(shí)鐘之后，將所述唯一三位地址存儲(鎖存)在裝置中。 一旦已將三位地址存儲 (鎖存)在裝置中，便可將所述單個(gè)外部連接(引腳)用于另一目的(例如，多功能引腳)。 此三位地址可由裝置保持，直到通電復(fù)位(POR)或一般復(fù)位條件發(fā)生為止?？墒褂们冶疚闹蓄A(yù)期具有多于或少于三位的其它地址長度和時(shí)鐘數(shù)目。接著， 一旦P0R或一般復(fù)位條件 已清除，裝置便再次如上文描述獲得其唯一地址。 預(yù)期且在本發(fā)明的范圍內(nèi)，可將地址檢測命令廣播到裝置，且在接收到此地址檢 測廣播命令后，可如上描述將單個(gè)外部連接(引腳)用于配置唯一裝置地址。在如上描述 在串行數(shù)據(jù)總線上檢測到特定數(shù)目的時(shí)鐘后，可將從唯一地址電壓或電流的數(shù)字表示中導(dǎo) 出的地址存儲在裝置中。在快閃ADC實(shí)施方案的情況下檢測到時(shí)鐘邊緣時(shí)，且/或在地址 檢測命令廣播到耦合到串行數(shù)據(jù)總線的裝置時(shí)，從唯一地址的數(shù)字表示導(dǎo)出的地址可存儲 在裝置中。 可用耦合于電壓源與相應(yīng)裝置的單個(gè)外部連接(引腳)之間的唯一外部電阻值產(chǎn) 生所述多個(gè)不同模擬電壓或電流值中的每一者。唯一外部電阻值可為經(jīng)配置以提供所述多 個(gè)不同模擬電壓或電流值中的與所要裝置地址相關(guān)聯(lián)的電壓或電流值的一個(gè)或一個(gè)以上 電阻器。模/數(shù)轉(zhuǎn)換器(ADC)(例如，快閃ADC)可為所述裝置中的每一者的部分，且將電壓 范圍轉(zhuǎn)換為其表示所要裝置地址的數(shù)字表示。唯一外部電阻值可具有足夠高的值以免不 利地影響多重功能的引腳的主要功能的操作?；蛘?，唯一外部電阻可耦合在電源共同部分 (power su卯ly common)與相應(yīng)裝置的單個(gè)外部連接(引腳)之間，只要在相應(yīng)裝置的單個(gè) 外部連接(引腳)處形成唯一電壓或電流值以便產(chǎn)生唯一地址便可。還預(yù)期且在本發(fā)明的 范圍內(nèi)，可使用來自電壓源的任何模擬電壓值來代替來自前述分壓器的電壓值。
—旦已編程了裝置地址，便可關(guān)閉所述裝置中的地址ADC和其它相關(guān)聯(lián)的電路以 實(shí)現(xiàn)較低電力使用和/或引腳可重用性。因此，用于硬件尋址的專用引腳不再是必要的，且 編程裝置地址的功能可復(fù)合(multiplex)到具有不同主要功能的引腳。對于具有ADC作為 其功能性的部分的裝置，正常裝置ADC可用以將電壓范圍轉(zhuǎn)換到其表示所要裝置地址的數(shù) 字表示。因此，僅需要將某種邏輯和模擬開關(guān)添加到現(xiàn)有混合信號(例如模擬和數(shù)字)裝 置。 根據(jù)如本發(fā)明中描述的特定示例性實(shí)施例，一種適于耦合到串行數(shù)據(jù)總線且具有 用于將地址編程到裝置中的單個(gè)外部多功能連接的裝置包含串行接口和控制邏輯，所述 串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的輸入；內(nèi)部電阻器，其具有第一 電阻值；模/數(shù)轉(zhuǎn)換器(ADC);主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端 口 、耦合到所述內(nèi)部電阻器的第二信號端口 、耦合到所述ADC的輸入的第三信號端口 、耦合
到所述主要功能的第四信號端口以及耦合到所述串行接口和控制邏輯的控制端口 ；外部電 阻器，其具有第二電阻值，所述外部電阻器耦合到所述單個(gè)外部連接，其中所述第一與第二
電阻器的組合形成在地址定義操作中施加到所述ADC的輸入的特定模擬值；地址寄存器， 其具有耦合到所述ADC的相應(yīng)數(shù)字輸出的數(shù)據(jù)輸入以及耦合到所述串行接口和控制邏輯 的地址檢測控制輸入，其中在地址檢測操作期間當(dāng)所述串行接口和控制邏輯將地址檢測信 號施加到所述地址存儲控制輸入時(shí)所述ADC的相應(yīng)數(shù)字輸出上的邏輯電平被存儲在所述 地址寄存器中；其中所述串行接口和控制邏輯致使所述開關(guān)在正常操作期間將所述第一與 第四信號端口耦合在一起，且在所述地址定義操作期間將所述第一、第二與第三信號端口 耦合在一起；借此，所述ADC將所述特定模擬值轉(zhuǎn)換為在所述地址檢測操作期間存儲在所 述地址寄存器中的多位數(shù)字地址；且此后，在正常操作期間所述串行接口和控制邏輯使所 述開關(guān)返回。
根據(jù)如本發(fā)明中描述的另一特定示例性實(shí)施例，一種適于耦合到串行數(shù)據(jù)總線且 具有用于將地址編程到所述裝置中的單個(gè)外部多功能連接的裝置包含串行接口和控制 邏輯，所述串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的輸入；模/數(shù)轉(zhuǎn)換器 (ADC);主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端口、耦合到所述ADC的輸 入的第二信號端口 、耦合到所述主要功能的第三信號端口以及耦合到所述串行接口和控制 邏輯的控制端口 ；第一和第二電阻器，其分別具有第一和第二電阻值，所述第一和第二電阻 器耦合到所述單個(gè)外部連接，其中所述第一與第二電阻器的組合形成在地址定義操作期間 施加到所述ADC的所述輸入的特定模擬值；地址寄存器，其具有耦合到所述ADC的相應(yīng)數(shù)字 輸出的數(shù)據(jù)輸入以及耦合到所述串行接口和控制邏輯的地址檢測控制輸入，其中在地址檢 測操作期間當(dāng)所述串行接口和控制邏輯將地址檢測信號施加到所述地址檢測控制輸入時(shí) 所述ADC的所述相應(yīng)數(shù)字輸出上的邏輯電平被存儲在所述地址寄存器中；其中所述串行接 口和控制邏輯致使所述開關(guān)在正常操作期間將所述第一與第三信號端口耦合在一起，且在 所述地址定義操作期間將所述第一與第二信號端口耦合在一起；借此，所述ADC將所述特 定模擬值轉(zhuǎn)換為在所述地址檢測操作期間存儲在所述地址寄存器中的多位數(shù)字地址；且此 后，所述串行接口和控制邏輯將所述開關(guān)返回到正常操作。 根據(jù)如本發(fā)明中描述的又一特定示例性實(shí)施例，一種用于通過使用單個(gè)外部多功 能連接和串行數(shù)據(jù)總線來將多位數(shù)字地址編程到裝置中的方法包含以下步驟提供外部串 行數(shù)據(jù)總線連接；提供串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到所述外 部串行數(shù)據(jù)總線連接的輸入；提供開關(guān)，其具有耦合到所述串行接口和控制邏輯的控制輸 入；提供單個(gè)外部連接，其耦合到所述開關(guān)；提供模/數(shù)轉(zhuǎn)換器(ADC)，其耦合到所述開關(guān)； 提供地址寄存器，其耦合到所述ADC和所述串行接口和控制邏輯；提供主要功能，其耦合到 所述開關(guān)；提供第一和第二電阻器，其耦合到所述單個(gè)外部連接；在地址定義操作期間用 所述開關(guān)將所述單個(gè)外部連接和所述ADC耦合在一起；用所述第一和第二電阻器形成特定 模擬值；用所述ADC將所述特定模擬值轉(zhuǎn)換為多位數(shù)字地址；在地址檢測操作期間將所述 多位數(shù)字地址存儲在所述地址寄存器中；以及在正常操作期間將所述單個(gè)外部連接耦合到 所述主要功能。 根據(jù)如本發(fā)明中描述的再一特定示例性實(shí)施例，一種用于通過使用單個(gè)外部多功 能連接和串行數(shù)據(jù)總線來將多位數(shù)字地址編程到裝置中的方法包含以下步驟提供外部串 行數(shù)據(jù)總線連接；提供串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到所述外 部串行數(shù)據(jù)總線連接的輸入；提供開關(guān)，其具有耦合到所述串行接口和控制邏輯的控制輸 入；提供單個(gè)外部連接，其耦合到所述開關(guān)；提供模/數(shù)轉(zhuǎn)換器(ADC)，其耦合到所述開關(guān)； 提供地址寄存器，其耦合到所述ADC和所述串行接口和控制邏輯；提供主要功能，其耦合到 所述開關(guān)；提供第一和第二外部電阻器，其耦合到所述單個(gè)外部連接；在地址定義操作期 間用所述開關(guān)將所述單個(gè)外部連接和所述ADC耦合在一起；用所述第一和第二外部電阻器 形成特定模擬值；用所述ADC將所述特定模擬值轉(zhuǎn)換為多位數(shù)字地址；在地址檢測操作期 間將所述多位數(shù)字地址存儲在所述地址寄存器中；以及在正常操作期間將所述單個(gè)外部連 接耦合到所述主要功能。 根據(jù)如本發(fā)明中描述的另一特定示例性實(shí)施例，一種適于耦合到串行數(shù)據(jù)總線且 具有用于將地址編程到所述裝置中的單個(gè)外部多功能連接的裝置包含串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的輸入；模/數(shù)轉(zhuǎn)換器 (ADC);主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端口、耦合到所述ADC的輸 入的第二信號端口 、耦合到所述主要功能的第三信號端口以及耦合到所述串行接口和控制 邏輯的控制端口 ；所述單個(gè)外部連接，其耦合到在地址定義操作期間施加到所述ADC的所 述輸入的特定模擬值；地址寄存器，其具有耦合到所述ADC的相應(yīng)數(shù)字輸出的數(shù)據(jù)輸入以 及耦合到所述串行接口和控制邏輯的地址檢測控制輸入，其中在地址檢測操作期間當(dāng)所述 串行接口和控制邏輯將地址檢測信號施加到所述地址檢測控制輸入時(shí)所述ADC的所述相 應(yīng)數(shù)字輸出上的邏輯電平被存儲在所述地址寄存器中；其中所述串行接口和控制邏輯致使 所述開關(guān)在正常操作期間將所述第一與第三信號端口耦合在一起，且在所述地址定義操作 期間將所述第一與第二信號端口耦合在一起；借此，所述ADC將所述特定模擬值轉(zhuǎn)換為在 所述地址檢測操作期間存儲在所述地址寄存器中的多位數(shù)字地址；且此后，所述串行接口 和控制邏輯將所述開關(guān)返回到正常操作。


可通過結(jié)合附圖參看以下描述來獲取對本發(fā)明的較完整理解，在附圖中 圖1說明根據(jù)本發(fā)明的特定示例性實(shí)施例的具有用于結(jié)合串行數(shù)據(jù)總線配置多
位地址的單個(gè)外部連接的集成電路裝置的示意性框圖； 圖2說明根據(jù)本發(fā)明的另一特定示例性實(shí)施例的具有用于結(jié)合串行數(shù)據(jù)總線配 置多位地址的單個(gè)外部連接的集成電路裝置的示意性框圖； 圖3說明可與圖l和2所示的裝置一起使用的快閃模/數(shù)轉(zhuǎn)換器(ADC)的示意圖； 以及 圖4說明根據(jù)本發(fā)明教示的針對不同電源電壓的參考電壓和地址電壓范圍以及 相應(yīng)的快閃ADC輸出和三位二進(jìn)制地址的表。 盡管本發(fā)明容易做出各種修改和替代形式，但已在附圖中展示且在本文中詳細(xì)描 述了其特定示例性實(shí)施例。然而，應(yīng)了解，本文中對特定示例性實(shí)施例的描述不希望將本發(fā) 明限于本文中所揭示的特定形式，而是相反地，本發(fā)明應(yīng)涵蓋如所附權(quán)利要求書所定義的 所有修改和等效物。
具體實(shí)施例方式
現(xiàn)在參看附圖，示意性說明特定示例性實(shí)施例的細(xì)節(jié)。附圖中的相同元件將由相 同數(shù)字表示，且相似元件將由具有不同小寫字母后綴的相同數(shù)字表示。 參看圖l，描繪根據(jù)本發(fā)明的特定示例性實(shí)施例的具有用于結(jié)合串行數(shù)據(jù)總線配 置多位地址的單個(gè)外部連接的集成電路裝置的示意性框圖。集成電路裝置(大體上由標(biāo)號 100表示)可包含模擬開關(guān)106、模/數(shù)轉(zhuǎn)換器(ADC)110、地址寄存器112、串行接口和控制 邏輯114、內(nèi)部電阻器116和主要功能104。另外，通電復(fù)位(P0R)108和/或節(jié)電檢測器 (brownout detector)(未圖示)可與前述元件一起并入，且可制造于集成電路裸片102上 并耦合到外部電壓端子132。 結(jié)合內(nèi)部電阻器116來使用外部電阻器118以用于定義被轉(zhuǎn)換為所要裝置地址并 存儲在地址寄存器112中的特定電壓，如下文中更全面論述。在裝置100啟動(dòng)、通電復(fù)位和/或串行總線命令期間，串行接口和控制邏輯114將致使開關(guān)106將單個(gè)外部連接120耦合 到內(nèi)部電阻器116和ADC 110的輸入。開關(guān)106還可將主要功能104從單個(gè)外部連接120 去耦。 外部電阻器118(Ra)耦合在單個(gè)外部連接120與電壓源Vext之間，所述電壓源 Vext可例如等于電源Vdd或電壓參考Vref 。當(dāng)開關(guān)106將單個(gè)外部連接120耦合到內(nèi)部 電阻器116(Rb)時(shí)，形成簡單的分壓器電路，其向ADC IIO的輸入施加模擬電壓值。此模擬 電壓值可根據(jù)以下公式使用歐姆法則來確定
Vin = Vext氺Rb/(Ra+Rb)。 其中，Vin為ADC 110的輸入處的電壓。見圖4以獲得在不同電壓值Vext下的各 種電壓值Vin。在替代方案中，預(yù)期且在本發(fā)明的范圍內(nèi)，內(nèi)部電阻器116(Rb)可耦合到電 壓源Vext，且外部電阻器118(Ra)可耦合在電源共同部分與單個(gè)外部連接120之間，以便 在ADC 110的輸入處產(chǎn)生唯一模擬電壓值。ADC電壓參考輸入(Vref)耦合到電壓源參考 140 (VRefADC) 。 ADC 110的輸入處的Vin/Vref比率確定ADC 110的輸出碼且等于
Vext/VRef ADORb/ (Ra+Rb)。 如果在裝置102中Rb是固定的，那么地址由Ra確定。也使用大致等于Vext的已 知且穩(wěn)定的電壓源參考140 (VRefADC)(例如，如果其均等于Vdd或電壓源Vref)允許從以 上等式中移除(忽略)所有電壓，使得如果內(nèi)部Rb具有固定的已知電阻值，那么地址僅由 Ra值確定。Ra與Rb的任何組合和連接可用于創(chuàng)建Vin，且本文中出于所有目的而預(yù)期。
Vin由ADC 110轉(zhuǎn)換為數(shù)字表示且接著編碼為(例如但不限于)三位二進(jìn)制地址。 所編碼的三位二進(jìn)制地址可接著鎖存(存儲)在地址寄存器112中，例如作為A2、 Al、 A0。 來自串行接口和控制邏輯114的輸出可用以控制地址寄存器112中的鎖存。因此，單個(gè)外 部電阻器118可連接到單個(gè)外部連接120且用以編程耦合到其的裝置100的唯一地址。單 個(gè)外部電阻器118的不同電阻值可用以定義表示所要裝置地址的不同模擬電壓(見圖4中 的表)。可使用且在本文中預(yù)期具有多于或少于三個(gè)位的其它地址長度和時(shí)鐘數(shù)目。
串行接口和控制邏輯114可如下操作(A)在通電復(fù)位(P0R)事件和/或節(jié)電事 件時(shí)，P0R 108可致使串行接口和控制邏輯114致使開關(guān)106將外部電阻器118(其連接到 外部連接120)連接到內(nèi)部電阻器116和ADC IIO的輸入，其中ADC 110將其輸入處的所得 模擬電壓轉(zhuǎn)換為其數(shù)字表示且將數(shù)字表示編碼為三位二進(jìn)制地址。當(dāng)串行接口和控制邏輯 114在串行數(shù)據(jù)總線時(shí)鐘外部連接124處接收到特定數(shù)目的時(shí)鐘(例如，八個(gè)時(shí)鐘)時(shí)，串 行接口和控制邏輯114致使地址寄存器112鎖存(存儲)三位二進(jìn)制地址。
在如上文描述在串行數(shù)據(jù)總線上檢測到特定數(shù)目的時(shí)鐘時(shí)，可將從唯一地址電壓 或電流的數(shù)字表示中導(dǎo)出的地址存儲在裝置中。在快閃ADC實(shí)施方案的情況下檢測到時(shí)鐘 邊緣時(shí)，且/或在地址檢測命令廣播到耦合到串行數(shù)據(jù)總線的裝置時(shí)，可將從唯一地址的 數(shù)字表示中導(dǎo)出的地址存儲在裝置中。 —旦將新的三位二進(jìn)制地址鎖存到地址寄存器112中，串行接口和控制邏輯114 便可致使開關(guān)106回到正常使用配置，例如，主要功能104耦合到單個(gè)外部連接10。外部 觸點(diǎn)、傳感器或控制件128可耦合到單個(gè)外部連接120，且可進(jìn)而耦合到主要功能104。由 于外部電阻器118可為高值電阻，故其對外部觸點(diǎn)、傳感器或控制件128的操作的影響可最 小。處于正常使用配置中的開關(guān)106可將內(nèi)部電阻器116和ADC 110的輸入從單個(gè)外部連接120斷開以進(jìn)一步減少所使用的電力。還預(yù)期且在本發(fā)明的范圍內(nèi)，ADC IIO可在裝置 100的正常操作中用作標(biāo)準(zhǔn)ADC，且其輸入可耦合到模擬信號且其輸出可耦合到另一內(nèi)部 邏輯寄存器(未圖示)。開關(guān)106還可將電阻器118(Ra)打折扣(discount)，使得大致沒 有電流流過其中以在電力使用上實(shí)現(xiàn)進(jìn)一步節(jié)省。 本文中還預(yù)期，串行接口和控制邏輯114可如下操作(B)在耦合到串行數(shù)據(jù)總線 時(shí)鐘外部連接124的串行總線126上接收到"檢測地址"廣播命令時(shí)，串行接口和控制邏輯 114可致使開關(guān)106將內(nèi)部電阻器116和ADC 110的輸入耦合到單個(gè)外部連接120，如上文 描述。所得模擬電壓接著被轉(zhuǎn)換/編碼為三位二進(jìn)制地址，如上文描述。在接收到特定數(shù) 目的時(shí)鐘(如上文描述)和/或在串行總線126上接收到"鎖存地址"廣播命令后，將三位 二進(jìn)制地址鎖存到地址寄存器112中。此后，開關(guān)106可切換回到正常配置，如上文描述。
數(shù)字處理器130可耦合到串行數(shù)據(jù)總線126。串行數(shù)據(jù)總線126可為數(shù)字電路領(lǐng) 域的技術(shù)人員已知的任何類型的串行數(shù)據(jù)總線，例如但不限于集成電路間(i2c)總線、串行 外圍接口 (SPI)總線、單個(gè)連接輸入-輸出(SCIO)總線等。裝置IOO可為在串行數(shù)據(jù)總線 上正常尋址的任何類型的外圍裝置。數(shù)字處理器130可為(例如但不限于)微處理器、微 控制器、數(shù)字信號處理器、專用集成電路(ASIC)、可編程邏輯陣列(PLA)等。
參看圖2，描繪根據(jù)本發(fā)明的另一特定示例性實(shí)施例的具有用于結(jié)合串行數(shù)據(jù)總 線配置多位地址的單個(gè)外部連接的集成電路裝置的示意性框圖。集成電路裝置(大體上由 標(biāo)號100a表示)可使用外部電阻器116a(Rb)來代替圖1中所展示的內(nèi)部電阻器116。另 外，裝置100a的操作和功能大致類似于圖1所展示且如上文描述的裝置100的操作和功 能。 參看圖3，描繪可與圖1和2所示的裝置一起使用的快閃模/數(shù)轉(zhuǎn)換器(ADC)的示 意圖。ADC 110可包含多個(gè)電壓比較器342、電阻梯形網(wǎng)絡(luò)(其包含多個(gè)電阻器344)，和7 線到3位編碼器340。開關(guān)346(例如，場效應(yīng)晶體管)可用以當(dāng)不處于地址配置模式下時(shí) 斷開多個(gè)電阻器344和內(nèi)部電阻器116以便減少裝置100的電力消耗。通常對于快閃ADC 實(shí)施方案，在檢測到時(shí)鐘邊緣時(shí)，在地址檢測命令廣播到耦合到串行數(shù)據(jù)總線的裝置時(shí)可 將從唯一地址的數(shù)字表示中導(dǎo)出的地址存儲在所述裝置中。 參看圖4，描繪根據(jù)本發(fā)明教示的針對不同電源電壓的參考電壓和地址電壓范圍 以及相應(yīng)的快閃ADC輸出和三位二進(jìn)制地址的表。展示三個(gè)表， 一個(gè)表針對于Vdd = 5. 0 伏，另一個(gè)表針對于Vdd二3. 3伏，且又一個(gè)表針對于Vdd二 1.8伏。在標(biāo)題為"Vin"的列 中展示了多個(gè)電壓比較器342a到342g的相應(yīng)負(fù)(-)輸出處的參考電壓。在標(biāo)題為"快閃 ADC輸出"的列中描繪多個(gè)電壓比較器342a到342g的相應(yīng)輸出，且其對應(yīng)于標(biāo)題為"地址 電壓范圍"的列中所指示的電壓范圍。多個(gè)電壓比較器342a到342g的輸出經(jīng)布置以產(chǎn)生 應(yīng)用到7線到3位編碼器340 (圖3)的"溫度計(jì)(thermometer)"型譯碼，所述編碼器340 將來自多個(gè)電壓比較器342的溫度計(jì)譯碼轉(zhuǎn)換為三位二進(jìn)制地址(例如，A2、 A1、A0)。只 要到達(dá)ADC 110的輸入的電壓大致在圖4所示的任何一個(gè)地址地壓范圍內(nèi)，相應(yīng)的三位二 進(jìn)制地址便將在完成特定數(shù)目的時(shí)鐘脈沖或串行數(shù)據(jù)總線"鎖存地址"命令(通常是在特 定數(shù)目的時(shí)鐘之后的一個(gè)時(shí)鐘脈沖)后被適當(dāng)編碼。 盡管已參照本發(fā)明的示例性實(shí)施例描繪、描述并定義了本發(fā)明的實(shí)施例，但所述 參考并不暗示對本發(fā)明的限制，且不應(yīng)推斷任何此類限制。如受益于本發(fā)明的所屬領(lǐng)域的技術(shù)人員將發(fā)現(xiàn)，所揭示的標(biāo)的物能夠在形式和功能上有大量修改、更改和等效物。本發(fā)明 的所描繪并描述的實(shí)施例僅僅是示例性的，而并不是要窮盡本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種裝置，其適于耦合到串行數(shù)據(jù)總線且具有用于將地址編程到所述裝置中的單個(gè)外部多功能連接，所述裝置包含串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的輸入；內(nèi)部電阻器，其具有第一電阻值；模/數(shù)轉(zhuǎn)換器(ADC)；主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端口、耦合到所述內(nèi)部電阻器的第二信號端口、耦合到所述ADC的輸入的第三信號端口、耦合到所述主要功能的第四信號端口以及耦合到所述串行接口和控制邏輯的控制端口；外部電阻器，其具有第二電阻值，所述外部電阻器耦合到所述單個(gè)外部連接，其中所述第一與第二電阻器的組合形成在地址定義操作期間施加到所述ADC的所述輸入的特定模擬值；地址寄存器，其具有耦合到所述ADC的相應(yīng)數(shù)字輸出的數(shù)據(jù)輸入以及耦合到所述串行接口和控制邏輯的地址檢測控制輸入，其中在地址檢測操作期間當(dāng)所述串行接口和控制邏輯將地址檢測信號施加到所述地址檢測控制輸入時(shí)所述ADC的所述相應(yīng)數(shù)字輸出上的邏輯電平被存儲在所述地址寄存器中；其中所述串行接口和控制邏輯致使所述開關(guān)在正常操作期間將所述第一與第四信號端口耦合在一起，且在所述地址定義操作期間將所述第一、第二與第三信號端口耦合在一起；借此，所述ADC將所述特定模擬值轉(zhuǎn)換為在所述地址檢測操作期間存儲在所述地址寄存器中的多位數(shù)字地址；且此后，在所述正常操作期間所述串行接口和控制邏輯使所述開關(guān)返回。
2. 根據(jù)權(quán)利要求1所述的裝置，其進(jìn)一步包含耦合到所述串行接口和控制邏輯的通電 復(fù)位(P0R)電路，其中當(dāng)由所述P0R電路檢測到P0R事件時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到特定數(shù)目的時(shí) 鐘時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
3. 根據(jù)權(quán)利要求2所述的裝置，其中所述特定數(shù)目的時(shí)鐘包含八個(gè)時(shí)鐘。
4. 根據(jù)權(quán)利要求1所述的裝置，其中當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線上檢測到地址檢測命令時(shí)， 所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到特定數(shù)目的時(shí) 鐘時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
5. 根據(jù)權(quán)利要求4所述的裝置，其中所述特定數(shù)目的時(shí)鐘包含八個(gè)時(shí)鐘。
6. 根據(jù)權(quán)利要求1所述的裝置，其中當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線上檢測到地址檢測命令時(shí)， 所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到鎖存地址命令 時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
7. 根據(jù)權(quán)利要求1所述的裝置，其中所述ADC為快閃ADC。
8. 根據(jù)權(quán)利要求7所述的裝置，其中所述特定數(shù)目的時(shí)鐘包含單個(gè)時(shí)鐘邊緣。
9. 根據(jù)權(quán)利要求l所述的裝置，其中所述內(nèi)部電阻器耦合到電源共同部分，且所述外 部電阻器耦合到電源電壓。
10. 根據(jù)權(quán)利要求1所述的裝置，其中所述內(nèi)部電阻器耦合到電壓參考共同部分且所 述外部電阻器耦合到來自所述電壓參考的參考電壓。
11. 根據(jù)權(quán)利要求1所述的裝置，其中所述內(nèi)部電阻器耦合到電源電壓且所述外部電 阻器耦合到電源共同部分。
12. 根據(jù)權(quán)利要求l所述的裝置，其中所述內(nèi)部電阻器耦合到來自電壓參考的參考電 壓且所述外部電阻器耦合到所述電壓參考的共同部分。
13. 根據(jù)權(quán)利要求1所述的裝置，其中所述外部串行數(shù)據(jù)總線連接耦合到數(shù)字處理器。
14. 根據(jù)權(quán)利要求13所述的裝置，其中所述數(shù)字處理器選自由微處理器、微控制器、數(shù) 字信號處理器、專用集成電路(ASIC)和可編程邏輯陣列(PLA)組成的群組。
15. 根據(jù)權(quán)利要求1所述的裝置，其中所述外部串行數(shù)據(jù)總線連接耦合到選自由集成 電路間(I2C)總線、串行外圍接口 (SPI)總線和單個(gè)連接輸入-輸出(SCIO)總線組成的群 組的串行數(shù)據(jù)總線。
16. 根據(jù)權(quán)利要求1所述的裝置，其進(jìn)一步包含用于在處于所述正常操作時(shí)減少所述 ADC和內(nèi)部電阻器的電力使用的電路。
17. 根據(jù)權(quán)利要求1所述的裝置，其中所述串行接口和控制邏輯、所述內(nèi)部電阻器、所 述ADC、所述主要功能、所述開關(guān)和所述地址寄存器制作于集成電路裸片上。
18. 根據(jù)權(quán)利要求17所述的裝置，其中集成電路裸片被封閉在低引腳數(shù)的集成電路封 裝中。
19. 一種裝置，其適于耦合到串行數(shù)據(jù)總線且具有用于將地址編程到所述裝置中的單 個(gè)外部多功能連接，所述裝置包含串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的 輸入；模/數(shù)轉(zhuǎn)換器(ADC); 主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端口 、耦合到所述ADC的輸入的第二信 號端口 、耦合到所述主要功能的第三信號端口以及耦合到所述串行接口和控制邏輯的控制 端口 ；第一和第二電阻器，其分別具有第一和第二電阻值，所述第一和第二電阻器耦合到所 述單個(gè)外部連接，其中所述第一與第二電阻器的組合形成在地址定義操作期間施加到所述 ADC的所述輸入的特定模擬值；地址寄存器，其具有耦合到所述ADC的相應(yīng)數(shù)字輸出的數(shù)據(jù)輸入以及耦合到所述串行 接口和控制邏輯的地址檢測控制輸入，其中在地址檢測操作期間當(dāng)所述串行接口和控制邏 輯將地址檢測信號施加到所述地址檢測控制輸入時(shí)所述ADC的所述相應(yīng)數(shù)字輸出上的邏輯電平被存儲在所述地址寄存器中；其中所述串行接口和控制邏輯致使所述開關(guān)在正常操作期間將所述第一與第三信號 端口耦合在一起，且在所述地址定義操作期間將所述第一與第二信號端口耦合在一起；借此，所述ADC將所述特定模擬值轉(zhuǎn)換為在所述地址檢測操作期間存儲在所述地址寄 存器中的多位數(shù)字地址；且此后，所述串行接口和控制邏輯將所述開關(guān)返回到正常操作。
20. 根據(jù)權(quán)利要求19所述的裝置，其進(jìn)一步包含耦合到所述串行接口和控制邏輯的通 電復(fù)位(P0R)電路，其中當(dāng)由所述P0R電路檢測到POR事件時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到特定數(shù)目的時(shí) 鐘時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
21. 根據(jù)權(quán)利要求20所述的裝置，其中所述特定數(shù)目的時(shí)鐘包含八個(gè)時(shí)鐘。
22. 根據(jù)權(quán)利要求19所述的裝置，其中當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線上檢測到地址檢測命令時(shí)， 所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到特定數(shù)目的時(shí) 鐘時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
23. 根據(jù)權(quán)利要求22所述的裝置，其中所述特定數(shù)目的時(shí)鐘包含八個(gè)時(shí)鐘。
24. 根據(jù)權(quán)利要求19所述的裝置，其中當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線上檢測到地址檢測命令時(shí)， 所述串行接口和控制邏輯進(jìn)入所述地址定義操作，且當(dāng)由所述串行接口和控制邏輯在所述外部串行數(shù)據(jù)總線連接上檢測到鎖存地址命令 時(shí)，所述串行接口和控制邏輯進(jìn)入所述地址檢測操作且此后返回到所述正常操作。
25. 根據(jù)權(quán)利要求19所述的裝置，其中所述ADC為快閃ADC。
26. 根據(jù)權(quán)利要求19所述的裝置，其中所述第一電阻器耦合到電源共同部分，且所述 第二電阻器耦合到電源電壓。
27. 根據(jù)權(quán)利要求19所述的裝置，其中所述外部串行數(shù)據(jù)總線連接耦合到數(shù)字處理器。
28. 根據(jù)權(quán)利要求27所述的裝置，其中所述數(shù)字處理器選自由微處理器、微控制器、數(shù) 字信號處理器、專用集成電路(ASIC)和可編程邏輯陣列(PLA)組成的群組。
29. 根據(jù)權(quán)利要求19所述的裝置，其中所述外部串行數(shù)據(jù)總線連接耦合到選自由集成 電路間(I2C)總線、串行外圍接口 (SPI)總線、通用串行總線(USB)和單個(gè)連接輸入-輸出 (SCIO)總線組成的群組的串行數(shù)據(jù)總線。
30. 根據(jù)權(quán)利要求19所述的裝置，其進(jìn)一步包含用于在處于所述正常操作時(shí)減少所述 ADC和內(nèi)部電阻器的電力使用的電路。
31. 根據(jù)權(quán)利要求19所述的裝置，其中所述串行接口和控制邏輯、所述內(nèi)部電阻器、所 述ADC、所述主要功能、所述開關(guān)和所述地址寄存器制作于集成電路裸片上。
32. 根據(jù)權(quán)利要求31所述的裝置，其中集成電路裸片被封閉在低引腳數(shù)的集成電路封裝中。
33. —種裝置，其適于耦合到串行數(shù)據(jù)總線且具有用于將地址編程到所述裝置中的單 個(gè)外部多功能連接，所述裝置包含串行接口和控制邏輯，所述串行接口和控制邏輯具有耦合到外部串行數(shù)據(jù)總線連接的 輸入；模/數(shù)轉(zhuǎn)換器(ADC); 主要功能；開關(guān)，其具有耦合到單個(gè)外部連接的第一信號端口 、耦合到所述ADC的輸入的第二信 號端口 、耦合到所述主要功能的第三信號端口以及耦合到所述串行接口和控制邏輯的控制 端口 ；所述單個(gè)外部連接，其耦合到在地址定義操作期間施加到所述ADC的所述輸入的特定 模擬值； 地址寄存器，其具有耦合到所述ADC的相應(yīng)數(shù)字輸出的數(shù)據(jù)輸入以及耦合到所述串行 接口和控制邏輯的地址檢測控制輸入，其中在地址檢測操作期間當(dāng)所述串行接口和控制邏 輯將地址檢測信號施加到所述地址檢測控制輸入時(shí)所述ADC的所述相應(yīng)數(shù)字輸出上的邏 輯電平被存儲在所述地址寄存器中；其中所述串行接口和控制邏輯致使所述開關(guān)在正常操作期間將所述第一與第三信號 端口耦合在一起，且在所述地址定義操作期間將所述第一與第二信號端口耦合在一起；借此，所述ADC將所述特定模擬值轉(zhuǎn)換為在所述地址檢測操作期間存儲在所述地址寄 存器中的多位數(shù)字地址；且此后，所述串行接口和控制邏輯將所述開關(guān)返回到正常操作。
34. 根據(jù)權(quán)利要求33所述的裝置，其中所述特定模擬值為電壓值。
35. 根據(jù)權(quán)利要求33所述的裝置，其中所述特定模擬值為電流值。
36. —種用于通過使用單個(gè)外部多功能連接和串行數(shù)據(jù)總線將多位數(shù)字地址編程到裝 置中的方法，所述方法包含以下步驟提供外部串行數(shù)據(jù)總線連接；提供具有耦合到所述外部串行數(shù)據(jù)總線連接的輸入的串行接口和控制邏輯； 提供具有耦合到所述串行接口和控制邏輯的控制輸入的開關(guān)； 提供耦合到所述開關(guān)的單個(gè)外部連接； 提供耦合到所述開關(guān)的模/數(shù)轉(zhuǎn)換器(ADC); 提供耦合到所述ADC和所述串行接口和控制邏輯的地址寄存器； 提供耦合到所述開關(guān)的主要功能； 提供耦合到所述單個(gè)外部連接的第一和第二電阻器；在地址定義操作期間用所述開關(guān)將所述單個(gè)外部連接和所述ADC耦合在一起； 用所述第一和第二電阻器形成特定模擬值； 用所述ADC將所述特定模擬值轉(zhuǎn)換為多位數(shù)字地址；在地址檢測操作期間將所述多位數(shù)字地址存儲在所述地址寄存器中；以及 在正常操作期間將所述單個(gè)外部連接耦合到所述主要功能。
37. 根據(jù)權(quán)利要求36所述的方法，其進(jìn)一步包含以下步驟當(dāng)檢測到通電復(fù)位時(shí)進(jìn)入所述地址定義操作；在檢測到已在所述外部串行數(shù)據(jù)總線連接上發(fā)生特定數(shù)目的時(shí)鐘時(shí)進(jìn)入所述地址檢 測操作；以及在所述在所述地址檢測操作期間將所述多位數(shù)字地址存儲在所述地址寄存器中的步 驟之后進(jìn)入所述正常操作。
38. 根據(jù)權(quán)利要求36所述的方法，其進(jìn)一步包含以下步驟當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到地址檢測命令時(shí)進(jìn)入所述地址定義操作； 當(dāng)檢測到所述外部串行數(shù)據(jù)總線連接上的特定數(shù)目的時(shí)鐘時(shí)進(jìn)入所述地址檢測操作；以及在已完成所述地址檢測操作之后進(jìn)入所述正常操作。
39. 根據(jù)權(quán)利要求36所述的方法，其進(jìn)一步包含以下步驟當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到地址檢測命令時(shí)進(jìn)入所述地址定義操作； 當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到鎖存地址命令時(shí)進(jìn)入所述地址檢測操作；以及在已完成所述地址檢測操作之后進(jìn)入所述正常操作。
40. 根據(jù)權(quán)利要求36所述的方法，其進(jìn)一步包含在所述正常操作期間移除去往所述 ADC和所述內(nèi)部電阻器的電力的步驟。
41. 一種用于通過使用單個(gè)外部多功能連接和串行數(shù)據(jù)總線來將多位數(shù)字地址編程到 裝置中的方法，所述方法包含以下步驟提供外部串行數(shù)據(jù)總線連接；提供具有耦合到所述外部串行數(shù)據(jù)總線連接的輸入的串行接口和控制邏輯； 提供具有耦合到所述串行接口和控制邏輯的控制輸入的開關(guān)； 提供耦合到所述開關(guān)的單個(gè)外部連接； 提供耦合到所述開關(guān)的模/數(shù)轉(zhuǎn)換器(ADC); 提供耦合到所述ADC和所述串行接口和控制邏輯的地址寄存器； 提供耦合到所述開關(guān)的主要功能；提供耦合到所述單個(gè)外部連接的第一和第二外部電阻器；在地址定義操作期間用所述開關(guān)將所述單個(gè)外部連接和所述ADC耦合在一起； 用所述第一和第二外部電阻器形成特定模擬值； 用所述ADC將所述特定模擬值轉(zhuǎn)換為多位數(shù)字地址；在地址檢測操作期間將所述多位數(shù)字地址存儲在所述地址寄存器中；以及 在正常操作期間將所述單個(gè)外部連接耦合到所述主要功能。
42. 根據(jù)權(quán)利要求41所述的方法，其進(jìn)一步包含以下步驟 當(dāng)檢測到通電復(fù)位時(shí)進(jìn)入所述地址定義操作；在檢測到已在所述外部串行數(shù)據(jù)總線連接上發(fā)生特定數(shù)目的時(shí)鐘時(shí)進(jìn)入所述地址檢 測操作；以及在所述在所述地址檢測操作期間將所述多位數(shù)字地址存儲在所述地址寄存器中的步 驟之后進(jìn)入所述正常操作。
43. 根據(jù)權(quán)利要求41所述的方法，其進(jìn)一步包含以下步驟當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到地址檢測命令時(shí)進(jìn)入所述地址定義操作； 當(dāng)檢測到所述外部串行數(shù)據(jù)總線連接上的特定數(shù)目的時(shí)鐘時(shí)進(jìn)入所述地址檢測操作；以及在已完成所述地址檢測操作之后進(jìn)入所述正常操作。
44. 根據(jù)權(quán)利要求41所述的方法，其進(jìn)一步包含以下步驟當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到地址檢測命令時(shí)進(jìn)入所述地址定義操作； 當(dāng)在所述外部串行數(shù)據(jù)總線連接上檢測到鎖存地址命令時(shí)進(jìn)入所述地址檢測操作；以及在已完成所述地址檢測操作之后進(jìn)入所述正常操作。
45. 根據(jù)權(quán)利要求41所述的方法，其進(jìn)一步包含在所述正常操作期間移除去往所述 ADC的電力的步驟。
全文摘要
可經(jīng)由每一裝置上的單個(gè)外部連接(引腳)通過針對需要唯一二進(jìn)制地址的每一裝置結(jié)合串行數(shù)據(jù)總線的串行時(shí)鐘在所述單個(gè)外部引腳上使用多個(gè)不同模擬電壓或電流值中的一者對用于多個(gè)裝置的唯一地址進(jìn)行編程。在所述串行數(shù)據(jù)總線上檢測到特定數(shù)目的時(shí)鐘之后將所述唯一二進(jìn)制地址存儲在所述裝置中。一旦已將所述唯一二進(jìn)制地址存儲在所述裝置中，便可將所述單個(gè)外部連接用于另一目的(例如多功能外部連接)。此唯一二進(jìn)制地址可由裝置保持，直到通電復(fù)位(POR)或一般復(fù)位條件發(fā)生為止。所述串行總線上的地址檢測和地址加載命令也可執(zhí)行相同的地址定義和存儲功能。
文檔編號G06F13/42GK101765836SQ200880100762
公開日2010年6月30日 申請日期2008年7月25日 優(yōu)先權(quán)日2007年7月27日
發(fā)明者加布里埃萊·貝利尼, 帕特里克·K·理查茲, 文森特·奎奎姆普瓦 申請人:密克羅奇普技術(shù)公司