專利名稱：存儲器控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型關(guān)于一種存儲器總線設(shè)計，特別是可整合不同 規(guī)格的存儲器總線設(shè)計。
背景技術(shù)：
請參閱圖l，說明一 已知的個人計算機系統(tǒng)中的主機板ioo。
存儲器控制單元110、電源供應(yīng)單元120與多個存儲器模塊插槽 121、 122配置于主才幾板100上，經(jīng)由一存儲器總線相連接。已知 的存儲器控制單元IIO,用來控制存儲器的數(shù)據(jù)儲存與擷取。存 儲器控制單元可以是設(shè)計在一北橋芯片之中。而存儲器模塊則 插置于存儲器模塊插槽121、 122上。因此，存儲器制造廠商、 存儲器控制單元制造廠商與主機板制造廠商必須在設(shè)計上相互 支持，在相同設(shè)計規(guī)格下分工合作，使用者方可依照需求選擇 不同數(shù)量或不同容量的存儲器。
然而現(xiàn)有存儲器隨著技術(shù)發(fā)展而衍生不同的種類。舉例來 說，以雙數(shù)據(jù)傳輸模式存儲器(DDRRAM)隨著技術(shù)發(fā)展，制定 出不同的規(guī)格，例如雙數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM) 規(guī)格、雙數(shù)據(jù)傳輸模式第3代存儲器(DDR3 RAM)規(guī)格等。以雙 數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM)規(guī)格為例，在存儲器總 線中，定義了存儲器模塊與存儲器控制單元之間數(shù)據(jù)傳輸所需 的必要信號。其中，包括有多個控制信號線131、多個數(shù)據(jù)傳輸 信號線132及多個電源供應(yīng)信號線133?？刂菩盘柧€131包括有地 址輸入信號線(Address Input A0-A15)、時脈信號線(clock)、寫 入致能信號線(Write Enable)、片內(nèi)終結(jié)器設(shè)計(on die terminator) 等?？刂菩盘柧€131自存儲器控制單元110輸出，傳向存儲器模
塊插槽121、 122。存儲器模塊接收所述控制信號線131后，對相 應(yīng)的儲存內(nèi)容進行存取。存取的數(shù)據(jù)會經(jīng)由多個并行數(shù)據(jù)傳輸 信號線(Data)132傳輸至存儲器控制單元110。數(shù)據(jù)傳輸信號線 132可以作為雙向信號傳輸，也就是說可作為自存儲器控制單元 IIO寫入存儲器模塊或是自存儲器模塊讀出并傳至存儲器控制 單元IIO。除此之外，為供應(yīng)存儲器上的晶體管運作，電源供應(yīng) 單元120經(jīng)由多個電源供應(yīng)信號線133提供所需的電壓。依據(jù)雙 數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM)規(guī)格，利用1.8V電源來 使存儲器內(nèi)的晶體管正常運作，因此存儲器總線更提供電源供 應(yīng)信號線133，包括有電源信號線VDD及接地信號線VSS，且電 源信號線VDD所承載的電壓為1.8V。因此，在主機板設(shè)計時， 控制信號線131、數(shù)據(jù)傳輸信號線132及多個電源供應(yīng)信號線133 的設(shè)計必須要滿足雙數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM) 規(guī)格。一個雙數(shù)據(jù)傳輸模式第2代存儲器模塊插入存儲器模塊插 槽121或存儲器模塊插槽122時方可正常操作。若雙數(shù)據(jù)傳輸模 式第2代存儲器模塊同時插入存儲器模塊插槽121及存儲器模塊 插槽122時，則會將電源供應(yīng)切入低電壓，以保護元件的使用壽 命。
另 一方面，如果主機板100是基于雙數(shù)據(jù)傳輸模式第3代存 儲器(DDR3 RAM)規(guī)格來進行設(shè)計，在存儲器總線上所需的信 號線種類及電氣特性也必須符合雙數(shù)據(jù)傳輸模式第3代存儲器 (DDR3 RAM)失見才各。此時，如果一個雙數(shù)據(jù)傳輸才莫式第2代存儲 器模塊插入存儲器模塊插槽121或存儲器模塊插槽122時，則無 法正常操作。例如，在雙數(shù)據(jù)傳輸模式第3代存儲器(DDR3 RAM) 規(guī)格要求下，電源信號線VDD所承載的電壓為1.5V。當一雙數(shù) 據(jù)傳輸模式第2代存儲器(DDR2 RAM)連接到存儲器模塊插槽 121或存儲器模塊插槽122，電源信號線VDD所承載的電壓供應(yīng)
不足以驅(qū)動存儲器上的晶體管，而無法正常操作，進一步更可
經(jīng)由存儲器控制單元向基本輸入輸出系統(tǒng)(Basic Input/Output System, BIOS)發(fā)生錯誤信號。
如上所述，對于計算機系統(tǒng)的演變過程而言，主機板IOO 的設(shè)計無法在相同存儲器總線上直接同時支持不同規(guī)格的存儲 器。因此，需要一種存儲器總線設(shè)計能夠可同時連接不同規(guī)定 的存儲器，而無須更改主機板的電路布局，大量減少研發(fā)成本。

實用新型內(nèi)容
有鑒于此，本實用新型提出一種設(shè)計，能于一相同存儲器 總線上支持不同規(guī)格的存儲器模塊。
本實用新型揭示一存儲器控制系統(tǒng)，包括主機板、存儲器 控制單元、第一存儲器模塊插槽及第二存儲器模塊插槽。主機 板具有存儲器總線、第一偵測信號線及第二偵測信號線。存儲 器控制單元，耦接該存儲器總線的一終端、該第一偵測信號線 及該第二偵測信號線。第一存儲器模塊插槽，耦接該存儲器總 線及該第一偵測信號線。第二存儲器模塊插槽，耦接該存儲器 總線的另一終端及該第二偵測信號線。其中，該存儲器控制單 元依據(jù)該第一偵測信號線判斷該第一存儲器模塊插槽是否連接 一第 一 存儲器模塊并依據(jù)該第二偵測信號線判斷是否該第二存 儲器模塊插槽是否連接一第二存儲器模塊，并對應(yīng)輸出相應(yīng)的 信號至該存儲器總線。
本實用新型所述的存儲器控制系統(tǒng)，該第一存儲器模塊插 槽耦接于存儲器控制單元與第二存儲器模塊插槽之間。
本實用新型所述的存儲器控制系統(tǒng)，該第一存儲器為一符
合雙數(shù)據(jù)傳輸模式第2代存儲器。
本實用新型所述的存儲器控制系統(tǒng)，該第二存儲器為一符
合雙數(shù)據(jù)傳輸模式第3代存儲器。
本實用新型所述的存儲器控制系統(tǒng)，該存儲器總線包括多 個控制信號線、多個數(shù)據(jù)傳輸信號線及一電源供應(yīng)信號線。
本實用新型所述的存儲器控制系統(tǒng)，該存儲器控制單元依 據(jù)該第 一 偵測信號線與該第二偵測信號線，對應(yīng)輸出相應(yīng)的信
本實用新型所述的存儲器控制系統(tǒng)，更包括一電源供應(yīng)單 元，接收該存儲器控制單元的一控制信號，以輸出相應(yīng)的電壓 至該第一存儲器模塊插槽或該第二存儲器模塊插槽。
本實用新型所述的存儲器控制系統(tǒng)，該存儲器控制單元依 據(jù)該第 一偵測信號線與該第二偵測信號線，對應(yīng)輸出該控制信
本實用新型所述的存儲器控制系統(tǒng)，該第一偵測信號線具 有一高電平，當該第一存儲器模塊連接該第一存儲器模塊插槽 時，該第 一 偵測信號線連接至該第 一 存儲器模塊的 一 接地管腳， 則該第 一 偵測信號線具有 一 低電平。
本實用新型所述的存儲器控制系統(tǒng)，該第一偵測信號線具 有一低電平，當該第一存儲器模塊連接該第一存儲器模塊插槽 時，該第 一偵測信號線連接至該第 一存儲器模塊的 一 電源管腳， 則該第一偵測信號線具有一高電平。
本實用新型所述的存儲器控制系統(tǒng)，可克服不同規(guī)格的存 儲器規(guī)格對于電氣特性的需求，且使用者可彈性選擇符合需求 的存儲器模塊，加入計算機系統(tǒng)中。
附困說明
圖l說明 一 已知的存儲器控制系統(tǒng)，實施于 一 主機板。
圖2說明本實用新型的一實施例200，實施于一主機板。
圖3說明本實用新型的 一偵測電路的實施例。
圖4說明本實用新型的實施例3 0 0 ，用以連接 一 存儲器模塊。
圖5說明本實用新型的實施例400,用以連接另一存儲器模塊。
具體實施方式
為使本實用新型的特征及目的更能清楚揭示，以下說明通 過具體實施例，配合所附圖
示，詳細敘述如下。
請參考圖2，為一本實用新型的實施例，實現(xiàn)在一主機板 200。 一存儲器控制單元211，可實現(xiàn)在一集成電路之中，電性 連接到主機板200。為了可讓使用者自由選擇配置存儲器，存儲 器模塊插槽221、 222亦配置在主機板200上，并經(jīng)由存儲器總線 連接至存儲器控制單元211。存儲器總線包括有多個控制信號線 231、多個數(shù)據(jù)信號線232、電源供應(yīng)線233?？刂菩盘柧€231可 以包括有多個地址輸入信號線(Address Input A0-A15)、時脈信 號線(clock)、寫入致能信號線(Write Enable)、片內(nèi)終結(jié)器設(shè) 計(on die terminator)等。當存儲器控制單元需要對存儲器模塊 進行數(shù)據(jù)存取時，可經(jīng)由控制信號線231將指令傳至存儲器模 塊，要求存儲器模塊對相對應(yīng)的儲存內(nèi)容進行讀取或?qū)懭搿６?存取的數(shù)據(jù)會經(jīng)由多個數(shù)據(jù)信號線(Data)232進行傳輸。數(shù)據(jù)信 號線232可以作為雙向信號傳輸，也就是說可作為自存儲器控制 單元211寫入存儲器模塊或是自存儲器模塊讀出并傳至存儲器 控制單元211。電源供應(yīng)信號線233,包括有電源信號線VDD及 接地信號線VSS,提供存儲器模塊所需的工作電壓。電源供應(yīng) 單元220會接收來自存儲器控制單元211的控制信號，電源供應(yīng) 單元220依據(jù)控制信號決定是否提供上述的工作電壓至電源供 應(yīng)信號線233。
在本實施例中，存儲器模塊插槽221必須作為連接雙數(shù)據(jù)傳 輸模式第2代存儲器(DDR2 RAM)的插槽，且存儲器模塊插槽 222作為連接雙數(shù)據(jù)傳輸模式第3代存儲器(DDR3 RAM)的插 槽。在主機板200的布線設(shè)計上，存儲器總線的布線會自存儲器 控制單元211連接至可支持雙數(shù)據(jù)傳輸模式第2代存儲器的存儲 器模塊插槽221，再連接至可支持雙數(shù)據(jù)傳輸模式第3代存儲器 的存儲器模塊插槽222。由于在布線設(shè)計上的線路分支與線路彎 折，會引發(fā)信號傳遞時產(chǎn)生反射，造成信號傳遞的損耗與千擾。 嚴重的話，可能會造成接收信號無法判別。在本實施例中，將 存儲器控制單元211配置在存儲器總線布線的一終端；信號品質(zhì) 要求較高的雙數(shù)據(jù)傳輸模式第3代存儲器的存儲器模塊插槽222 配置在存儲器總線布線的另 一終端，而支持雙數(shù)據(jù)傳輸模式第2 代存儲器的存儲器模塊插槽221則配置在存儲器總線布線的中 間端。通過維持存儲器總線布線的電氣特性，得以分別滿足雙 數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM)規(guī)格與雙數(shù)據(jù)傳輸模 式第3代存儲器(DDR3 RAM)規(guī)格。
進一步來說，此一存儲器總線上同時僅會有一雙數(shù)據(jù)傳輸 模式第2代存儲器模塊(DDR2 RAM)連接到存儲器模塊插槽221 或僅有 一 雙數(shù)據(jù)傳輸模式第3代存儲器模塊(DDR3 RAM)連接 至存儲器模塊插槽222。而存儲器總線上的信號傳輸則依據(jù)當時 所連接的存儲器規(guī)格來決定。而為分辯是否連接的存儲器模塊， 存儲器模塊插槽221具有一偵測裝置，例如一開關(guān)，對應(yīng)有/無 存儲器模塊插入存儲器模塊插槽2 21而產(chǎn)生高/低電平的偵測信 號。而主機板200具有第一偵測信號線241,將存儲器模塊插槽 221的偵測信號傳送至存儲器控制單元211。類似地，存儲器模 塊插槽222亦會發(fā)出一偵測信號，代表插槽222上是否有存儲器 模塊連接，并經(jīng)由 一 第二偵測信號線242傳送至存儲器控制單元 211。
存儲器控制單元211依據(jù)第一偵測信號線241及第二偵測信 號錢242的狀態(tài)，知道當時是否有存儲器模塊插入存儲器模塊插 槽，并對應(yīng)輸出控制信號至電源供應(yīng)單元220。電源供應(yīng)單元220 依據(jù)接收的控制信號，輸出所對應(yīng)的工作電壓至電源供應(yīng)信號 線233。
除了以上的實施例之外，本實用新型更可利用存儲器模塊 原有的管腳來產(chǎn)生偵測信號。請參考圖3，例如，在存儲器模塊 插槽221的其中 一 個管腳作為第 一偵測信號線241,經(jīng)由 一 個電 阻R連接至一電源供應(yīng)端Vcc。在第一偵測信號線241為開路時， 具有一高電平。當存儲器模塊插入存儲器模塊插槽221時，使第 一偵測信號線241連接至存儲器模塊的接地管腳而具有一低電 平。據(jù)此，可對應(yīng)有/無存儲器模塊插入存儲器模塊插槽221而 產(chǎn)生低/高電平的偵測信號，提供至存儲器控制單元211來判斷 存儲器模塊插槽221上是否有存儲器模塊插入。類似地，也可以 應(yīng)用在存儲器模塊插槽222上，使第二偵測信號線242可整合至 存儲器模塊插槽222中的一個接地管腳，提供偵測信號至存儲器 控制單元211來判斷是否有存儲器模塊插入。
另一方面，本領(lǐng)域技術(shù)人員可基于以上的實施方式加以變 化，例如存儲器模塊插槽221可以將第一偵測信號線241整合 至原有的管腳，經(jīng)由一個電阻連接至一接地端，此時第一偵測 信號線241為低電平。當存儲器模塊插入存儲器模塊插槽221時， 第 一 偵測信號線2 41連接至存儲器模塊的電源管腳，而具有高電 平。據(jù)此，亦可對應(yīng)有/無存儲器模塊插入存儲器模塊插槽221 而產(chǎn)生高/低電平的偵測信號，提供至存儲器控制單元211來判 斷存儲器模塊插槽221上是否有存儲器模塊插入。
請參考圖4,為本實用新型的實施例應(yīng)用在連接一雙數(shù)據(jù)傳
輸模式第2代存儲器模塊(DDR2 RAM)310。雙數(shù)據(jù)傳輸模式第2 代存儲器模塊(DDR2 RAM)310插入存儲器模塊插槽221，存儲 器模塊插槽221經(jīng)由第 一偵測信號線241通知存儲器控制單元 211，有一存儲器模塊310連接至存儲器模塊插槽221。存儲器控 制單元211根據(jù)第 一偵測信號線241的信號與第二偵測信號線 242的信號，選擇輸出對應(yīng)的存儲器總線上的信號。此時，存儲 器控制單元211選擇符合一雙數(shù)據(jù)傳輸模式第2代存儲器(DDR2 RAM)規(guī)格的信號輸出至存儲器總線。例如，控制信號線231的 時脈信號(Clock)為266 MHz， 333 MHz, 400 MHz或533 MHz。 此外，存儲器控制單元211根據(jù)第一偵測信號線241的信號與第 二偵測信號線242的信號，輸出控制信號至電源供應(yīng)單元220, 電源供應(yīng)單元220則對應(yīng)輸所需的工作電壓至電源供應(yīng)信號線 233。例如，在電源供應(yīng)信號線233的電源信號線VDD為1.8V。
另外，在本實施例300中，存儲器模塊插槽222更連接一終 端電阻模塊320。終端電阻模塊320連接至存儲器總線。數(shù)據(jù)傳 輸線232需連接至該終端電阻模塊320。雙數(shù)據(jù)傳輸模式第2代存 儲器(DDR2 RAM)規(guī)格所規(guī)定，信號傳輸路徑的端點利用 一終 端電阻連接至終端電壓，以確保信號傳遞品質(zhì)。在本實施例的 應(yīng)用上，必須在存儲器模塊插槽222連接終端電阻模塊320，以 確保插槽221與存儲器控制單元211之間的信號傳輸品質(zhì)。
請參考圖5，為本實用新型的實施例應(yīng)用在連接一雙數(shù)據(jù)傳 輸模式第3代存儲器模塊(DDR3 RAM)410。雙數(shù)據(jù)傳輸模式第3 代存儲器模塊(DDR3 RAM)410插入存儲器模塊插槽222,存儲 器模塊插槽222經(jīng)由第二偵測信號線242通知存儲器控制單元 211，有一存儲器模塊連接至存儲器模塊插槽222。存儲器控制 單元211根據(jù)第 一 偵測信號線241的信號與第二偵測信號線2 4 2 的信號，選擇輸出對應(yīng)的存儲器總線上的信號。此時，存儲器控制單元211選擇符合 一 雙數(shù)據(jù)傳輸模式第3代存儲器(DDR3 RAM)規(guī)格的信號輸出至存儲器總線。例如，控制信號線231的 時脈信號(Clock)為400 MHz, 533 MHz, 667 MHz或800 MHz。 此外，存儲器控制單元211根據(jù)第一偵測信號線241的信號與第 二偵測信號線2 4 2的信號，輸出控制信號至電源供應(yīng)單元2 2 0 ， 電源供應(yīng)單元220則對應(yīng)輸所需的工作電壓至電源供應(yīng)信號線 233。例如，在電源供應(yīng)信號線233的電源信號線VDD為1.5V, 此時，存儲器控制單元211可經(jīng)由存儲器總線與存儲器模塊插槽 222對雙數(shù)據(jù)傳輸模式第3代存儲器模塊(DDR3 RAM)410進行 數(shù)據(jù)存取。
綜合以上說明，本實用新型具有以下優(yōu)點
1、 提供一存儲器總線布線設(shè)計，可于相同存儲器總線支持 不同規(guī)格的存儲器模塊。使用者可彈性選擇符合需求的存儲器 模塊，加入計算機系統(tǒng)中。
2、 提供一存儲器總線布線設(shè)計，可支持插槽偵測來自動選 擇所對應(yīng)的存儲器規(guī)格，并輸出符合該規(guī)格的信號。
3、 提供一存儲器總線布線設(shè)計，利用布線位置設(shè)計克服不 同規(guī)格的存儲器規(guī)格對于電氣特性的需求。
4、 提供一存儲器總線布線設(shè)計，將該雙數(shù)據(jù)傳輸模式第2 代存儲器插槽耦接于存儲器控制單元與雙數(shù)據(jù)傳輸模式第3代 存儲器插槽之間?？朔煌p數(shù)據(jù)傳輸模式存儲器模塊的實體 布線規(guī)格不同的缺點，使不同規(guī)格的存儲器模塊所產(chǎn)生的訊號 可經(jīng)由同 一實體布線傳輸至存儲器控制單元。
以上所述僅為本實用新型較佳實施例，然其并非用以限定 本實用新型的范圍，任何熟悉本項技術(shù)的人員，在不脫離本實 用新型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化， 因此本實用新型的保護范圍當以本申請的權(quán)利要求書所界定的 范圍為準。
權(quán)利要求1.一種存儲器控制系統(tǒng)，其特征在于，包括一主機板，具有一存儲器總線、一第一偵測信號線及一第二偵測信號線；一存儲器控制單元，耦接該存儲器總線的一終端、該第一偵測信號線及該第二偵測信號線；一第一存儲器模塊插槽，用以插接一第一存儲器模塊，該第一存儲器模塊插槽耦接該存儲器總線及該第一偵測信號線；以及一第二存儲器模塊插槽，用于插接一第二存儲器模塊，該第二存儲器模塊插槽耦接該存儲器總線的另一終端及該第二偵測信號線，其中，該存儲器控制單元依據(jù)該第一偵測信號線判斷該第一存儲器模塊是否連接該第一存儲器模塊插槽并依據(jù)該第二偵測信號線判斷該第二存儲器模塊是否連接該第二存儲器模塊插槽，并對應(yīng)輸出相應(yīng)的信號至該存儲器總線。
2. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該第一存儲器模塊插槽耦接于存儲器控制單元與第二存儲器模 塊插槽之間。
3. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該第 一 存儲器為 一 符合雙數(shù)據(jù)傳輸模式第2代存儲器。
4. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該第二存儲器為 一 符合雙數(shù)據(jù)傳輸模式第3代存儲器。
5. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該存儲器總線包括多個控制信號線、多個數(shù)據(jù)傳輸信號線及一 電源供應(yīng)信號線。
6. 根據(jù)權(quán)利要求5所述的存儲器控制系統(tǒng)，其特征在于， 該存儲器控制卑元依據(jù)該第 一 偵測信號線與該第二偵領(lǐng)"信號線，對應(yīng)輸出相應(yīng)的信號。
7. 根據(jù)權(quán)利要求5所述的存儲器控制系統(tǒng)，其特征在于， 更包括一 電源供應(yīng)單元，接收該存儲器控制單元的 一控制信號， 以輸出相應(yīng)的電壓至該第一存儲器模塊插槽或該第二存儲器模 塊插槽。
8. 根據(jù)權(quán)利要求7所述的存儲器控制系統(tǒng)，其特征在于， 該存儲器控制單元依據(jù)該第 一偵測信號線與該第二偵測信號 線，對應(yīng)輸出該控制信號。
9. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該第 一偵測信號線具有 一 高電平，當該第 一存儲器模塊連接該 第一存儲器模塊插槽時，該第一偵測信號線連接至該第一存儲 器模塊的 一接地管腳，則該第 一偵測信號線具有 一低電平。
10. 根據(jù)權(quán)利要求l所述的存儲器控制系統(tǒng)，其特征在于， 該第 一 偵測信號線具有 一 低電平，當該第 一 存儲器模塊連接該 第 一存儲器模塊插槽時，該第 一偵測信號線連接至該第 一存儲 器模塊的 一 電源管腳，則該第 一偵測信號線具有 一 高電平。
專利摘要本實用新型揭示一存儲器控制系統(tǒng)，包括主機板、存儲器控制單元、第一存儲器插槽及第二存儲器插槽。主機板具有存儲器總線、第一偵測信號線及第二偵測信號線。第一存儲器插槽與第二存儲器插槽分別用連接不同規(guī)格存儲器。通過將存儲器控制單元與第二存儲器插槽耦接該存儲器總線的終端，而該第一存儲器插槽位于存儲器控制單元與第二存儲器插槽之間。該存儲器控制單元依據(jù)自第一存儲器插槽的第一偵測信號線與自第二存儲器插槽的第二偵測信號線判斷選擇輸出相應(yīng)的信號至該存儲器總線。本實用新型所述的存儲器控制系統(tǒng)，可克服不同規(guī)格的存儲器規(guī)格對于電氣特性的需求，且使用者可彈性選擇符合需求的存儲器模塊，加入計算機系統(tǒng)中。
文檔編號G06F13/40GK201072552SQ200720127848
公開日2008年6月11日 申請日期2007年7月25日 優(yōu)先權(quán)日2007年7月25日
發(fā)明者林丁丙, 陳俊宏, 陳再生 申請人:威盛電子股份有限公司