專利名稱：在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和 /或指令的至少一個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的 ...的制作方法
在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/或指令的至少一個(gè)第一存 儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)和/或指令的設(shè)備和方法本發(fā)明涉及一種具有高速緩沖存儲(chǔ)器(Cache)的微處理器系統(tǒng)， 并在該上下文中說(shuō)明一種雙端口Cache?，F(xiàn)有技術(shù)處理器配備有Cache，以便加速對(duì)指令和數(shù)據(jù)的存取。這一方面對(duì) 于持續(xù)增加的數(shù)據(jù)量而言、另一方面對(duì)于利用越來(lái)越快工作的處理器 的數(shù)據(jù)處理的日益增加的復(fù)雜性而言是必要的。通過(guò)Cache部分地避免 對(duì)大的(主)存儲(chǔ)器的緩慢存取，并且于是處理器不必等待數(shù)據(jù)準(zhǔn)備 就緒。無(wú)論是僅用于指令的Cache還是僅用于數(shù)據(jù)的Cache都是公知的， 但"統(tǒng)一的Cache，，也是公知的，在所述統(tǒng)一的Cache情況下，不僅數(shù) 據(jù)、而且命令都凈皮存放在同一Cache中。帶有多等級(jí)(層級(jí))Cache的 系統(tǒng)也是公知的。使用這種多級(jí)Cache,用以利用分級(jí)的存儲(chǔ)器大小和 Cache在不同等級(jí)上的不同類型的編址策略對(duì)處理器和(主)存儲(chǔ)器之 間的速度進(jìn)行最佳匹配。在多處理器系統(tǒng)中常見的是，給每個(gè)處理器配備一個(gè)Cache，或者 在多級(jí)Cache的情況下配備相應(yīng)多個(gè)Cache。但存在多個(gè)Cache的系統(tǒng)也 是公知的，其中所述多個(gè)Cache可由不同的處理器來(lái)編址，如在美國(guó)專 利4345309中所記栽的那樣。如果在具有對(duì)每個(gè)處理單元固定分配的Cache的多處理器系統(tǒng)中 至少部分地使用相同的指令、程序段、程序或數(shù)據(jù)，那么每個(gè)處理單 元都必須將上述相同的指令、程序段、程序或數(shù)據(jù)從主存儲(chǔ)器加載到 分配給其的Cache中。在這種情況下，如果兩個(gè)或多個(gè)處理器要存取主 存儲(chǔ)器，則也許出現(xiàn)總線沖突。這導(dǎo)致多處理器系統(tǒng)的性能損耗。如 果存在多于一個(gè)的處理器分別所存取的多個(gè)公共Cache，并且兩個(gè)處理 器需要來(lái)自這些Cache之一的相同或也不同的數(shù)據(jù)，那么由于存取沖突 而必須決定，哪一個(gè)處理器能首先存取，而另一處理器則必須不可避 免地等待。如果使用總線系統(tǒng)用于Cache,所述總線系統(tǒng)同時(shí)允許也對(duì) 不同的Cache的僅一次存取，則同樣的甚至適用于不同的數(shù)據(jù)和指令。如果處理器分別具有固定分配的Cache并且此外所述處理器可在 處理器系統(tǒng)的不同工作模式下切換，其中所述處理器或者執(zhí)行不同的 程序、程序段或指令(性能模式)、或者執(zhí)行相同的程序、程序段或 指令并對(duì)結(jié)果進(jìn)行比較或者表決(比較模式)，那么當(dāng)在工作模式之 間切換時(shí)在每個(gè)控制器的并行Cache中的數(shù)據(jù)或指令或者必須被清除， 或者所述數(shù)據(jù)或指令在對(duì)Cache加載時(shí)必須被配備相應(yīng)工作模式的相 應(yīng)信息，所述信息信息優(yōu)選地與數(shù)據(jù)一起被存儲(chǔ)。因此，在工作期間 可在不同的工作模式之間切換的多處理器系統(tǒng)中，如果只有一個(gè)公共 的(必要時(shí)按等級(jí)劃分的)Cache并且每個(gè)數(shù)據(jù)或每個(gè)指令僅被存放到 其中一次且可同時(shí)存取該Cache，則是特別有利的。因此本發(fā)明的任務(wù) 是設(shè)計(jì)這種存儲(chǔ)器。本發(fā)明的任務(wù)是提供裝置和方法，用于優(yōu)化Cache的大小。發(fā)明優(yōu)點(diǎn)將Cache存儲(chǔ)器實(shí)現(xiàn)為雙端口 Cache由于提高的硬件耗費(fèi)在具有一 個(gè)或多個(gè)執(zhí)行單元(單核或多核)的公知處理器系統(tǒng)中是難以設(shè)想的。 在多個(gè)執(zhí)行單元(核、處理器)以可變的方式、即在不同的工作模式 下相互協(xié)作(如在DE 103 32 700A1所記載的那樣)的多處理器結(jié)構(gòu)體 系中，可以有利地采用雙端口Cache結(jié)構(gòu)體系。相比于具有多個(gè)Cache 的多處理器系統(tǒng)，主要優(yōu)點(diǎn)在于，在多處理器系統(tǒng)的工作模式之間切 換時(shí)Cache的內(nèi)容不必被清除或者被宣告無(wú)效，因?yàn)閿?shù)據(jù)只被存放一次 并因此即使在切換之后也保持相容(konsistent)。在具有多種工作模式的多處理器系統(tǒng)中的雙端口Cache的優(yōu)點(diǎn)在 于數(shù)據(jù)/指令不必多次被取到Cache中和必要時(shí)被維護(hù)，只需按硬件 提供每數(shù)據(jù)/指令一個(gè)存儲(chǔ)器位置，即使該數(shù)據(jù)或該指令被多個(gè)執(zhí)行單 元使用，在多處理器系統(tǒng)的不同工作模式時(shí)不必對(duì)數(shù)據(jù)進(jìn)行如下區(qū)分， 即所述數(shù)據(jù)在哪種模式下被處理或取出，在變換工作模式時(shí)不必清除 Cache,兩個(gè)處理器可同時(shí)以讀的方式存取相同的數(shù)據(jù)/指令，代替"直 寫(write through )，，模式也可以采用"回寫(writeback)"模式用 于Cache,所述"回寫，，模式特別是在寫時(shí)是更時(shí)間有利的，因?yàn)椴槐?持續(xù)地更新(主)存儲(chǔ)器，而是只有在重寫Cache中的數(shù)據(jù)時(shí)才更新； 不存在相容性問(wèn)題，因?yàn)橛糜趦蓚€(gè)處理器的Cache從相同的源提供數(shù)據(jù)。如果在用于在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/或指令的至少一個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)和/或指令的設(shè) 備中包含第二存儲(chǔ)器或存儲(chǔ)器區(qū)域，則該設(shè)備是有利的，其中該設(shè)備被構(gòu)造為Cache存儲(chǔ)器系統(tǒng)并裝備有至少兩個(gè)分開的端口 ，并且所述至 少兩個(gè)處理單元通過(guò)所述端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的相同或不 同的存儲(chǔ)器單元進(jìn)行存取，其中來(lái)自第一存儲(chǔ)器系統(tǒng)的數(shù)據(jù)和/或指令 以塊的方式被緩存。此外，如果存在裝置，其中所述裝置如此被設(shè)計(jì)，使得通過(guò)至少 兩個(gè)端口同時(shí)對(duì)存儲(chǔ)器單元進(jìn)行讀存取，則這種設(shè)備是有利的。此外，如果在該設(shè)備中存在裝置，其中所述裝置如此被設(shè)計(jì)，使 得通過(guò)至少兩個(gè)端口同時(shí)對(duì)兩個(gè)不同的存儲(chǔ)器單元進(jìn)行讀存取，則是 有利的。此外，如果在該設(shè)備中存在裝置，其中利用所述裝置在通過(guò)至少 兩個(gè)端口同時(shí)對(duì)同一或?qū)蓚€(gè)不同的存儲(chǔ)器單元讀存取時(shí)， 一個(gè)端口 在存取中被延遲，直至另一端口已經(jīng)結(jié)束存取為止，則是有利的。此外，如果在該設(shè)備中存在裝置，其中利用所述裝置可以對(duì)至少 兩個(gè)端口上的存取地址進(jìn)行比較，則是有利的。此外，如果在該設(shè)備中存在裝置，其中所述裝置識(shí)別通過(guò)第一端口對(duì)存儲(chǔ)器單元或存儲(chǔ)器區(qū)域的寫存取，并且將通過(guò)第二端口對(duì)這些存儲(chǔ)器單元和/或這些存儲(chǔ)器區(qū)域的寫和/或讀存取阻礙或延遲，直至通 過(guò)第一端口的寫存取結(jié)束為止，則是有利的。此外，如果在該設(shè)備中存在裝置，其中所述裝置在通過(guò)至少一個(gè) 端口讀存取時(shí)檢驗(yàn)，所希望的數(shù)據(jù)是否存在于第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中，則是有利的。此外，如果在該設(shè)備中存在裝置，用以對(duì)第一存儲(chǔ)器或存儲(chǔ)器區(qū) 域進(jìn)行編址，并且如果通過(guò)第一端口所請(qǐng)求的數(shù)據(jù)不存在于第二存儲(chǔ) 器或存儲(chǔ)器區(qū)域中，則將存儲(chǔ)器內(nèi)容以塊的方式從所述第一存儲(chǔ)器或 存儲(chǔ)器區(qū)域傳輸?shù)襟识鎯?chǔ)器或存儲(chǔ)器區(qū)域中，則是有利的。此外，如果在該設(shè)備中存在地址比較器，則是有利的，其中所述 地址比較器確定，應(yīng)該通過(guò)第二端口對(duì)由第一處理單元通過(guò)第一端口 所請(qǐng)求的存儲(chǔ)器塊中的至少一個(gè)存儲(chǔ)器單元進(jìn)行存取。此外，如果在該設(shè)備中存在裝置，其中所述裝置只有在第二存儲(chǔ) 器或存儲(chǔ)器區(qū)域中的數(shù)據(jù)被更新時(shí)才能夠?qū)崿F(xiàn)對(duì)存儲(chǔ)器單元的存取， 則是有利的。此外，如果在該設(shè)備中第二存儲(chǔ)器或存儲(chǔ)器區(qū)域被劃分成至少兩 個(gè)可相互獨(dú)立地被讀或?qū)懙牡刂穮^(qū)域，則是有利的。此外，如果在該設(shè)備中存在地址解碼器，則是有利的，所述地址 解碼器產(chǎn)生選擇信號(hào)，所述選擇信號(hào)在通過(guò)多個(gè)端口對(duì)一個(gè)地址區(qū)域 同時(shí)存取時(shí)僅允許一個(gè)端口存取并且特別是通過(guò)等待信號(hào)來(lái)禁止或延 遲至少一個(gè)其它端口的存取。此外，如果在該設(shè)備中設(shè)有多于兩個(gè)的端口，則是有利的，其中 存在選擇裝置，并且通過(guò)所述選擇裝置以多級(jí)的方式對(duì)相互獨(dú)立的地 址區(qū)域進(jìn)行存取，并且為此通過(guò)所述級(jí)轉(zhuǎn)發(fā)選擇信號(hào)。此外，如果在該設(shè)備中存在至少一個(gè)模式信號(hào)，該模式信號(hào)對(duì)不 同端口的存取進(jìn)行切換，則是有利的。此外，如果在該設(shè)備中存在至少一個(gè)配置信號(hào)，該配置信號(hào)對(duì)不 同端口的存取進(jìn)行切換，則是有利的。此外，如果在該設(shè)備中借助于n個(gè)不同的地址區(qū)域?qū)崿F(xiàn)n重聯(lián)合的 Cache,則是有利的。此外，如果在該設(shè)備中存在裝置，所述裝置在對(duì)第二存儲(chǔ)器的存 儲(chǔ)器單元或存儲(chǔ)器區(qū)域?qū)懘嫒r(shí)將待寫的數(shù)據(jù)同時(shí)寫入第一存儲(chǔ)器或 存儲(chǔ)器區(qū)域中，則是有利的。此外，如果在該設(shè)備中存在裝置，所述裝置在對(duì)第二存儲(chǔ)器的存 儲(chǔ)器單元或存儲(chǔ)器區(qū)域?qū)懘嫒r(shí)將待寫的數(shù)據(jù)以延遲的方式寫入第一 存儲(chǔ)器或存儲(chǔ)器區(qū)域中，則是有利的。有利的是，說(shuō)明一種用于在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/ 或指令的至少一個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù) 和/或指令的方法，其特征在于，在設(shè)備中含有第二存儲(chǔ)器或存儲(chǔ)器區(qū) 域，其中該設(shè)備被構(gòu)造為Cache存儲(chǔ)器系統(tǒng)并配備有至少兩個(gè)分開的端 口，并且至少兩個(gè)處理單元通過(guò)所述端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域 的相同的或不同的存儲(chǔ)器單元進(jìn)行存取，其中來(lái)自第一存儲(chǔ)器系統(tǒng)的 數(shù)據(jù)和/或指令以塊的方式被緩存。有利的是，說(shuō)明一種方法，其特征在于，為了從第二存儲(chǔ)器或存儲(chǔ)器區(qū)域讀數(shù)據(jù)和/或?yàn)榱藢?shù)據(jù)寫到第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中，處 理單元通過(guò)兩個(gè)端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的相同的或不同的存 儲(chǔ)器單元進(jìn)行并行存取，并同時(shí)通過(guò)兩個(gè)端口對(duì)相同的存儲(chǔ)器單元進(jìn) 行讀。有利的是，說(shuō)明一種方法，其特征在于，對(duì)施加在兩個(gè)端口上的 地址進(jìn)行比較。有利的是，說(shuō)明一種方法，其特征在于，識(shí)別通過(guò)第一端口對(duì)第 二存儲(chǔ)器或存儲(chǔ)器區(qū)域和/或第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的存儲(chǔ)器單元的 寫存取，并且通過(guò)第二端口對(duì)所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的寫和讀 存取被禁止和/或延遲直至通過(guò)第一端口的寫存取結(jié)束為止。有利的是，說(shuō)明一種方法，其特征在于，在通過(guò)至少一個(gè)端口讀 存取時(shí)檢驗(yàn)，所希望的數(shù)據(jù)和/或指令是否存在于第二存儲(chǔ)器或存儲(chǔ)器 區(qū)域中。有利的是，說(shuō)明一種方法，其特征在于，借助于地址信息進(jìn)行檢驗(yàn)。有利的是，說(shuō)明一種方法，在通過(guò)第一端口所請(qǐng)求的數(shù)據(jù)不存在 于第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中的情況下，促使相應(yīng)的存儲(chǔ)器塊從第一 存儲(chǔ)器裝置傳輸?shù)降诙鎯?chǔ)器或存儲(chǔ)器區(qū)域中。有利的是，說(shuō)明一種方法， 一旦所請(qǐng)求的存儲(chǔ)器塊已被傳輸?shù)降?二存儲(chǔ)器或存儲(chǔ)器區(qū)域中，關(guān)于數(shù)據(jù)和/或指令的存在的所有信息就被 更新。有利的是，說(shuō)明一種方法，其特征在于，地址比較器確定，第二 處理單元要對(duì)由第一處理單元所請(qǐng)求的存儲(chǔ)器塊中的至少一個(gè)存儲(chǔ)器 單元進(jìn)行存取。有利的是，說(shuō)明一種方法，其特征在于，只有在關(guān)于數(shù)據(jù)和/或指 令的存在的相關(guān)信息被更新時(shí)才能夠?qū)崿F(xiàn)對(duì)所述存儲(chǔ)器單元的存取。有利的是，說(shuō)明一種方法，其特征在于，第二存儲(chǔ)器或存儲(chǔ)器區(qū) 域被劃分成至少兩個(gè)地址區(qū)域，并且所述至少兩個(gè)地址區(qū)域可以通過(guò) 第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的至少兩個(gè)端口相互獨(dú)立地被讀或?qū)懀渲?每個(gè)端口都可以對(duì)每個(gè)地址區(qū)域進(jìn)^f亍存取。有利的是，說(shuō)明一種方法，其特征在于，對(duì)地址區(qū)域的同時(shí)存取 被限制于恰好一個(gè)端口，并且在第一端口的存取期間，通過(guò)其它端口對(duì)該地址區(qū)域的所有其它存取請(qǐng)求特別是通過(guò)等待信號(hào)被禁止或延 遲。有利的是，說(shuō)明一種方法，其特征在于，在對(duì)第二存儲(chǔ)器的存儲(chǔ) 器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存取時(shí)，待寫的數(shù)據(jù)被同時(shí)寫入第一存儲(chǔ) 器或存儲(chǔ)器區(qū)域中。有利的是，說(shuō)明一種方法，其特征在于，在對(duì)第二存儲(chǔ)器的存儲(chǔ) 器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存取時(shí)，待寫的數(shù)據(jù)以延遲的方式被寫入 第一存儲(chǔ)器或存儲(chǔ)器區(qū)域中。其它優(yōu)點(diǎn)和有利的擴(kuò)展方案由權(quán)利要求的特征以及說(shuō)明書得到。附圖和表格圖l示出用于數(shù)據(jù)和/或指令的雙端口 Cache; 圖2進(jìn)一步詳細(xì)地示出雙端口 Cache; 圖3示出用于地址變換的裝置和方法；圖4示出將雙端口RAM劃分成兩個(gè)部分區(qū)域，所述兩個(gè)部分區(qū)域可 相互獨(dú)立地,皮運(yùn)行，并且利用每個(gè)端口的每?jī)蓚€(gè)單獨(dú)的選擇信號(hào)在存 取中被控制；圖5示出通過(guò)單端口RAM借助端口切換來(lái)實(shí)現(xiàn)雙端口RAM區(qū)域； 圖6示出具有p個(gè)端口的多端口 RAM被劃分成可并4亍處理的多個(gè)部分地址區(qū)域l...q;圖7示出通過(guò)單端口RAM借助端口切換來(lái)實(shí)現(xiàn)多端口RAM區(qū)域；圖8示出根據(jù)系統(tǒng)狀態(tài)或配置劃分用于端口的RAM區(qū)域；圖9示出根據(jù)系統(tǒng)狀態(tài)或配置通過(guò)產(chǎn)生相應(yīng)的選擇信號(hào)來(lái)將多端口RAM劃分成區(qū)域；

圖10示出利用多重聯(lián)合存取將多端口 RAM劃分成區(qū)域；表1示出通過(guò)解碼由2個(gè)地址位產(chǎn)生4個(gè)選擇信號(hào)；表2示出在考慮系統(tǒng)狀態(tài)或配置信號(hào)M的情況下由 一個(gè)地址位在每個(gè)端口上產(chǎn)生分別兩個(gè)選擇信號(hào)；表3在另一實(shí)施方案中示出在考慮系統(tǒng)狀態(tài)或配置信號(hào)M的情況下由一個(gè)地址位在每個(gè)端口上產(chǎn)生分別兩個(gè)選擇信號(hào)。對(duì)實(shí)施例的說(shuō)明下面，處理單元或執(zhí)行單元不僅可以表示處理器/核/CPU、而且也 可以表示FPU (浮點(diǎn)單元)、DSP (數(shù)字信號(hào)處理器)、協(xié)處理器或 ALU (算術(shù)邏輯單元)。根據(jù)圖1的雙端口 Cache200對(duì)于重要部分由雙端口 RAM( dpRAM ， 230)組成。該dpRAM 230優(yōu)選地配備有兩個(gè)相互獨(dú)立的地址解碼器、 兩個(gè)數(shù)據(jù)寫/讀級(jí)，并且不同于簡(jiǎn)單的存儲(chǔ)器單元矩陣，還配備有加倍 的字和位線，使得至少對(duì)dpRAM的任意存儲(chǔ)器單元的讀過(guò)程可由兩個(gè) 端口同時(shí)進(jìn)行。(但如果并非所有的存取元件都被加倍并且dpRAM因 此只能有條件地同時(shí)通過(guò)兩個(gè)端口來(lái)存取，那么從意義上說(shuō)該布置也 適用)。因此雙端口RAM是每個(gè)具有兩個(gè)端口231和232的RAM，所述 兩個(gè)端口可相互獨(dú)立被使用，而無(wú)需考慮處理用于由該端口讀或?qū)懙?請(qǐng)求需要多少時(shí)間、即直至所請(qǐng)求的讀或?qū)戇^(guò)程(必要時(shí)還與另一端 口的請(qǐng)求相互影響)結(jié)束要持續(xù)多久。dpRAM的兩個(gè)端口通過(guò)信號(hào)201 或202與裝置210或220連接，所述裝置對(duì)來(lái)自獨(dú)立處理單元215和225的 到達(dá)的地址、數(shù)據(jù)和控制信號(hào)211或221進(jìn)行檢驗(yàn)并可選地變換地址。 數(shù)據(jù)在讀時(shí)按照端口經(jīng)由201通過(guò)210被輸出到211上，或經(jīng)由202通過(guò) 220被輸出到221上，或者在分別相反的方向上從執(zhí)行單元被寫入到 Cache存儲(chǔ)器中。dpRAM的兩個(gè)端口通過(guò)信號(hào)201或202與總線存取控 制裝置240連接，所述總線存取控制裝置與信號(hào)241連接，所述信號(hào)241 建立至這里未示出的(主)存儲(chǔ)器或至下一級(jí)的Cache的連接。在圖2中更詳細(xì)地示出單元210、 220和250。在存取雙端口Cache 時(shí)，處理單元215和225的在信號(hào)211和221中所含有的地址212和222在裝 置250的地址比較器251中被相互比較，并且與同樣在211和221中所傳 輸?shù)目刂菩盘?hào)一起被檢驗(yàn)兼容性。在沖突的情況下，借助在信號(hào)213或 223中所含有的控制信號(hào)來(lái)防止對(duì)雙端口RAM230的存取。這種沖突可 能是，兩個(gè)處理單元要對(duì)相同的地址寫，或者一個(gè)處理單元寫而另一 個(gè)處理單元將要從相同的地址讀。Cache可以以部分或完全聯(lián)合的方式被實(shí)施，即數(shù)據(jù)可以被存放在 Cache的多個(gè)位置或者甚至任意位置上。為了能夠?qū)崿F(xiàn)對(duì)dpRAM的存 取，為此必須首先確定該地址，其中通過(guò)該地址可以存取所希望的數(shù) 據(jù)/指令。根據(jù)編址模式選出一個(gè)或多個(gè)塊地址，借助所述塊地址在 Cache中搜索數(shù)據(jù)。對(duì)所有這些塊讀，并且對(duì)與數(shù)據(jù)一起存儲(chǔ)在Cache中的標(biāo)識(shí)與索引地址(Index-Adresse )(原始地址的一部分)進(jìn)行比 較。在一致的情況下并且在借助同樣存儲(chǔ)在每個(gè)塊的Cache中的控制位 (例如有效位、頁(yè)面重寫標(biāo)志位(Dirty-Bit)和過(guò)程(Prozess ) ID) 附加地檢驗(yàn)有效性之后，產(chǎn)生顯示有效性的Cache命中信號(hào)(Cache Hit Signal)。為了變換地址，優(yōu)選地使用表格，該表格被布置在圖2所示的存儲(chǔ) 器單元214或224 (寄存器或RAM,也稱為TAG-RAM)中并位于單元 210或220中。該表格是地址變換單元，該地址變換單元不僅將虛擬地 址變換成物理地址，而且在直接映射Cache情況下提供準(zhǔn)確的(明確的) Cache存取地址；在多重聯(lián)合的Cache組織情況下起動(dòng)(ansprechen ) 多個(gè)塊，而在完全聯(lián)合的Cache情況下必須讀且比較Cache的所有塊。 例如美國(guó)專利4669043中記載了這種地址變換單元。例如，在塊的每個(gè)地址或地址組的上述表格中存儲(chǔ)dpRAM的存取 地址。以圖3所示的編址方式，為此根據(jù)Cache的塊大小將表格的有效 地址位(索引地址)用作地址，而內(nèi)容是dpRAM的存取地址(圖3)。 在此，將字節(jié)的數(shù)量稱為塊，其中如果從該區(qū)域以讀的方式存取地址， 所述字節(jié)在Cache未命中(Cache Miss ) ( Cache中的所需數(shù)據(jù)丟失) 的情況下共同從存儲(chǔ)器被取到Cache中。為了按字節(jié)或字存取Cache，利用表格來(lái)變換對(duì)塊有效的地址位， 而不變地采用余下的(低值的)地址位。對(duì)于寫過(guò)程，例如為兩個(gè)端口中的一個(gè)設(shè)立較高的優(yōu)先權(quán)，也就 是說(shuō)，防止由兩個(gè)端口同時(shí)寫。只有當(dāng)優(yōu)先端口已經(jīng)執(zhí)行了寫操作時(shí)， 另 一端口才允許寫；而且必要時(shí)只有一個(gè)處理器具有對(duì)相應(yīng)所分配的 存儲(chǔ)器區(qū)域的寫權(quán)限。同樣可以在對(duì)存儲(chǔ)器單元任意寫操作時(shí)防止相 同的存儲(chǔ)器單元由分別另一端口讀，或者可以通過(guò)使具有讀愿望的處 理器中止直至寫操作結(jié)束為止來(lái)延遲讀操作。為此，給所有地址位的 在圖2中所示的地址比較器(251)設(shè)有相應(yīng)的判優(yōu)器252，該判優(yōu)器還 對(duì)處理器的控制信號(hào)進(jìn)行分析并形成控制所述流程的輸出信號(hào)213和 223。在一種有利的實(shí)施方案中，輸出信號(hào)213和223可以分別采取至少 三種信號(hào)狀態(tài)使能(enable)、等待(wait)、相等(equal)，其中 使能允許存取，等待將引起延遲，而相等則表明，由兩個(gè)端口對(duì)同一 存儲(chǔ)器區(qū)域進(jìn)行存取。對(duì)于純命令Cache來(lái)說(shuō)，無(wú)需寫存??；在這種情況下，信號(hào)狀態(tài)"相等"對(duì)于輸出信號(hào)213和223來(lái)說(shuō)就足夠了。在Cache未命中的情況下，數(shù)據(jù)或指令必須經(jīng)由總線系統(tǒng)從程序或 數(shù)據(jù)存儲(chǔ)器中被取出。到達(dá)的數(shù)據(jù)被轉(zhuǎn)發(fā)至處理單元，并與標(biāo)識(shí)和控 制位一起并行地被寫入Cache中。如果不存在命中卻由地址比較器顯示 信號(hào)"相等，，(213和223的組成部分或狀態(tài))，則地址比較器這里也 防止再次從存儲(chǔ)器取數(shù)據(jù)。在雙側(cè)讀的情況下，信號(hào)"相等，，只由有 效(signifikant)地址位構(gòu)成，因?yàn)檎麄€(gè)塊始終從存儲(chǔ)器中被取得。只 有在塊被存儲(chǔ)在Cache中時(shí)，等待的處理單元才可以存取Cache。在另一有利的實(shí)施方案中，為數(shù)據(jù)和指令設(shè)置兩個(gè)分開的雙端口 Cache,其中在后者情況下通常可以不設(shè)置寫過(guò)程。在這種情況下，地 址比較器始終只對(duì)有效地址位的相等性進(jìn)行檢驗(yàn)，并在信號(hào)213或223 中提供相應(yīng)的控制信號(hào)"相等"。此外可能的是，只有在所請(qǐng)求的數(shù)據(jù)存在于可實(shí)現(xiàn)同時(shí)存取的不 同地址區(qū)域中時(shí)，兩個(gè)端口的同時(shí)讀存取才不受限制地起作用。由此 可以在硬件實(shí)現(xiàn)時(shí)節(jié)省支出，因?yàn)椴⒎谴鎯?chǔ)器中的所有存取機(jī)制都必 須被加倍。例如可以在可相互獨(dú)立運(yùn)行的多個(gè)部分存儲(chǔ)器區(qū)域中實(shí)現(xiàn) Cache。每個(gè)部分存儲(chǔ)器都可以通過(guò)選擇信號(hào)僅實(shí)現(xiàn)一個(gè)端口的執(zhí)行。 在圖4中示出包含兩個(gè)部分存儲(chǔ)器區(qū)域235和236的這種存儲(chǔ)器230。在 此處所示的實(shí)施例中，兩個(gè)選擇信號(hào)Eo和Ei如此由地址位Ai構(gòu)成，4吏得 Efl且E產(chǎn)O適用于情況A產(chǎn)O和EtpO且E尸l適用于情況A產(chǎn)1。于是在信 號(hào)233和234中含有兩個(gè)選擇信號(hào)和低值的地址位Aw…Ao。對(duì)于具有四個(gè)部分存儲(chǔ)器的另一實(shí)施例來(lái)說(shuō)，可由兩個(gè)地址位產(chǎn)生4個(gè)選擇信號(hào)，因?yàn)槊總€(gè)部分存儲(chǔ)器都明確地服務(wù)于確定的地址區(qū) 域。因此可以利用2個(gè)地址位Aw和Ai來(lái)起動(dòng)四個(gè)部分存儲(chǔ)器區(qū)域，其 方式為，根據(jù)表格l的二進(jìn)制值產(chǎn)生四個(gè)選擇信號(hào)En至E3。在圖5中為圖4所示的部分存儲(chǔ)器235和236示出實(shí)施例。在那里用 260表示的部分存儲(chǔ)器在該特殊的實(shí)施方案中被實(shí)施為單端口RAM 280，該單端口RAM的地址、數(shù)據(jù)控制信號(hào)根據(jù)請(qǐng)求被切換。該切換 通過(guò)控制電路270借助于多路復(fù)用器275根據(jù)選擇信號(hào)和相應(yīng)端口的其 它控制信號(hào)2901或2902 (例如讀、寫)來(lái)進(jìn)行。這些信號(hào)與數(shù)據(jù)和地 址一起包含在信號(hào)233或234中并經(jīng)由5281或5282被輸送給多路復(fù)用器 275，該多路復(fù)用器視控制電路270的決定根據(jù)輸出信號(hào)2701將5281或5282與信號(hào)2801連接。在該實(shí)例中，在不限制一般性的情況下，以Cache 的直接編址為出發(fā)點(diǎn)(直接映射)。如果存在多重聯(lián)合的Cache組織， 則必須或者在單元275中還對(duì)有效性進(jìn)行比較并將Cache命中信號(hào)轉(zhuǎn)發(fā) 至端口 ，或者將所有數(shù)據(jù)都經(jīng)由端口5331和信號(hào)233轉(zhuǎn)發(fā)至231或經(jīng)由 端口5332和信號(hào)234轉(zhuǎn)發(fā)至232,在231或232中檢驗(yàn)有效性。在此，控制電路可以將信號(hào)5281或5282轉(zhuǎn)接到2801上并由此轉(zhuǎn)接 至單端口RAM 280以及也可以從280在相反的方向上轉(zhuǎn)發(fā)數(shù)據(jù)和其它 信號(hào)。這根據(jù)有效的選擇信號(hào)和信號(hào)233和234和/或以下順序來(lái)進(jìn)行， 其中端口以所述順序通過(guò)這些信號(hào)引起與存儲(chǔ)器280的讀或?qū)懖僮?。?果在信號(hào)233和234中這些讀或?qū)懶盘?hào)同時(shí)被激活，那么先前定義的端 口首先被操作。即使沒有讀或?qū)懶盘?hào)被激活，該優(yōu)選端口也保持與2801 連接。作為替代方案，優(yōu)選端口也可以動(dòng)態(tài)地由處理器系統(tǒng)優(yōu)選地根 據(jù)處理器系統(tǒng)的狀態(tài)信息來(lái)確定。具有單端口 RAM的這種布置要比具有并行存取可能性的雙端口 RAM成本低，但如果同時(shí)(也即以讀的方式)存取一個(gè)部分存儲(chǔ)器， 則會(huì)延遲至少一個(gè)處理單元的執(zhí)行。根據(jù)應(yīng)用現(xiàn)在可能的是，如此對(duì) RAM部分區(qū)域進(jìn)行不同的劃分，使得與指令流程的設(shè)計(jì)和不同處理單 元的數(shù)據(jù)存取一起盡可能少地出現(xiàn)對(duì)相同的部分RAM區(qū)域的同時(shí)存 取。這種布置也可擴(kuò)展為多于兩個(gè)的處理器的存取如果通過(guò)多路復(fù) 用器分級(jí)地依次設(shè)置對(duì)地址、數(shù)據(jù)和控制信號(hào)的切換，也可以以相同 的方式實(shí)現(xiàn)多端口RAM (圖6和7)。在圖6中示出了這種多端口RAM290。在那里，端口輸入信號(hào)261、262..... 267在解碼裝置331、 332..... 337中被解碼成信號(hào)291、 292.....297。該解碼產(chǎn)生用于存取281、 282和288中的各個(gè)RAM的選擇信號(hào)。 在圖7中更詳細(xì)地示出了部分存儲(chǔ)器28x ( 281、…、288 )的實(shí)施例。在那里，在控制裝置370的第一級(jí)中，來(lái)自控制信號(hào)291、 292..... 298的選擇信號(hào)和控制信號(hào)3901、3902.....3908被處理成輸出信號(hào)3701、…、3707。這些輸出信號(hào)分別控制一個(gè)多路復(fù)用器375，所述多路復(fù)用器根 據(jù)信號(hào)值建立總線381或382至387或388與信號(hào)481、…、488的連接。在 其它級(jí)中，類似的控制裝置370和多路復(fù)用器375被相應(yīng)地接入，直到 在最后一級(jí)中信號(hào)5901和5902被用于控制裝置。于是輸出信號(hào)5701使 581或者582與681連接，所述681與單端口 RAM連接。與圖5的多路復(fù)用器275相反，圖7的多路復(fù)用器375除了地址信號(hào)、 數(shù)據(jù)信號(hào)和控制信號(hào)外還連接在381、 382、…、388中所含有的下級(jí)選 擇信號(hào)。此外在375中可以含有比較裝置，所述比較裝置在多重聯(lián)合的 編址方式情況下確定從部分區(qū)域所讀出的數(shù)據(jù)的有效性。在另一有利的實(shí)施方案中，可以使RAM區(qū)域?qū)Σ煌奶幚韱卧?接通與一種或多種系統(tǒng)狀態(tài)或配置相關(guān)。為此在圖8中示出了可配置的 雙端口Cache的實(shí)例。為此，系統(tǒng)模式或配置信號(hào)IOOO在對(duì)輸入信號(hào)解 碼時(shí)用于兩個(gè)端口中的每一個(gè)。表2示出才艮據(jù)該信號(hào)1000來(lái)改變解碼的 可能性，所述信號(hào)這里用M表示。如果1\1=0，那么例如存在比較模式， 在所述比較模式中兩個(gè)端口對(duì)整個(gè)Cache進(jìn)行存取。但如果M-1 (例如 性能模式)，那么每個(gè)端口只還對(duì)Cache的一半進(jìn)行存取，但每個(gè)端口 可以不受限制地(不受其它端口上的活動(dòng)影響)存取該區(qū)域。在這種 模式下，地址位Aj不被用于(在直接映射模式下)對(duì)Cache編址，而是 在編址中區(qū)別僅在于該位的數(shù)據(jù)在相同的位置被存放在Cache中。于是 只有在讀Cache內(nèi)容時(shí)才能根據(jù)標(biāo)識(shí)查明是否是所搜索的數(shù)據(jù)并相應(yīng) 地產(chǎn)生Cache命中信號(hào)。根據(jù)相應(yīng)的比較器布置在何處，可以將包括標(biāo)識(shí)和控制位在內(nèi)的數(shù)據(jù)經(jīng)由信號(hào)291、 292..... 297輸出給端口331、332、…、337并且繼續(xù)輸出信號(hào)261、 262..... 267。同樣可以在性能模式(M=l)下只允許端口l存取整個(gè)Cache。在表3中示出了這種實(shí)施 方案。用戶也可以通過(guò)多個(gè)配置信號(hào)對(duì)Cache進(jìn)行任意的其它劃分。在 較大的Cache區(qū)域情況下，這將允許較高的命中率，并由此減少?gòu)闹鞔?儲(chǔ)器中取數(shù)據(jù)的必要性。另一方面，如果通過(guò)不同的端口盡可能只對(duì) 相互獨(dú)立的Cache區(qū)域進(jìn)行存取，則不妨礙不同的處理單元。因?yàn)檫@些 條件取決于為應(yīng)用所設(shè)置的程序，所以如果根據(jù)應(yīng)用存在其它配置的 可能性，則是有利的。另一方面，可以直接在系統(tǒng)狀態(tài)(比較模式/性 能模式)轉(zhuǎn)變時(shí)自動(dòng)地通過(guò)模式信號(hào)1000來(lái)切換Cache。根據(jù)模式或配置信號(hào)來(lái)切換端口的這種可能性在圖9中被擴(kuò)展為多端口Cache290。在此，331、 332..... 337是端口 ，所述端口借助于該模式或配置信號(hào)來(lái)控制不同的部分RAM區(qū)域281、 282、…、288的接 通。這種控制通過(guò)相應(yīng)地在端口中所產(chǎn)生的選擇信號(hào)得以保證，其中 所述選擇信號(hào)包含在信號(hào)291、 292..... 297中。如果存在多重聯(lián)合Cache，則在圖10中示出另 一實(shí)施方案，其中從每個(gè)部分存儲(chǔ)器281、 282..... 288中與標(biāo)識(shí)和控制位一起回讀數(shù)據(jù)。然后在比較裝置2811、 2812、…、2817、 2821、 2822、…、2827、…、 2881、 2882、…、2887中檢驗(yàn)有效性并據(jù)此將數(shù)據(jù)與有效性信號(hào)一起 轉(zhuǎn)發(fā)到信號(hào)2910、 2920、…、2970上。在此可選地與圖9中已經(jīng)示出和 描述的完全相同地能夠利用模式或配置信號(hào)切換。在端口3310、 3320、…、3370中對(duì)有效性信號(hào)和必要時(shí)模式和配置信號(hào)1000進(jìn)行分 析并將相應(yīng)的有效數(shù)據(jù)與Cache命中信號(hào)或Cache未命中信號(hào)一起轉(zhuǎn)發(fā)給信號(hào)2610、 2620..... 2670。代替RAM存儲(chǔ)器，本發(fā)明的布置也可以采用諸如MRAM、FERAM 等其它存儲(chǔ)器技術(shù)來(lái)示出。
權(quán)利要求
1.用于在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/或指令的至少一個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)和/或指令的設(shè)備，其特征在于，在所述設(shè)備中含有第二存儲(chǔ)器或存儲(chǔ)器區(qū)域，其中所述設(shè)備被構(gòu)造為Cache存儲(chǔ)器系統(tǒng)并配備有至少兩個(gè)分開的端口，至少兩個(gè)處理單元通過(guò)這些端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的相同的或不同的存儲(chǔ)器單元進(jìn)行存取，其中來(lái)自第一存儲(chǔ)器系統(tǒng)的數(shù)據(jù)和/或指令以塊的方式被緩存。
2. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置如 此被設(shè)計(jì)，使得通過(guò)所述至少兩個(gè)端口同時(shí)對(duì)存儲(chǔ)器單元進(jìn)行讀存取。
3. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置如 此被設(shè)計(jì)，使得通過(guò)所述至少兩個(gè)端口同時(shí)對(duì)兩個(gè)不同的存儲(chǔ)器單元 進(jìn)行讀存取。
4. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，利用所述裝 置在通過(guò)所述至少兩個(gè)端口同時(shí)對(duì)相同的或?qū)蓚€(gè)不同的存儲(chǔ)器單元 進(jìn)行讀存取時(shí)， 一個(gè)端口在存取中被延遲直至另一端口已結(jié)束存取為 止。
5. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，利用所述裝 置可以對(duì)所述至少兩個(gè)端口上的存取地址進(jìn)行比較。
6. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置識(shí) 別通過(guò)第一端口對(duì)存儲(chǔ)器單元或存儲(chǔ)器區(qū)域的寫存取，并且將通過(guò)第 二端口對(duì)所述存儲(chǔ)器單元和/或所述存儲(chǔ)器區(qū)域的寫和/或讀存取阻礙 或延遲直至通過(guò)所述第一端口的寫存取結(jié)束為止。
7. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置在 通過(guò)至少一個(gè)端口讀存取時(shí)檢驗(yàn)，所希望的數(shù)據(jù)是否存在于所述第二 存儲(chǔ)器或存儲(chǔ)器區(qū)域中。
8. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，用以對(duì)所述 第一存儲(chǔ)器或存儲(chǔ)器區(qū)域進(jìn)行編址，并且如果通過(guò)第一端口所請(qǐng)求的 數(shù)據(jù)不存在于第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中，則將存儲(chǔ)器內(nèi)容以塊的方 式從所述第一存儲(chǔ)器或存儲(chǔ)器區(qū)域傳輸?shù)剿龅诙鎯?chǔ)器或存儲(chǔ)器區(qū) 域中。
9. 如權(quán)利要求8所述的設(shè)備，其特征在于，存在地址比較器，該地址比較器確定，應(yīng)該通過(guò)第二端口對(duì)由第一處理單元通過(guò)所述笫一端 口所請(qǐng)求的存儲(chǔ)器塊中的至少一個(gè)存儲(chǔ)器單元進(jìn)行存取。
10. 如權(quán)利要求9所述的設(shè)備，其特征在于，存在裝置，所述裝置 只有在所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中的數(shù)據(jù)被更新時(shí)才可以實(shí)現(xiàn)對(duì) 存儲(chǔ)器單元的存取。
11. 如權(quán)利要求l所述的設(shè)備，其特征在于，所述第二存儲(chǔ)器或存 儲(chǔ)器區(qū)域被劃分成至少兩個(gè)可相互獨(dú)立地被讀或?qū)懙牡刂穮^(qū)域。
12. 如權(quán)利要求ll所述的設(shè)備，其特征在于，存在地址解碼器，所 述地址解碼器產(chǎn)生選擇信號(hào)，所述選擇信號(hào)在通過(guò)多個(gè)端口對(duì)一個(gè)地 址區(qū)域同時(shí)存取時(shí)僅允許一個(gè)端口存取并且特別是通過(guò)等待信號(hào)來(lái)禁 止或延遲至少一個(gè)其它端口的存取。
13. 如權(quán)利要求12所述的設(shè)備，其特征在于，設(shè)有多于兩個(gè)的端口， 其中存在選擇裝置并且通過(guò)所述選擇裝置以多級(jí)的方式對(duì)相互獨(dú)立的 地址區(qū)域進(jìn)行存取，并且為此通過(guò)這些級(jí)轉(zhuǎn)發(fā)選擇信號(hào)。
14. 如權(quán)利要求ll、 12或13所述的設(shè)備，其特征在于，存在至少一 個(gè)模式信號(hào)，該模式信號(hào)對(duì)不同端口的存取可能性進(jìn)行切換。
15. 如權(quán)利要求ll、 12或13所述的設(shè)備，其特征在于，存在至少一 個(gè)配置信號(hào)，該配置信號(hào)對(duì)不同端口的存取可能性進(jìn)行切換。
16. 如權(quán)利要求ll、 12或13所述的設(shè)備，其特征在于，借助于n個(gè) 不同的地址區(qū)域?qū)崿F(xiàn)n重聯(lián)合的Cache。
17. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置 在對(duì)所述第二存儲(chǔ)器的存儲(chǔ)器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存取時(shí)將待寫 的數(shù)據(jù)同時(shí)寫入所述第一存儲(chǔ)器或存儲(chǔ)器區(qū)域中。
18. 如權(quán)利要求l所述的設(shè)備，其特征在于，存在裝置，所述裝置 在對(duì)所述第二存儲(chǔ)器的存儲(chǔ)器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存取時(shí)將待寫 的數(shù)據(jù)以延遲的方式寫入所述第一存儲(chǔ)器或存儲(chǔ)器區(qū)域中。
19. 用于在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/或指令的至少一 個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)和/或指令的方 法，其特征在于，在設(shè)備中含有第二存儲(chǔ)器或存儲(chǔ)器區(qū)域，其中所述 設(shè)備被構(gòu)造為Cache存儲(chǔ)器系統(tǒng)并配備有至少兩個(gè)分開的端口 ，并且至 少兩個(gè)處理單元通過(guò)這些端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的相同的或 不同的存儲(chǔ)器單元進(jìn)行存取，其中來(lái)自所述第一存儲(chǔ)器系統(tǒng)的數(shù)據(jù)和/或指令以塊的方式被緩存。
20. 如權(quán)利要求19所述的方法，其特征在于，為了所述第二存儲(chǔ)器 或存儲(chǔ)器區(qū)域讀數(shù)據(jù)和/或?yàn)榱藢?shù)據(jù)寫入所述第二存儲(chǔ)器或存儲(chǔ)器區(qū) 域中，處理單元通過(guò)所述兩個(gè)端口對(duì)所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的 相同的或不同的存儲(chǔ)器單元進(jìn)行并行存取，并同時(shí)通過(guò)兩個(gè)端口對(duì)相 同的存儲(chǔ)器單元進(jìn)行讀。
21. 如權(quán)利要求19或20所述的方法，其特征在于，對(duì)施加在所述兩 個(gè)端口上的地址進(jìn)行比較。
22. 如權(quán)利要求19或20所述的方法，其特征在于，識(shí)別通過(guò)第一端 口對(duì)所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域和/或所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域 的存儲(chǔ)器單元的寫存取，并且將通過(guò)第二端口對(duì)所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的寫和讀存取阻礙和/或延遲直至通過(guò)所述第一端口的寫存取 結(jié)束為止。
23. 如權(quán)利要求19或20所述的方法，其特征在于，在通過(guò)至少一個(gè) 端口讀存取時(shí)檢驗(yàn)，所希望的數(shù)據(jù)和/或指令是否存在于所述第二存儲(chǔ) 器或存儲(chǔ)器區(qū)域中。
24. 如權(quán)利要求23所述的方法，其特征在于，借助于地址信息進(jìn)行 檢驗(yàn)。
25. 如權(quán)利要求23所述的方法，其特征在于，在通過(guò)第一端口所請(qǐng) 求的數(shù)據(jù)不存在于第二存儲(chǔ)器或存儲(chǔ)器區(qū)域中的情況下，促使相應(yīng)的 存儲(chǔ)器塊從第一存儲(chǔ)器裝置傳輸?shù)剿龅诙鎯?chǔ)器或存儲(chǔ)器區(qū)域中。
26. 如權(quán)利要求23所述的方法，其特征在于， 一旦所請(qǐng)求的存儲(chǔ)器 塊被傳輸?shù)剿龅诙鎯?chǔ)器或存儲(chǔ)器區(qū)域中，關(guān)于數(shù)據(jù)和/或指令的存 在的所有信息就被更新。
27. 如權(quán)利要求23所述的方法，其特征在于，地址比較器確定，第 二處理單元要對(duì)由笫一處理單元所請(qǐng)求的存儲(chǔ)器塊中的至少一個(gè)存儲(chǔ) 器單元進(jìn)行存取。
28. 如權(quán)利要求27所述的方法，其特征在于，只有在關(guān)于數(shù)據(jù)和/ 或指令的存在的相關(guān)信息已被更新時(shí)，才能夠?qū)崿F(xiàn)對(duì)所述存儲(chǔ)器單元 的存取。
29. 如權(quán)利要求19或20所述的方法，其特征在于，所述第二存儲(chǔ)器 或存儲(chǔ)器區(qū)域被劃分成至少兩個(gè)地址區(qū)域，并且所述至少兩個(gè)地址區(qū)域可以通過(guò)所述第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的至少兩個(gè)端口相互獨(dú)立地 被讀或?qū)?，其中每個(gè)端口都可以對(duì)每個(gè)地址區(qū)域存取。
30. 如權(quán)利要求29所述的方法，其特征在于，對(duì)地址區(qū)域的同時(shí)存 取被限制于恰好一個(gè)端口，在所述第一端口的存取期間，通過(guò)其它端 口對(duì)該地址區(qū)域的所有其它存取請(qǐng)求特別是通過(guò)等待信號(hào)被禁止或延 遲。
31. 如權(quán)利要求19或20所述的方法，其特征在于，在對(duì)所述第二存 儲(chǔ)器的存儲(chǔ)器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存取時(shí)，待寫的數(shù)據(jù)被同時(shí)寫 入所述第一存儲(chǔ)器或存儲(chǔ)器區(qū)域中。
32. 如權(quán)利要求19或20所述的方法，其特征在于，在對(duì)所述第二 存儲(chǔ)器的存儲(chǔ)器單元或存儲(chǔ)器區(qū)域進(jìn)行寫存時(shí)，待寫的數(shù)據(jù)以延遲的 方式被寫入所述第一存儲(chǔ)器或存儲(chǔ)器區(qū)域中。
全文摘要
用于在具有至少兩個(gè)處理單元和用于數(shù)據(jù)和/或指令的至少一個(gè)第一存儲(chǔ)器或存儲(chǔ)器區(qū)域的計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)和/或指令的設(shè)備和方法，其特征在于，在所述設(shè)備中含有第二存儲(chǔ)器或存儲(chǔ)器區(qū)域，其中所述設(shè)備被構(gòu)造為Cache存儲(chǔ)器系統(tǒng)并配備有至少兩個(gè)分開的端口，并且至少兩個(gè)處理單元通過(guò)所述端口對(duì)第二存儲(chǔ)器或存儲(chǔ)器區(qū)域的相同的或不同的存儲(chǔ)器單元進(jìn)行存取，其中來(lái)自第一存儲(chǔ)器系統(tǒng)的數(shù)據(jù)和/或指令以塊的方式被緩存。
文檔編號(hào)G06F12/08GK101243416SQ200680029539
公開日2008年8月13日 申請(qǐng)日期2006年7月25日 優(yōu)先權(quán)日2005年8月8日
發(fā)明者B·米勒, E·博爾, R·格默利克, R·韋伯爾, Y·科拉尼 申請(qǐng)人:羅伯特·博世有限公司