專利名稱：直接存儲器存取控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通過DMA(直接存儲器存取)系統(tǒng)在存儲器和外圍設(shè)備之間進(jìn)行數(shù)據(jù)傳送的DMA控制器。
背景技術(shù)：
為了加速存儲器和外圍設(shè)備之間的數(shù)據(jù)傳送，將DMA控制器用作在存儲器和外圍設(shè)備之間進(jìn)行數(shù)據(jù)傳送的專用硬件。圖2至7說明了相關(guān)技術(shù)中的DMA控制器。圖2和3說明了矩形塊傳送中來自非連續(xù)存儲區(qū)域的DMA傳送。圖4示出了用于說明在環(huán)形緩沖區(qū)上的數(shù)據(jù)傳送的地址空間。圖5示出了用于說明在環(huán)形緩沖區(qū)上的數(shù)據(jù)傳送的地址空間。圖6是顯示相關(guān)技術(shù)的DMA控制器中的地址生成器電路的結(jié)構(gòu)示例的方框圖。圖7是顯示使用DMA控制器(DMAC)的通用系統(tǒng)LSI示例的方框圖。
在圖7中，CPU 701和DMAC 702作為總線主控器連接到高速總線711。ROM 703、RAM 704、SDRAM 706、以及總線橋接器705作為總線從控器連接到高速總線711?？偩€橋接器705位于高速總線711和低速總線712之間。串行裝置707、存儲介質(zhì)裝置708以及USB裝置709連接到低速總線712。
在圖6中，地址生成器電路601在DAMC 702中執(zhí)行環(huán)形緩沖區(qū)傳送和矩形塊傳送。
下面來說明矩形塊傳送的操作。在圖像數(shù)據(jù)存儲在圖7的SDRAM 706上的情形中，用戶可能會希望通過DMA傳送方式將部分的圖像數(shù)據(jù)而不是整個圖像輸入到RAM 704，以進(jìn)行處理。上述圖像例如是蜂窩電話的待機(jī)屏幕或者是作為屏幕一部分的天線的圖像(指示待機(jī)狀態(tài))。在如上所述傳送部分圖像數(shù)據(jù)的情形中，使用矩形塊傳送。
在圖2和圖3所示的矩形塊傳送的來自非連續(xù)存儲器區(qū)的DMA傳送中，圖3示出了圖像區(qū)域301和作為圖像區(qū)域301的一部分的矩形區(qū)域302之間的關(guān)系，而圖2則示出了在地址空間中的矩形區(qū)域302的結(jié)構(gòu)。
為了傳送圖3中的矩形區(qū)域302，對于需要DMA傳送的數(shù)據(jù)長度為L1的區(qū)域(連續(xù)區(qū)域)進(jìn)行DMA傳送，而對于不需要DMA傳送的數(shù)據(jù)長度為L2的區(qū)域(非連續(xù)區(qū)域)不進(jìn)行DAM傳送。參考圖2中的地址空間，對諸如從地址201到地址202、從地址203到地址204、以及從地址205到地址206的區(qū)域這些區(qū)域進(jìn)行傳送，以便傳送矩形區(qū)域302。
也就是說，一旦傳送了具有從起始地址201到地址202的數(shù)據(jù)長度為L1的數(shù)據(jù)，不需要對數(shù)據(jù)長度為L2的區(qū)域進(jìn)行傳送，從而傳送地址從地址202跳到地址203。相似的，傳送具有從地址203到地址204的數(shù)據(jù)長度為L1的數(shù)據(jù)，然后傳送地址從地址204跳到地址205。這樣就執(zhí)行了一個矩形區(qū)域的傳送。
下面將描述上面提到的在地址生成電路601中生成矩形地址的操作。從CPU 701到DMAC 702的寄存器設(shè)置設(shè)定了DMA傳送參數(shù)。在這個操作中，在寄存器602中設(shè)定起始地址，在寄存器606中設(shè)定連續(xù)區(qū)域的DMA傳送數(shù)量，以及在寄存器605中設(shè)定非連續(xù)區(qū)域的地址增量。
接著，DMA傳送開始。通過多路轉(zhuǎn)接器610選擇在其中設(shè)定有起始地址的寄存器602的值，并將該值設(shè)定給保留傳送地址輸出的寄存器611，以及將該值設(shè)定給被提供用來內(nèi)部定位傳送地址的寄存器603。
然后，通過加法器609對保留地址增量的寄存器604的值和保留由多路轉(zhuǎn)接器608選擇的傳送地址的寄存器603的值進(jìn)行求和。通過多路轉(zhuǎn)接器610選擇結(jié)果值，并將其再次提供給寄存器611和寄存器603。
在普通的地址逐一的遞增的情形中，地址增量是1；在32位總線的每八位為單位分配地址的情形中，增量為4。假定當(dāng)前的傳送地址為ADC，下一個傳送地址為ADN以及增量為AI，則表達(dá)式為ADN＝ADC+AI。
在DMA傳送開始時，將在其中設(shè)置有DMA傳送數(shù)量的寄存器606的值載入到計(jì)數(shù)器607中，并且每個DMA周期計(jì)數(shù)器607進(jìn)行遞減。計(jì)數(shù)器607中下溢的發(fā)生標(biāo)志著DMA傳送的結(jié)束。在這個操作中，多路轉(zhuǎn)接器608選擇加法器615的輸出，以便增加非連續(xù)區(qū)域的地址增量，并且再次將寄存器606的值載入計(jì)數(shù)器607。
加法器615對在其中設(shè)置有非連續(xù)區(qū)域的地址增量的寄存器605和在其中保留有當(dāng)前傳送地址的寄存器603進(jìn)行求和。假定非連續(xù)區(qū)域的地址增量為ADR，那么通過表達(dá)式ADN＝ADC+ADR+AI給出下一個傳送地址ADN。
在這種情況下，對ADR和AI求和，因?yàn)檫B續(xù)區(qū)域中的最后地址比非連續(xù)區(qū)域的第一地址要小AI，并且把非連續(xù)區(qū)域的地址增量加到連續(xù)區(qū)域的最終地址上，以得出非連續(xù)區(qū)域的最終地址。
這樣，通過切換多路轉(zhuǎn)接器608的選擇以跳轉(zhuǎn)到下一個連續(xù)區(qū)域的起始地址，來執(zhí)行圖3所示的矩形區(qū)域的DMA傳送。
下面說明環(huán)形緩沖區(qū)的操作。來自串行裝置707或USB裝置709的數(shù)據(jù)存儲在諸如串行裝置707或USB裝置709內(nèi)部的FIFO這樣的存儲器中，并由DMAC 702傳送到RAM 704或SDRAM 706中。在順序地接收這樣的連續(xù)數(shù)據(jù)的情形中，可以將RAM 704中的某個區(qū)域設(shè)定為環(huán)形緩沖區(qū)。
在圖4和5所示的用于說明環(huán)形緩沖區(qū)中的數(shù)據(jù)傳送的地址空間中，數(shù)字401表示環(huán)形緩沖區(qū)的起始地址，數(shù)字402表示環(huán)形緩沖區(qū)的結(jié)束地址。
從USB裝置709接收到的數(shù)據(jù)從起始地址401起順序地存儲。一旦到達(dá)了地址402，傳送地址就返回到地址401。相似的，如果從環(huán)形緩沖區(qū)讀出數(shù)據(jù)，則從起始地址401處起順序地讀取數(shù)據(jù)，一旦到達(dá)了地址402，則傳送地址返回到地址401。
在這里，WP是DMA控制器將數(shù)據(jù)寫入存儲器的傳送地址，而RP則是DMA控制器從存儲器中讀取數(shù)據(jù)的傳送地址。WP和RP同步地工作。在圖4中，區(qū)域M1是寫入和讀出數(shù)據(jù)的區(qū)域，區(qū)域M2是已經(jīng)在其中寫入數(shù)據(jù)但仍需等待被讀出的區(qū)域，區(qū)域M3是還沒有在其中寫入數(shù)據(jù)的區(qū)域。
圖5示出了從圖4中的狀態(tài)經(jīng)過了預(yù)定的時間并且WP已經(jīng)在402返回的狀態(tài)。在區(qū)域M4中，第二次寫入已經(jīng)完成并且已經(jīng)進(jìn)行了第一次讀取，但是還沒有讀取第二次寫入的數(shù)據(jù)。區(qū)域M5是數(shù)據(jù)已經(jīng)寫入一次和已經(jīng)讀出一次的區(qū)域。區(qū)域M6是數(shù)據(jù)已經(jīng)寫入一次和正在等待第一次讀出的區(qū)域。
為了對環(huán)形緩沖區(qū)進(jìn)行數(shù)據(jù)傳送，相關(guān)技術(shù)的DMA控制器包括用于指定環(huán)形緩沖區(qū)的起始地址的寄存器612、用于指定環(huán)形緩沖區(qū)的結(jié)束地址的寄存器613、用于將保留當(dāng)前傳送地址的寄存器603與寄存器613進(jìn)行比較的比較器，其中，多路轉(zhuǎn)接器610選擇保留環(huán)形緩沖區(qū)的起始地址的寄存器612。(參考例如日本專利公開第4458/1994號)。
在相關(guān)技術(shù)的方法中，為了對環(huán)形緩沖區(qū)進(jìn)行DMA傳送，必需增加專用于環(huán)形緩沖區(qū)的電路，例如用于環(huán)形緩沖區(qū)的起始地址寄存器和結(jié)束地址寄存器以及比較器。
通用DMA控制器必須經(jīng)常支持諸如前面提到的矩形區(qū)域的非連續(xù)區(qū)域的傳送。為了支持所有對這樣的通用DMA控制器的輔助特征的需求，所需電路如圖6中所示的那樣復(fù)雜，因而導(dǎo)致較大的電路規(guī)模。如果提供多個外圍設(shè)備和多個通道來執(zhí)行DMA傳送，這個問題尤其突出。

發(fā)明內(nèi)容
本發(fā)明解決相關(guān)技術(shù)中的問題，旨在提供一種在同一個電路中執(zhí)行矩形塊傳送和環(huán)形緩沖區(qū)傳送的DMA控制器，以便對環(huán)形緩沖區(qū)執(zhí)行DMA傳送，從而消除了對專用于環(huán)形緩沖區(qū)的附加電路的需求，并且縮減了電路的規(guī)模。
本發(fā)明的第一方面提供了一種生成環(huán)形緩沖區(qū)地址的DMA控制器，該DMA控制器包括用于設(shè)定環(huán)形緩沖區(qū)的起始地址的第一寄存器、用于設(shè)定從環(huán)形緩沖區(qū)的起始地址到結(jié)束地址的DMA傳送數(shù)量的第二寄存器、以及用于設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值的第三寄存器。
對于這種結(jié)構(gòu)，通過使用通用的第一至第三寄存器電路來執(zhí)行DMA傳送。這消除了對專用于環(huán)形緩沖區(qū)的附加電路的需求，從而縮減了電路的規(guī)模。
本發(fā)明的第二個方面提供了根據(jù)第一方面的DMA控制器，其中，在包含在一個區(qū)域中的矩形區(qū)域的DMA傳送中，第二寄存器被用作為用于設(shè)定在包括矩形區(qū)域的連續(xù)區(qū)域中的DMA傳送數(shù)量的寄存器。
對于這種結(jié)構(gòu)，在涉及用于設(shè)定從環(huán)形緩沖區(qū)的起始地址到結(jié)束地址的DMA傳送數(shù)量的第二寄存器的同一個電路里，執(zhí)行矩形塊傳送和環(huán)形緩沖區(qū)傳送。這縮減了電路的規(guī)模。
本發(fā)明的第三方面提供了根據(jù)第一或第二方面的DMA控制器，其中，在包含在一個區(qū)域中的矩形區(qū)域的DMA傳送中，第三寄存器被用作為用于設(shè)定非連續(xù)區(qū)域的地址增量的寄存器。
對于這種結(jié)構(gòu)，在涉及用于設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值的第三寄存器的同一個電路里，執(zhí)行矩形塊傳送和環(huán)形緩沖區(qū)傳送。這縮減了電路的規(guī)模。
本發(fā)明的第四方面提供了根據(jù)第一至第三方面中的任一方面的DMA控制器，該DMA控制器包括第四寄存器，用于保留當(dāng)前傳送地址；計(jì)數(shù)器，用于對設(shè)定給第二寄存器的DMA傳送數(shù)量進(jìn)行計(jì)數(shù)；以及加法器，當(dāng)所述計(jì)數(shù)器已經(jīng)完成對設(shè)定給第二寄存器的DMA傳送數(shù)量進(jìn)行計(jì)數(shù)時，該加法器對第三寄存器的值和第四寄存器的值進(jìn)行求和。
對于這種結(jié)構(gòu)，通過使用通用的第一至第四寄存器電路以及用于對DMA傳送數(shù)量進(jìn)行計(jì)數(shù)的計(jì)數(shù)器的電路結(jié)構(gòu)，在同一個電路中執(zhí)行對于環(huán)形緩沖區(qū)的DMA傳送和矩形區(qū)域的DMA傳送。這消除了對專用于環(huán)形緩沖區(qū)域的附加電路的需求，從而縮減了電路的規(guī)模。
本發(fā)明的第五方面提供了一種用于對環(huán)形緩沖區(qū)進(jìn)行DMA傳送的程序，其中，在環(huán)形緩沖區(qū)傳送的情形中，該程序使計(jì)算機(jī)用作向第一寄存器設(shè)定環(huán)形緩沖區(qū)的起始地址的裝置，用作向第二寄存器設(shè)定從環(huán)形緩沖區(qū)的起始地址到結(jié)束地址的DMA傳送數(shù)量的裝置，用作向第三寄存器設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值的裝置；并且在矩形塊傳送的情形中，所述程序使計(jì)算機(jī)用作向第一寄存器設(shè)定傳送起始處的起始地址的裝置，用作向第二寄存器設(shè)定在包括矩形區(qū)域的連續(xù)區(qū)域中的DMA傳送數(shù)量的裝置，以及用作向第三寄存器設(shè)定非連續(xù)區(qū)域的地址增量的裝置。


圖1是顯示根據(jù)本發(fā)明實(shí)施例的DMA控制器中的地址生成器電路的結(jié)構(gòu)的方框圖；圖2示出了在地址空間中的矩形區(qū)域的結(jié)構(gòu)；圖3示出了在矩形塊傳送中連續(xù)區(qū)域和非連續(xù)區(qū)域的關(guān)系；圖4示出了用來說明環(huán)形緩沖區(qū)的數(shù)據(jù)傳送的地址空間；圖5示出了用來說明環(huán)形緩沖區(qū)的數(shù)據(jù)傳送的地址空間；圖6是顯示相關(guān)技術(shù)的DMA控制器中的地址生成器電路結(jié)構(gòu)的示例的方框圖；圖7是顯示使用DMA控制器的通用系統(tǒng)LSI的示例的方框圖。
具體實(shí)施例方式
參考附圖來說明本發(fā)明的實(shí)施例。圖1是顯示根據(jù)本發(fā)明實(shí)施例的DMA控制器中的地址生成器電路的結(jié)構(gòu)的方框圖。
在圖1中，地址生成器電路101包括DMA控制寄存器102、105、106，用于保留DMA傳送地址的寄存器111，內(nèi)部控制寄存器103、104，計(jì)數(shù)器107，多路轉(zhuǎn)接器108、110，以及加法器109。
下面來說明向環(huán)形緩沖區(qū)進(jìn)行傳送的操作。寄存器102設(shè)定環(huán)形緩沖區(qū)的起始地址。寄存器106設(shè)定從環(huán)形緩沖區(qū)起始地址到結(jié)束地址的傳送數(shù)量。寄存器105通過使用二的補(bǔ)碼來設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值。
在DMA傳送開始之前，執(zhí)行控制程序以便對每一個寄存器設(shè)定一個用于執(zhí)行預(yù)期的DMA數(shù)據(jù)傳送的值。在DMA傳送剛開始之后，多路轉(zhuǎn)接器110將寄存器102的值傳送到寄存器111和寄存器103。寄存器111的值作為環(huán)形緩沖區(qū)的起始地址從DMA控制器中輸出。
其后，多路轉(zhuǎn)接器110選擇來自加法器109的輸出。多路轉(zhuǎn)接器108通常選擇用于保留每個DMA傳送周期的地址增量的寄存器104。將寄存器104的值和用于保留當(dāng)前傳送地址的寄存器103的值輸入到加法器109，從而將寄存器103的值和寄存器104的值的和設(shè)定給寄存器111。
這順序地增加在環(huán)形緩沖區(qū)的傳送區(qū)域中的地址。在傳送開始的同時，將用來保留環(huán)形緩沖區(qū)大小信息的寄存器106的值載入到計(jì)數(shù)器107中，并且計(jì)數(shù)器107在每個DMA傳送周期進(jìn)行遞減。
當(dāng)DMA傳送地址到達(dá)環(huán)形緩沖區(qū)的結(jié)束地址時，計(jì)數(shù)器107下溢。當(dāng)計(jì)數(shù)器107下溢時，多路轉(zhuǎn)接器108選擇寄存器105。這使得加法器109對寄存器103的值和寄存器105的值進(jìn)行求和。
通過使用二的補(bǔ)碼而將環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值設(shè)定給寄存器105。從寄存器103的值中減去該差值。將環(huán)形緩沖區(qū)的起始地址設(shè)定給寄存器111和103。
假設(shè)保留在寄存器103中的當(dāng)前傳送地址為ADC，下一個傳送地址為ADN，環(huán)形緩沖區(qū)的結(jié)束地址為ARE以及環(huán)形緩沖區(qū)的起始地址為ARS，因?yàn)閷RS-ARE設(shè)定給寄存器105，從而可以得到計(jì)數(shù)器107發(fā)生下溢時的地址計(jì)算表達(dá)式ADN＝ADC+(ARS-ARE)。
在計(jì)數(shù)器107發(fā)生下溢的時候，ADC等于環(huán)形緩沖區(qū)的結(jié)束地址ARE，因而ADN＝ARS。下一個傳送地址是環(huán)形緩沖區(qū)的起始地址。通過重復(fù)以上操作，在圖1中的電路結(jié)構(gòu)中實(shí)現(xiàn)向環(huán)形緩沖區(qū)的數(shù)據(jù)傳送。
為了對矩形區(qū)域進(jìn)行傳送，將向寄存器102設(shè)定開始DMA傳送的起始地址，向寄存器106設(shè)定連續(xù)區(qū)域的DMA傳送的數(shù)量，向寄存器105設(shè)定非連續(xù)區(qū)域的地址增量。
所述操作與上面提到的環(huán)形緩沖區(qū)的操作是一樣的。當(dāng)在計(jì)數(shù)器107中發(fā)生下溢時，向由多路轉(zhuǎn)接器108選擇的寄存器105設(shè)定地址增量。假定非連續(xù)區(qū)域的地址增量為ADR，下一個傳送地址為ADN，以及典型的傳送地址增量為AI，則表達(dá)式ADN＝ADC+ADR+AI成立。
在相關(guān)的技術(shù)中，使用兩個加法器來執(zhí)行這個操作。例如，當(dāng)在32位總線的每8位分配地址執(zhí)行基于32位的DMA傳送的情形中，典型的地址增量為4。在這種情況下，不需要操作ADN＝ADC+ADR+AI。
在一個單獨(dú)的加法器上使用兩種方法來執(zhí)行這個操作。一種是向用于設(shè)定非連續(xù)區(qū)域的地址增量的寄存器105中設(shè)定ADR+4而不是ADR。另外一種是控制加法器再加4。
對于后者，例如在其中每32位分配傳送地址的基于32位的DMA傳送中，地址的最低兩位是0，因此可以把地址的最低兩位固定為1以增加3。進(jìn)一步的，進(jìn)行進(jìn)位操作以提供ADN＝ADC+ADR+3+1(進(jìn)位操作)。
注意，在加法器電路的控制固定的情況中，這個操作對之前提到的環(huán)形緩沖區(qū)仍然有效。因而，需要向寄存器5中設(shè)定ARS-(ARE+4)，以設(shè)定環(huán)形緩沖區(qū)的起始地址和結(jié)束地址之間的差值。
如上所述，根據(jù)本發(fā)明，通過使用寄存器的通用計(jì)數(shù)器和用于計(jì)數(shù)DMA傳送次數(shù)的計(jì)數(shù)器，可以在同一電路中執(zhí)行向環(huán)形緩沖器的DMA傳送以及矩形區(qū)域的DMA傳送。這消除了對專用于環(huán)形緩沖區(qū)的附加電路的需求，從而減小了電路規(guī)模。
權(quán)利要求
1.一種生成環(huán)形緩沖區(qū)地址的DMA控制器，包括設(shè)定環(huán)形緩沖區(qū)的起始地址的第一寄存器，設(shè)定從環(huán)形緩沖區(qū)的起始地址到結(jié)束地址的DMA傳送數(shù)量的第二寄存器，以及設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值的第三寄存器。
2.根據(jù)權(quán)利要求1所述的DMA控制器，其中在包含在一個區(qū)域的矩形區(qū)域的DMA傳送中，第二寄存器被用作設(shè)定在包括矩形區(qū)域的連續(xù)區(qū)域中的DMA傳送數(shù)量的寄存器。
3.根據(jù)權(quán)利要求1或2所述的DMA控制器，其中在包含在一個區(qū)域的矩形區(qū)域中的DMA傳送中，第三寄存器被用作設(shè)定非連續(xù)區(qū)域的地址增量的寄存器。
4.根據(jù)權(quán)利要求1至3中任一個所述的DMA控制器，進(jìn)一步包括第四寄存器，其保留當(dāng)前傳送地址，計(jì)數(shù)器，其對設(shè)定給第二寄存器的DMA傳送數(shù)量進(jìn)行計(jì)數(shù)，以及加法器，當(dāng)所述計(jì)數(shù)器已經(jīng)完成對設(shè)定給第二寄存器的DMA傳送數(shù)量進(jìn)行計(jì)數(shù)時，該加法器對第三寄存器的值和第四寄存器的值進(jìn)行求和。
5.一種用于對環(huán)形緩沖區(qū)進(jìn)行DMA傳送的程序，其中，在環(huán)形緩沖區(qū)傳送的情形中，該程序使計(jì)算機(jī)用作向第一寄存器設(shè)定環(huán)形緩沖區(qū)的起始地址的裝置，用作向第二寄存器設(shè)定從環(huán)形緩沖區(qū)的起始地址到結(jié)束地址的DMA傳送數(shù)量的裝置，用作向第三寄存器設(shè)定環(huán)形緩沖區(qū)的結(jié)束地址和起始地址之間的差值的裝置，并且在矩形塊傳送的情形中，所述程序使計(jì)算機(jī)用作向第一寄存器設(shè)定傳送起始處的起始地址的裝置，用作向第二寄存器設(shè)定在包括矩形區(qū)域的連續(xù)區(qū)域中的DMA傳送數(shù)量的裝置，以及用作向第三寄存器設(shè)定非連續(xù)區(qū)域的地址增量的裝置。
全文摘要
通過在同一電路中執(zhí)行矩形塊傳送和環(huán)形緩沖區(qū)傳送來縮減電路規(guī)模。發(fā)明的DMA控制器包括設(shè)定環(huán)形緩沖區(qū)的起始地址的寄存器、設(shè)定當(dāng)前傳送地址的寄存器、設(shè)定從起始地址到結(jié)束地址的DMA傳送數(shù)量的寄存器、設(shè)定結(jié)束地址和起始地址間的差值的寄存器、以及對設(shè)定給用來設(shè)定從起始地址到結(jié)束地址的DMA傳送數(shù)量的寄存器的DMA傳送數(shù)量進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。在矩形區(qū)域的DMA傳送中，將連續(xù)區(qū)域中的DMA傳送數(shù)量設(shè)定給用于設(shè)定從起始地址到結(jié)束地址的DMA傳送數(shù)量的寄存器，將非連續(xù)區(qū)域的地址增量設(shè)定給用于設(shè)定結(jié)束地址和起始地址之間的差值的寄存器。在計(jì)數(shù)器107的計(jì)數(shù)結(jié)束時，將寄存器103的值和寄存器105的值求和以得到下一個地址。
文檔編號G06F13/20GK1570896SQ20041007142
公開日2005年1月26日 申請日期2004年3月20日 優(yōu)先權(quán)日2003年3月20日
發(fā)明者山岸司郎 申請人:松下電器產(chǎn)業(yè)株式會社