專利名稱：控制芯片組與其間的數(shù)據(jù)事務(wù)方法
本案是申請(qǐng)日為1999年12月28日申請(qǐng)?zhí)枮?9125637.9的發(fā)明名稱為“控制芯片組與其間的數(shù)據(jù)事務(wù)方法”的分案申請(qǐng)。
本發(fā)明涉及一種芯片組，特別涉及一種計(jì)算機(jī)系統(tǒng)中的控制芯片組、控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)方法及控制芯片組內(nèi)芯片間總線的判優(yōu)方法。


圖1所繪示的便是在計(jì)算機(jī)結(jié)構(gòu)中使用PCI系統(tǒng)的一種結(jié)構(gòu)。中央處理器10經(jīng)由主橋接器(host bridge)12耦接到PCI總線14。PCI總線14則可以耦接多個(gè)PCI相容的周邊裝置的主控器(master)，其可以如圖所示的圖形界面(graphic adapter)16a、擴(kuò)充總線橋接器(expansion busbridge)16b、網(wǎng)路界面(LAN adapter)16c與小型計(jì)算機(jī)系統(tǒng)主總線界面(SCSI host bus adapter)16d等等。每一主控器均可以送出要求信號(hào)(request，REQ)要求使用PCI總線14，而主橋接器12中的判優(yōu)器(arbiter)則可送出同意信號(hào)(grant，GNT)給主控器，同意其使用PCI總線14。
PCI相容裝置(如主控器或計(jì)算機(jī)芯片組中的北橋)之間的數(shù)據(jù)傳送主要由下列的界面控制信號(hào)所控制。周期幀(cycle frame，F(xiàn)RAME)是由起始器(其可以是主控器或北橋)所送出，用以指示一存取操作的開始與持續(xù)期間。FRAME信號(hào)送出時(shí)，表示通過PCI總線的數(shù)據(jù)事務(wù)(transaction)開始進(jìn)行，當(dāng)FRAME信號(hào)維持在低電平則表示數(shù)據(jù)事務(wù)持續(xù)進(jìn)行。此時(shí)，地址總線AD便會(huì)在地址周期期間送出有效地址(valid address)，同時(shí)會(huì)在命令/字節(jié)致能(command/byte enable，CBE[30])線送出有效的總線命令(滿足PCI規(guī)格)，用以對(duì)目標(biāo)裝置指出起始器所要求的數(shù)據(jù)事務(wù)型態(tài)，其中命令/字節(jié)致能線是以4位編碼成16種不同的命令，其在PCI規(guī)格中有詳細(xì)定義。緊接所送出的有效地址后，地址總線AD便送出要傳送的數(shù)據(jù)，此時(shí)期稱為數(shù)據(jù)周期，同時(shí)在CBE線送出編碼后總線命令的字節(jié)致能信號(hào)，藉以傳送數(shù)據(jù)。當(dāng)FRAME信號(hào)停止送出，就表示事務(wù)狀態(tài)為最后一筆數(shù)據(jù)傳送，或是已經(jīng)完成數(shù)據(jù)傳送。起始器備妥信號(hào)(initiator ready，IRDY)與目標(biāo)裝置備妥信號(hào)(target ready，TRDY)，兩者配合使用，用以分別指示起始裝置與目標(biāo)裝置已經(jīng)備妥而可以進(jìn)行數(shù)據(jù)傳送。在一讀取動(dòng)作進(jìn)行時(shí)，IRDY信號(hào)表示起始器準(zhǔn)備好接收數(shù)據(jù)；而在進(jìn)行一寫入操作時(shí)，TRDY信號(hào)表示目標(biāo)裝置準(zhǔn)備好接收數(shù)據(jù)。停止信號(hào)(stop，STOP)，用以指示目標(biāo)裝置要求起始器停止目前的數(shù)據(jù)事務(wù)行為。
參照?qǐng)D2，其繪示以PCI總線界面進(jìn)行一讀取操作進(jìn)行時(shí)的操作時(shí)序圖。以PCI總線進(jìn)行并完成數(shù)據(jù)轉(zhuǎn)移的期間稱為一總線事務(wù)周期(bustransaction)20，其包括一個(gè)地址階段(address phase)22與多個(gè)數(shù)據(jù)階段(data phase)，如24a、24b與24c。每一個(gè)數(shù)據(jù)階段24a/b/c又分別區(qū)分為等待周期(wait cycle)26a/b/c與數(shù)據(jù)轉(zhuǎn)移周期(data transfercycle)28a/b/c。接著配合圖2的時(shí)序圖，以一讀取操作來做為PCI系統(tǒng)操作的簡(jiǎn)單說明以及前文所述的PCI規(guī)格控制信號(hào)的作用。
在周期T1時(shí)，起始器(主控器)送出REQ信號(hào)，以要求主控PCI總線，此時(shí)如果沒有其他更高優(yōu)先權(quán)的裝置要求使用PCI總線，則在周期T2時(shí)，主橋接器(判優(yōu)器)送出GNT信號(hào)，以允許起始器主控PCI總線，周期T3時(shí)，起始器送出FRAME信號(hào)，表示一數(shù)據(jù)轉(zhuǎn)移將開始進(jìn)行，并在AD總線送出開始地址(start address)，用以指定一目標(biāo)裝置，同時(shí)在CBE線送出一讀取命令。緊接著送出的讀取命令，CBE線會(huì)送出字節(jié)致能信號(hào)(byte enable)，此字節(jié)致能信號(hào)在整個(gè)數(shù)據(jù)階段期間(包括24a、24b與24c)會(huì)一直持續(xù)送出。在周期T4時(shí)，起始器送出備妥信號(hào)IRDY，表示可以開始收送數(shù)據(jù)，然此時(shí)目標(biāo)裝置并未能備妥，此時(shí)期為數(shù)據(jù)階段24a的等待階段26a，是起始器等待目標(biāo)裝置將數(shù)據(jù)備妥。在周期T5時(shí)，目標(biāo)裝置已經(jīng)備妥并且送出備妥信號(hào)TRDY，因此在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28a期間，起始器從目標(biāo)裝置讀取數(shù)據(jù)。目標(biāo)裝置在周期T6結(jié)束送出TRDY信號(hào)，以表示結(jié)束數(shù)據(jù)傳送，并且開始準(zhǔn)備第二筆數(shù)據(jù)，此時(shí)為數(shù)據(jù)階段24b的等待周期26a。在周期T7時(shí)，TRDY再度送出，表示數(shù)據(jù)已經(jīng)備妥，并在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28b期間，起始器從目標(biāo)裝置讀取數(shù)據(jù)。當(dāng)起始器來不及讀取數(shù)據(jù)時(shí)，起始器于周期T8結(jié)束送出IRDY信號(hào)，此時(shí)因?yàn)門RDY信號(hào)仍送出，所以此等待周期26c是由起始器所發(fā)動(dòng)。等起始器備妥后，于周期T9再送出IRDY信號(hào)，此時(shí)在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28c期間，起始器從目標(biāo)裝置讀取資料。由于起始器在周期T9時(shí)，就已知道不再需要讀取數(shù)據(jù)，故起始器結(jié)束送出FRAME信號(hào)以及結(jié)束送出REQ信號(hào)，在周期T10時(shí)，判優(yōu)器結(jié)束送出GNT信號(hào)。至此，完成一讀取操作。
如上所述，在PCI規(guī)格中為了要完成PCI規(guī)格的數(shù)據(jù)事務(wù)，必須使用繁復(fù)的控制信號(hào)、等待狀態(tài)與判優(yōu)程序等，而PCI所規(guī)定的信號(hào)至少有45-50個(gè)信號(hào)腳。目前的個(gè)人計(jì)算機(jī)內(nèi)的結(jié)構(gòu)與圖1所繪示的系統(tǒng)非常相似，其中主橋接器12就是主機(jī)板內(nèi)控制芯片組的北橋芯片，而南橋芯片就包括擴(kuò)充總線橋接器16b，個(gè)人計(jì)算機(jī)系統(tǒng)中的南橋是一個(gè)主要且必然存在的主控器。至于個(gè)人計(jì)算機(jī)系統(tǒng)中的圖形界面附加器，并未連接到PCI總線，而是通過一繪圖加速端口(accelerated graphic port，AGP)界面連接到北橋芯片。
然而在一般控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)，往往不需要利用到一般多用途總線如此復(fù)雜的功能程序，例如主機(jī)板控制芯片組內(nèi)部的南北橋的數(shù)據(jù)事務(wù)，并不需要用到完整PCI總線如此復(fù)雜的程序，而此種復(fù)雜的程序?yàn)榱舜_保能適用多種應(yīng)用環(huán)境，多半犧牲了許多效能特性。且隨著高度集成化的趨勢(shì)，任一控制芯片可能會(huì)合并更多功能，例如CPU與北橋芯片合并為一個(gè)芯片，抑或是控制芯片組本身合并成一個(gè)芯片，使芯片包裝上的接腳變成一個(gè)非常寶貴的資源，必須盡量減少以降低控制芯片的成本。因此為了加速控制芯片組內(nèi)部之間的數(shù)據(jù)事務(wù)，且節(jié)省芯片接腳的資源，一種簡(jiǎn)化但仍滿足控制芯片間數(shù)據(jù)事務(wù)的特殊總線規(guī)格是需要的。例如南北橋間設(shè)計(jì)一種簡(jiǎn)化多個(gè)信號(hào)線，快速的總線規(guī)格，且此總線規(guī)格在芯片內(nèi)部處理必須盡量近似一般PCI規(guī)格，以與芯片中其他模組相容，避免控制芯片做過多修改。
因此，本發(fā)明提出一種點(diǎn)對(duì)點(diǎn)連接不同芯片間的信號(hào)傳輸方式的控制芯片組，包括第一芯片有n個(gè)事務(wù)隊(duì)列及m個(gè)數(shù)據(jù)隊(duì)列；以及第二芯片記錄該第一芯片事務(wù)隊(duì)列及數(shù)據(jù)隊(duì)列的使用情形，并依據(jù)該記錄決定是否進(jìn)行下一筆事務(wù)。
本發(fā)明提出一種連接不同芯片間的信號(hào)傳輸裝置，包含一下傳鏈路命令信號(hào)線(DNCMD)，用以定義出各種不同下傳鏈路命令的數(shù)據(jù)事務(wù)型態(tài)；一下傳鏈路觸發(fā)信號(hào)線(DNSTB)，用以觸發(fā)該下傳鏈路命令信號(hào)線；一上行鏈路命令信號(hào)線(UPCMD)，用以定義出各種不同上行鏈路命令的數(shù)據(jù)事務(wù)型態(tài)；一上行鏈路觸發(fā)信號(hào)線(UPSTB)，用以觸發(fā)該上行鏈路命令信號(hào)線；一字節(jié)致能信號(hào)線(BE)；為一條雙向位致能信號(hào)線；一地址信號(hào)線(AD)，用以送出地址信號(hào)；以及一時(shí)鐘脈沖信號(hào)線(CLK)，用以提供運(yùn)作的時(shí)鐘脈沖信號(hào)。
本發(fā)明提出一種控制芯片組、控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)方法以及控制芯片組內(nèi)芯片間總線的判優(yōu)方法，用以提高控制芯片組數(shù)據(jù)交換的效能，并簡(jiǎn)化控制芯片組內(nèi)的信號(hào)線的種類與數(shù)量。
本發(fā)明提出一種控制芯片組及控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)方法，使控制芯片組內(nèi)部控制芯片間傳送數(shù)據(jù)，可連續(xù)傳送多筆命令或數(shù)據(jù)，沒有任何等待周期，也不會(huì)有停止或重試(retry)的情形，可節(jié)省使用總線的時(shí)間，提高傳輸效益。
本發(fā)明提出一種控制芯片組及控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)方法，可節(jié)省總線中有關(guān)等待狀態(tài)的信號(hào)線、有關(guān)數(shù)據(jù)事務(wù)周期長(zhǎng)度的信號(hào)線以及有關(guān)停止重試通信協(xié)定的信號(hào)線等。
本發(fā)明提出一種控制芯片組之間總線的判優(yōu)方法，可縮短要求總線時(shí)的判優(yōu)時(shí)間。
本發(fā)明提出一種控制芯片組之間總線的判優(yōu)方法，可節(jié)省有關(guān)總線同意(grant)的信號(hào)線。
本發(fā)明提供一種控制芯片組，包括一第一控制芯片，包括一第一數(shù)據(jù)送收器，耦接至一芯片間總線，用以通過該芯片間總線，接收與發(fā)送數(shù)據(jù)信號(hào)，來完成多個(gè)寫入事務(wù)；一讀/寫數(shù)據(jù)隊(duì)列，耦接至該第一數(shù)據(jù)送收器，用以暫存該些讀出/寫入事務(wù)的數(shù)據(jù)；一讀/寫事務(wù)隊(duì)列，耦接至該第一數(shù)據(jù)送收器，用以暫存該些讀出/寫入事務(wù)的數(shù)據(jù)長(zhǎng)度及讀出/寫入地址；以及一目標(biāo)控制器，耦接至該讀/寫數(shù)據(jù)隊(duì)列及該讀/寫事務(wù)隊(duì)列，該目標(biāo)控制器根據(jù)目前該讀/寫事務(wù)隊(duì)列中最先存入的讀出/寫入事務(wù)所對(duì)應(yīng)的讀出/寫入地址以及在該讀/寫數(shù)據(jù)隊(duì)列中所對(duì)應(yīng)的數(shù)據(jù)，將即將讀出/寫入一目標(biāo)裝置的數(shù)據(jù)送出后，該第一數(shù)據(jù)送收器送出一讀出/寫入確認(rèn)信號(hào)，而目前該讀/寫事務(wù)隊(duì)列中最先存入的讀出/寫入事務(wù)所對(duì)應(yīng)的讀出/寫入地址以及在該讀/寫數(shù)據(jù)隊(duì)列中所對(duì)應(yīng)的數(shù)據(jù)都被釋放；以及一第二控制芯片，經(jīng)由該芯片間總線耦接至該第一控制芯片，包括一讀/寫緩沖器大小寄存器，用以存儲(chǔ)該讀/寫數(shù)據(jù)隊(duì)列所可容納數(shù)據(jù)的總數(shù)；一讀/寫緩沖器計(jì)數(shù)寄存器，用以存儲(chǔ)該讀/寫事務(wù)隊(duì)列所可容納讀出/寫入事務(wù)的總數(shù)；一第二數(shù)據(jù)送收器，耦接至該芯片間總線，用以通過該芯片間總線，接收與發(fā)送數(shù)據(jù)信號(hào)，來完成該些讀出/寫入事務(wù)，當(dāng)該第二數(shù)據(jù)送收器收到該讀出/寫入確認(rèn)信號(hào)后，送出一讀出/寫入成功釋放緩沖器信號(hào)；一寫事務(wù)產(chǎn)生器，耦接至該第二數(shù)據(jù)送收器，用以產(chǎn)生該些讀出/寫入事務(wù)的數(shù)據(jù)長(zhǎng)度，讀出/寫入地址及數(shù)據(jù)；一讀/寫事務(wù)記錄電路及隊(duì)列，耦接至該第二數(shù)據(jù)送收器及該讀/寫事務(wù)產(chǎn)生器，用以暫存該些讀出/寫入事務(wù)的數(shù)據(jù)長(zhǎng)度，并根據(jù)該讀出/寫入成功釋放緩沖器信號(hào)，來計(jì)算目前該第一控制芯片中該讀/寫數(shù)據(jù)隊(duì)列的一剩余/可用讀/寫緩沖器數(shù)據(jù)個(gè)數(shù)及該讀/寫事務(wù)隊(duì)列的一剩余/可用讀出/寫入事務(wù)個(gè)數(shù)；以及一讀/寫比較器，耦接至該第二數(shù)據(jù)送收器、該讀/寫緩沖器大小寄存器、該讀/寫緩沖器計(jì)數(shù)寄存器及該讀/寫事務(wù)記錄電路及隊(duì)列，用以根據(jù)該將用讀/寫緩沖器數(shù)據(jù)個(gè)數(shù)、該將用讀出/寫入事務(wù)個(gè)數(shù)、該讀/寫事務(wù)隊(duì)列所可容納讀出/寫入事務(wù)的總數(shù)及該讀/寫數(shù)據(jù)隊(duì)列所可容納數(shù)據(jù)的總數(shù)，來通知該第二數(shù)據(jù)送收器送出新的讀/寫入事務(wù)相關(guān)的數(shù)據(jù)信號(hào)。
本發(fā)明藉由控制芯片組中各控制芯片內(nèi)部隊(duì)列的數(shù)據(jù)緩沖器具有固定大小與數(shù)量，且芯片間發(fā)出讀寫確認(rèn)命令的順序完全依照發(fā)出讀寫命令的順序來回應(yīng)，使控制芯片完全可以掌握另一控制芯片內(nèi)部隊(duì)列中緩沖器的使用情形，每一控制芯片發(fā)出的命令時(shí)，其相關(guān)數(shù)據(jù)必須先準(zhǔn)備好，亦即使控制芯片組之間的所有事務(wù)情況透明化，因而可節(jié)省總線中有關(guān)等待狀態(tài)的信號(hào)線、有關(guān)數(shù)據(jù)事務(wù)周期長(zhǎng)度的信號(hào)線以及有關(guān)停止重試通信協(xié)定的信號(hào)線等。并且可連續(xù)傳送多筆命令或數(shù)據(jù)，沒有任何等待周期，也不會(huì)有停止或重試的情形發(fā)生，可節(jié)省使用總線的時(shí)間，提高傳輸效益。
本發(fā)明的控制芯片組間的總線的判優(yōu)方法，設(shè)定某一控制芯片平常掌握芯片間總線的控制權(quán)，但另一控制芯片卻享有較高的總線優(yōu)先權(quán)，搭配沒有等待周期的芯片間總線規(guī)格，就不需要GNT信號(hào)線，可快速無誤的判優(yōu)總線的使用權(quán)歸屬，縮短判優(yōu)的時(shí)間，并因?yàn)榈诙刂菩酒M的事務(wù)要求總是被同意，近而提高整個(gè)傳輸效益。
為讓本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下圖1繪示一種公知在計(jì)算機(jī)結(jié)構(gòu)中使用PCI總線系統(tǒng)的結(jié)構(gòu)示意圖；圖2繪示一PCI系統(tǒng)的主控器進(jìn)行讀取操作的時(shí)序圖，用以簡(jiǎn)單說明PCI系統(tǒng)的各控制信號(hào)；
圖3繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組的方塊示意圖；圖4繪示依據(jù)本發(fā)明的一實(shí)施例中，傳送數(shù)據(jù)位時(shí)間(bit time)與總線時(shí)鐘脈沖信號(hào)以及觸發(fā)信號(hào)線之間的時(shí)序關(guān)系圖；圖5A繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)寫入事務(wù)的內(nèi)部結(jié)構(gòu)方塊示意圖；圖5B繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)寫入事務(wù)的相關(guān)時(shí)序圖；圖6A繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)讀出事務(wù)的內(nèi)部結(jié)構(gòu)方塊示意圖；以及圖6B繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)讀出事務(wù)的相關(guān)時(shí)序圖；為了提出一種控制芯片組、控制芯片組內(nèi)芯片間的數(shù)據(jù)事務(wù)方法以及控制芯片組內(nèi)芯片間總線的判優(yōu)方法，能提高控制芯片組數(shù)據(jù)事務(wù)的效能，并簡(jiǎn)化控制芯片組內(nèi)的信號(hào)線的種類與數(shù)量，亦即簡(jiǎn)化控制芯片間的總線。本發(fā)明以計(jì)算機(jī)主機(jī)板內(nèi)南橋與北橋所構(gòu)成的控制芯片組為例，重新定義多個(gè)命令信號(hào)，在此稱為高傳輸存儲(chǔ)器連結(jié)(High Through-put Memory Link簡(jiǎn)稱HTML)來化簡(jiǎn)原先復(fù)雜的PCI總線信號(hào)。在此較佳實(shí)施例中，原先的南橋與北橋之間的信號(hào)線需要45條信號(hào)線，本發(fā)明以15個(gè)命令信號(hào)線來取代原先的PCI總線信號(hào)線。
參照?qǐng)D3與表一，其中圖3是依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組的方塊示意圖，圖3亦繪示控制芯片組中的南橋與北橋間的信號(hào)線；而表一詳細(xì)說明這些信號(hào)線的意義。由圖3與表1可知，本發(fā)明的控制芯片組包括南橋30與北橋32兩控制芯片，南橋30與北橋32之間原先的45個(gè)信號(hào)接腳簡(jiǎn)化為15個(gè)，多余的接腳便可以提供做為其他用途，以增進(jìn)控制芯片組的功能。
如圖3與表一所示，南橋30與北橋32之間，保留原先PCI總線協(xié)定規(guī)格所定的地址數(shù)據(jù)總線(AD bus)，但將其縮減為僅有8條雙向信號(hào)線，其他如CBE、FRAME、IRDY、TRDY、STOP、DEVSEL、REQ以及GNT等信號(hào)線，簡(jiǎn)化為一條雙向位致能BE信號(hào)線，以及為由南橋30所驅(qū)動(dòng)的上行鏈路命令(up link command)UPCMD、上行鏈路觸發(fā)(up link strobe)UPSTB；還有由北橋32所驅(qū)動(dòng)的下傳鏈路命令(down link command)DNCMD、下傳鏈路觸發(fā)(down link strobe)DNSTB信號(hào)線等。南橋30與北橋32各驅(qū)動(dòng)一條獨(dú)立的命令信號(hào)線，代表此一較佳實(shí)施例具有全雙工命令傳送功能，能各自隨時(shí)發(fā)出總線命令。且當(dāng)發(fā)出總線命令的同時(shí)如果取得總線使用權(quán)，就可以在地址數(shù)據(jù)總線上發(fā)出地址，并在BE信號(hào)線發(fā)出目前命令的長(zhǎng)度信息，或者在地址數(shù)據(jù)總線上送出數(shù)據(jù)，并在BE信號(hào)線發(fā)出這筆數(shù)據(jù)的字節(jié)致能信號(hào)。
表一
參照?qǐng)D4，其定義出本發(fā)明任一數(shù)據(jù)線傳送數(shù)據(jù)位時(shí)間與總線時(shí)鐘脈沖信號(hào)以及觸發(fā)信號(hào)線之間的時(shí)序關(guān)系。由圖可以看出，一個(gè)時(shí)鐘脈沖周期包含兩個(gè)觸發(fā)STB的時(shí)鐘脈沖信號(hào)，亦即在上行鏈路觸發(fā)信號(hào)線以及下傳鏈路觸發(fā)信號(hào)線致動(dòng)時(shí)的運(yùn)作頻率是2倍于時(shí)鐘脈沖信號(hào)線上的時(shí)鐘脈沖頻率。利用觸發(fā)信號(hào)的上升與下降邊緣共可以定義出四個(gè)位時(shí)間0～3，利用此四個(gè)位時(shí)間共可取得4個(gè)位的數(shù)據(jù)，并可進(jìn)行總線命令的編碼。因此8條數(shù)據(jù)線，每一時(shí)鐘脈沖周期可取得32位的數(shù)據(jù)，其效果等于在PCI總線中，同時(shí)有32條數(shù)據(jù)線在傳送數(shù)據(jù)般。而如BE信號(hào)線代表長(zhǎng)度信息時(shí)，可以在一個(gè)時(shí)鐘脈沖周期得出1-16(4個(gè)位)數(shù)據(jù)長(zhǎng)度信息。
上行鏈路命令UPCMD與下傳鏈路命令DNCMD定義出各種不同的數(shù)據(jù)事務(wù)型態(tài)。由南橋30所驅(qū)動(dòng)的上行鏈路命令UPCMD包括北橋到南橋讀取確認(rèn)命令C2PRA、北橋到南橋?qū)懭氪_認(rèn)命令C2PWA、南橋到北橋讀取命令P2CR、南橋到北橋?qū)懭朊頟2CW等。其與位時(shí)間的編碼關(guān)系則如表二所示，請(qǐng)注意REQ總線要求信號(hào)，是在位時(shí)間0發(fā)出，與其他數(shù)據(jù)事務(wù)型態(tài)的命令并未重疊，所以在任何時(shí)間，甚至在發(fā)出數(shù)據(jù)事務(wù)型態(tài)命令的同一時(shí)鐘脈沖周期，可同時(shí)發(fā)出此一REQ信號(hào)。由北橋3所驅(qū)動(dòng)的下傳鏈路命令DNCMD包括北橋到南橋輸出入讀取命令C2PIOR、北橋到南橋存儲(chǔ)器讀取命令C2PMR、北橋到南橋輸出入寫入命令C2PIOW、北橋到南橋存儲(chǔ)器寫入命令C2PMW、南橋到北橋讀取確認(rèn)命令P2CRA、南橋到北橋?qū)懭氪_認(rèn)命令P2CWA，其與位時(shí)間的編碼關(guān)系則如表三所示。請(qǐng)注意，在本實(shí)施例并無有關(guān)GNT的信號(hào)定義。
上述命令中南橋與北橋芯片所發(fā)出的命令是對(duì)應(yīng)的，當(dāng)南橋依序發(fā)出多個(gè)P2CR及/或P2CW命令后，北橋必須完全依照南橋發(fā)出命令的順序回應(yīng)相對(duì)應(yīng)的P2CRA及/或P2CWA命令。當(dāng)北橋依序發(fā)出多個(gè)C2PIOR、C2PMR、C2PIOW及C2PMW命令后，南橋必須依序回應(yīng)相對(duì)應(yīng)的C2PRA及C2PWA命令。且本實(shí)施例中，每一控制芯片發(fā)出的命令時(shí)，其相關(guān)數(shù)據(jù)必須先準(zhǔn)備好。例如當(dāng)南橋發(fā)出P2CW時(shí)，必須要將所要寫入的數(shù)據(jù)準(zhǔn)備妥當(dāng)，當(dāng)北橋發(fā)出P2CRA時(shí)，必須要將所要傳回的讀出數(shù)據(jù)完全準(zhǔn)備好，以避免在傳輸數(shù)據(jù)的當(dāng)中有數(shù)據(jù)停頓無法接續(xù)的情形。
表二(上行鏈路命令UPCMD)
表三(下傳鏈路命令DNCMD)
圖5A繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)寫入事務(wù)的內(nèi)部結(jié)構(gòu)方塊示意圖，參照?qǐng)D5A。此較佳實(shí)施例的控制芯片組，包括第一控制芯片以及第二控制芯片，例如第一控制芯片是北橋芯片500，而第二控制芯片是南橋芯片600。其通過特殊的芯片間總線連接在一起，就是本發(fā)明定義的HTML。北橋芯片500包括數(shù)據(jù)送收器510、目標(biāo)控制器520(例如存儲(chǔ)器控制器520)、寫數(shù)據(jù)隊(duì)列525以及寫事務(wù)隊(duì)列530等。南橋芯片600包括數(shù)據(jù)送收器610、寫緩沖器大小寄存器535、寫緩沖器計(jì)數(shù)寄存器540、寫事務(wù)產(chǎn)生器545、寫事務(wù)記錄電路及隊(duì)列550以及寫比較器555。
數(shù)據(jù)送收器510直接連接至HTML，是符合HTML界面規(guī)格的數(shù)據(jù)收發(fā)控制器，能通過HTML接收與發(fā)送數(shù)據(jù)信號(hào)，來完成多個(gè)寫入事務(wù)。在這里我們簡(jiǎn)稱每一次從南橋芯片600送出P2CW命令與相關(guān)數(shù)據(jù)，到北橋芯片500回應(yīng)相對(duì)此次P2CW命令的P2CWA命令為一次寫入事務(wù)。寫數(shù)據(jù)隊(duì)列525，能依序暫存寫入事務(wù)的數(shù)據(jù)。而寫事務(wù)隊(duì)列530，依序暫存所有寫入事務(wù)的數(shù)據(jù)長(zhǎng)度及寫入地址。寫事務(wù)隊(duì)列530的深度決定北橋芯片可以同時(shí)處理寫事務(wù)的個(gè)數(shù)，寫數(shù)據(jù)隊(duì)列525的深度決定北橋芯片可以處理寫事務(wù)的數(shù)據(jù)的總數(shù)。目標(biāo)控制器520根據(jù)目前在寫事務(wù)隊(duì)列530中最先存入的寫入事務(wù)所對(duì)應(yīng)的寫入地址與數(shù)據(jù)長(zhǎng)度，以及在寫數(shù)據(jù)隊(duì)列525中所對(duì)應(yīng)的數(shù)據(jù)，將即將寫入目標(biāo)裝置(如外部存儲(chǔ)器)的數(shù)據(jù)送出后，第一數(shù)據(jù)送收器510會(huì)送出寫入確認(rèn)信號(hào)(P2CWA命令)，并且目前在寫事務(wù)隊(duì)列530中最先存入的寫入事務(wù)所對(duì)應(yīng)的寫入地址與數(shù)據(jù)長(zhǎng)度，以及在寫數(shù)據(jù)隊(duì)列525中所對(duì)應(yīng)的數(shù)據(jù)都會(huì)被釋放，也就是隊(duì)列中暫存這些數(shù)據(jù)的存儲(chǔ)位置都可再填入其他數(shù)據(jù)。
南橋芯片600中的寫緩沖器計(jì)數(shù)寄存器540以及寫緩沖器大小寄存器535，分別存儲(chǔ)北橋芯片500中寫事務(wù)隊(duì)列530所可容納寫入事務(wù)的總數(shù)以及寫數(shù)據(jù)隊(duì)列525所可容納數(shù)據(jù)的總數(shù)，本實(shí)施例中，寫事務(wù)隊(duì)列530所可容納寫入事務(wù)的總數(shù)為4，而寫數(shù)據(jù)隊(duì)列525所可容納數(shù)據(jù)的總數(shù)為16。這兩個(gè)數(shù)字可由基本輸出入系統(tǒng)在開機(jī)時(shí)設(shè)定，也可以在設(shè)計(jì)芯片時(shí)就固定等。
數(shù)據(jù)送收器610，同樣耦接至HTML，能通過HTML，接收與發(fā)送數(shù)據(jù)信號(hào)，來完成所有的寫入事務(wù)，而且當(dāng)數(shù)據(jù)送收器610收到P2CWA命令后，會(huì)送出寫入成功釋放緩沖器信號(hào)至寫事務(wù)記錄電路及隊(duì)列550，可用以釋放隊(duì)列中存儲(chǔ)對(duì)應(yīng)此次寫入事務(wù)的數(shù)據(jù)長(zhǎng)度的存儲(chǔ)位置。當(dāng)寫事務(wù)產(chǎn)生器545，產(chǎn)生一個(gè)新的寫入事務(wù)的數(shù)據(jù)長(zhǎng)度，寫入地址及數(shù)據(jù)時(shí)，也會(huì)將數(shù)據(jù)長(zhǎng)度送至寫事務(wù)記錄電路及隊(duì)列550。
寫事務(wù)記錄電路及隊(duì)列550能計(jì)算出目前北橋芯片500中，有關(guān)寫數(shù)據(jù)隊(duì)列530的所有將用寫緩沖器數(shù)據(jù)個(gè)數(shù)，以及寫事務(wù)隊(duì)列525的所有將用寫入事務(wù)個(gè)數(shù)。這是由于寫事務(wù)記錄電路及隊(duì)列550中，依序暫存有所有寫入事務(wù)的數(shù)據(jù)長(zhǎng)度，又由于北橋芯片500發(fā)出P2CWA命令是完全依照南橋芯片600發(fā)出P2CW命令的順序來回應(yīng)，南橋芯片600完全可以掌握北橋芯片500內(nèi)部隊(duì)列中緩沖器的使用情形。
寫事務(wù)記錄電路及隊(duì)列550會(huì)將目前有關(guān)寫數(shù)據(jù)隊(duì)列530的所有將用寫緩沖器數(shù)據(jù)個(gè)數(shù)，以及寫事務(wù)隊(duì)列525的所有將用寫入事務(wù)個(gè)數(shù)送給寫比較器555，寫比較器555將上述信息與寫緩沖器大小寄存器535存儲(chǔ)的寫數(shù)據(jù)隊(duì)列525所可容納數(shù)據(jù)的總數(shù)，以及寫緩沖器計(jì)數(shù)寄存器540存儲(chǔ)的寫事務(wù)隊(duì)列530所可容納寫入事務(wù)的總數(shù)來比較，如果兩者都未超過可容納的總數(shù)，就可通知數(shù)據(jù)送收器610送出新的寫入事務(wù)相關(guān)的數(shù)據(jù)信號(hào)。
參照?qǐng)D5B，假設(shè)在時(shí)鐘脈沖T1時(shí)，南橋芯片獲得地址數(shù)據(jù)總線的使用權(quán)并開始第一次寫入事務(wù)。南橋芯片在上行鏈路命令UPCMD送出寫入命令P2CW，在地址數(shù)據(jù)總線AD送出寫入的地址ADDR，并在字節(jié)致能BE上送出所要寫入的長(zhǎng)度LEN＝2，在時(shí)鐘脈沖T2時(shí)，南橋芯片在AD上送出所要寫入的第一筆數(shù)據(jù)，并在BE上送出第一筆數(shù)據(jù)的字節(jié)致能，在時(shí)鐘脈沖T3時(shí)接著送出第二筆寫入數(shù)據(jù)。此時(shí)北橋芯片內(nèi)有一個(gè)未完成的寫入事務(wù)。因?yàn)槟蠘蛐酒辣睒蛐酒梢酝瑫r(shí)接受寫入事務(wù)的個(gè)數(shù)以及寫入數(shù)據(jù)隊(duì)列的大小，因此能夠判斷北橋芯片是否可以再接受新的寫入事務(wù)。如果北橋芯片仍有空的寫入事務(wù)隊(duì)列530及寫入數(shù)據(jù)隊(duì)列525可用，南橋芯片可以在時(shí)鐘脈沖T4再開始第二次寫入事務(wù)，此時(shí)北橋芯片內(nèi)有二個(gè)未完成的寫入事務(wù)。南橋芯片于T9時(shí)判斷是否能開始第三次寫入事務(wù)。當(dāng)南橋芯片發(fā)覺第三次的寫入事務(wù)會(huì)使北橋芯片的寫入事務(wù)隊(duì)列530或?qū)懭霐?shù)據(jù)隊(duì)列525溢滿而無北橋芯片的寫入事務(wù)隊(duì)列530或?qū)懭霐?shù)據(jù)隊(duì)列525溢滿而無法處理，南橋芯片就不能在時(shí)鐘脈沖T9發(fā)動(dòng)第三次寫入事務(wù)。當(dāng)北橋芯片經(jīng)由存儲(chǔ)器控制器將第一次寫入事務(wù)的數(shù)據(jù)完全寫入存儲(chǔ)器后，于時(shí)鐘脈沖T9在下傳鏈路命令DNCMD送出寫入確認(rèn)命令，告訴南橋芯片第一次寫入事務(wù)(長(zhǎng)度LEN＝2)已完成。南橋芯片就知道北橋芯片內(nèi)可用的寫入事務(wù)隊(duì)列530增加一個(gè)，可用的寫入數(shù)據(jù)隊(duì)列525增加兩個(gè)。南橋芯片收到北橋芯片的泄入確認(rèn)命令，知道第一次寫入事務(wù)已完成。相關(guān)的寫入事務(wù)隊(duì)列530及寫入數(shù)據(jù)隊(duì)列525已釋出，判斷北橋芯片可以接收第三次寫入事務(wù)，于時(shí)鐘脈沖T12開始第三次寫入事務(wù)。
圖6A繪示依據(jù)本發(fā)明的一較佳實(shí)施例的一種控制芯片組，其中有關(guān)讀出事務(wù)的內(nèi)部結(jié)構(gòu)方塊示意圖。參照?qǐng)D6A。此較佳實(shí)施例的控制芯片組，包括北橋芯片500以及南橋芯片600。其通過特殊的芯片間總線連接在一起，就是本發(fā)明定義的HTML。北橋芯片500包括數(shù)據(jù)送收器510、目標(biāo)控制器520(例如存儲(chǔ)器控制器520)、讀數(shù)據(jù)隊(duì)列625以及讀事務(wù)隊(duì)列630等。南橋芯片600包括數(shù)據(jù)送收器610、讀緩沖器大小寄存器635、讀緩沖器計(jì)數(shù)寄存器640、讀事務(wù)產(chǎn)生器645、讀事務(wù)記錄電路及隊(duì)列650以及讀比較器655。
數(shù)據(jù)送收器510直接連接至HTML，是符合HTML界面規(guī)格的數(shù)據(jù)收發(fā)控制器，能通過HTML接收與發(fā)送數(shù)據(jù)信號(hào)，來完成多個(gè)讀出事務(wù)。在這里我們簡(jiǎn)稱每一次從南橋芯片600送出P2CR命令，到北橋芯片500回應(yīng)相對(duì)此次P2CR命令的P2CRA命令與相關(guān)數(shù)據(jù)為一次讀出事務(wù)。讀數(shù)據(jù)隊(duì)列625，能依序暫存讀出事務(wù)的數(shù)據(jù)。而讀事務(wù)隊(duì)列630，依序暫存所有讀出事務(wù)的數(shù)據(jù)長(zhǎng)度及讀出地址。讀事務(wù)隊(duì)列630的深度決定北橋芯片可以同時(shí)處理讀事務(wù)的個(gè)數(shù)，讀數(shù)據(jù)隊(duì)列625的深度決定北橋芯片可以處理讀事務(wù)的數(shù)據(jù)的個(gè)數(shù)。目標(biāo)控制器520根據(jù)目前在讀事務(wù)隊(duì)列630中最先存入的讀出事務(wù)所對(duì)應(yīng)的讀出地址與數(shù)據(jù)長(zhǎng)度，從目標(biāo)裝置(如外部存儲(chǔ)器)將數(shù)據(jù)讀出后，存入讀數(shù)據(jù)隊(duì)列625中。然后，第一數(shù)據(jù)送收器510會(huì)送出讀出確認(rèn)信號(hào)(P2CRA命令)以及讀事務(wù)隊(duì)列630中最先存入的讀出事務(wù)所對(duì)應(yīng)的在讀數(shù)據(jù)隊(duì)列625的數(shù)據(jù)后，并且目前在讀事務(wù)隊(duì)列630中最先存入的讀出事務(wù)所對(duì)應(yīng)的讀出地址與數(shù)據(jù)長(zhǎng)度，以及在讀數(shù)據(jù)隊(duì)列625中所對(duì)應(yīng)的數(shù)據(jù)都會(huì)被釋放，也就是隊(duì)列中暫存這些數(shù)據(jù)的緩沖器都可再填入其他數(shù)據(jù)。
南橋芯片600中的讀緩沖器計(jì)數(shù)寄存器640以及讀緩沖器大小寄存器635，分別存儲(chǔ)北橋芯片500中讀事務(wù)隊(duì)列630所可容納讀出事務(wù)的總數(shù)以及讀數(shù)據(jù)隊(duì)列625所可容納數(shù)據(jù)的總數(shù)，本實(shí)施例中，讀事務(wù)隊(duì)列630所可容納讀出事務(wù)的總數(shù)為4，而讀數(shù)據(jù)隊(duì)列625所可容納數(shù)據(jù)的總數(shù)為16。這兩個(gè)數(shù)字可由基本輸出入系統(tǒng)在開機(jī)時(shí)設(shè)定，也可以在設(shè)計(jì)芯片時(shí)就固定等。
數(shù)據(jù)送收器610，同樣耦接至HTML，能通過HTML，接收與發(fā)送數(shù)據(jù)信號(hào)，來完成所有的讀出事務(wù)，而且當(dāng)數(shù)據(jù)送收器610收到P2CRA命令后，除了將對(duì)應(yīng)此次P2CRA命令的讀出事務(wù)的數(shù)據(jù)送給讀事務(wù)產(chǎn)生器645，也會(huì)送出讀出成功釋放緩沖器信號(hào)至讀事務(wù)記錄電路及隊(duì)列650，可用以釋放隊(duì)列中存儲(chǔ)對(duì)應(yīng)此次讀出事務(wù)的數(shù)據(jù)長(zhǎng)度的存儲(chǔ)位置。當(dāng)讀事務(wù)產(chǎn)生器645，產(chǎn)生一個(gè)新的讀出事務(wù)的數(shù)據(jù)長(zhǎng)度及讀出地址時(shí)，也會(huì)將數(shù)據(jù)長(zhǎng)度送至讀事務(wù)記錄電路及隊(duì)列650。
讀事務(wù)記錄電路及隊(duì)列650能計(jì)算出目前北橋芯片500中，有關(guān)讀數(shù)據(jù)隊(duì)列630的所有將用讀緩沖器數(shù)據(jù)個(gè)數(shù)，以及讀事務(wù)隊(duì)列625的所有將用讀出事務(wù)個(gè)數(shù)。這是由于讀事務(wù)記錄電路及隊(duì)列650中，依序暫存有所有讀出事務(wù)的數(shù)據(jù)長(zhǎng)度，又由于北橋芯片500發(fā)出P2CRA命令是完全依照南橋芯片600發(fā)出P2CR命令的順序來回應(yīng)，南橋芯片600完全可以掌握北橋芯片500內(nèi)部隊(duì)列中緩沖器的使用情形。
讀事務(wù)記錄電路及隊(duì)列650會(huì)將目前有關(guān)讀數(shù)據(jù)隊(duì)列630的所有將用讀緩沖器數(shù)據(jù)個(gè)數(shù)，以及讀事務(wù)隊(duì)列625的所有將用讀出事務(wù)個(gè)數(shù)送給讀比較器655。讀比較器655將上述信息與讀緩沖器大小寄存器635存儲(chǔ)的讀數(shù)據(jù)隊(duì)列625所可容納數(shù)據(jù)的總數(shù)，以及讀緩沖器計(jì)數(shù)寄存器640存儲(chǔ)的讀事務(wù)隊(duì)列630所可容納讀出事務(wù)的總數(shù)來比較，如果兩者都未超過可容納的總數(shù)，就可通知數(shù)據(jù)送收器610送出新的讀出事務(wù)相關(guān)的數(shù)據(jù)信號(hào)。
參照?qǐng)D6B，假設(shè)在時(shí)鐘脈沖T1時(shí)，南橋芯片獲得地址數(shù)據(jù)總線的使用權(quán)并開始第一次讀取事務(wù)。南橋芯片在上行鏈路命令UPCMD送出讀取命令P2CR，在地址數(shù)據(jù)總線AD上送出讀取的地址ADDR，并在字節(jié)致能BE上送出所要讀取的長(zhǎng)度LEN＝2。此時(shí)北橋芯片中有一個(gè)未完成的讀取事務(wù)，因?yàn)槟蠘蛐酒辣睒蛐酒梢酝瑫r(shí)接受讀取事務(wù)的個(gè)數(shù)以及決定數(shù)據(jù)隊(duì)列的大小，能夠因此判斷北橋芯片是否可以再接受新的讀取事務(wù)。如果北橋芯片仍有空的讀取事務(wù)隊(duì)列630及讀取數(shù)據(jù)隊(duì)列625可用，南橋芯片可以在時(shí)鐘脈沖T2再開始第二次讀取事務(wù)(長(zhǎng)度LEN＝3)，此時(shí)北橋芯片內(nèi)有兩個(gè)未完成的讀取事務(wù)，南橋芯片判斷在時(shí)鐘脈沖T3時(shí)發(fā)動(dòng)第3次讀取事務(wù)，將使北橋芯片的讀取事務(wù)隊(duì)列630或讀取數(shù)據(jù)隊(duì)列625溢滿而無法處理，因此南橋芯片不能在時(shí)鐘脈沖T3開始第三次讀取事務(wù)。當(dāng)北橋芯片經(jīng)由存儲(chǔ)器控制器獲得第一次讀取事務(wù)的數(shù)據(jù)并存儲(chǔ)于讀取數(shù)據(jù)隊(duì)列625后，它就發(fā)動(dòng)讀取確認(rèn)命令將讀取的資料送回南橋。時(shí)鐘脈沖T7時(shí)北橋芯片獲得地址數(shù)據(jù)總線的使用權(quán)，在下傳鏈路命令DNCMD送出讀取確認(rèn)命令P2CRA，在地址數(shù)據(jù)總線送出第一次讀取事務(wù)的第一筆數(shù)據(jù)。時(shí)鐘脈沖T8時(shí)送出第二筆數(shù)據(jù)，此時(shí)南橋芯片知道第一次讀取事務(wù)相關(guān)的讀取事務(wù)隊(duì)列630與讀取數(shù)據(jù)隊(duì)列625已經(jīng)釋出，而重新判斷是否能發(fā)動(dòng)第三次讀取命令。在發(fā)動(dòng)第三次讀取命令之前，南橋芯片必須取得地址數(shù)據(jù)總線的使用權(quán)，因此在時(shí)鐘脈沖T10用上行鏈路命令UPCMD送出REQ，向北橋芯片要求使用總線。北橋芯片于時(shí)鐘脈沖T9-T10-T11經(jīng)由讀取確認(rèn)命令將第二次讀取命令的數(shù)據(jù)送出。南橋芯片在時(shí)鐘脈沖T13時(shí)獲得總線的使用權(quán)，發(fā)動(dòng)第二次讀取命令。
上述圖5A、5B及圖6A、6B說明的本發(fā)明的實(shí)施例，都是舉例第一控制芯片是北橋芯片，而第二控制芯片是南橋芯片，且由南橋芯片主動(dòng)發(fā)出命令，控制北橋芯片來讀寫數(shù)據(jù)。如本領(lǐng)域的技術(shù)人員可輕易知曉，只要南北橋中有對(duì)應(yīng)的結(jié)構(gòu)，并不限定要由南橋芯片主動(dòng)發(fā)出命令，亦即第一控制芯片可以是南橋芯片，而第二控制芯片是北橋芯片。
圖5A、5B及圖6A、6B只是一個(gè)實(shí)施例，不應(yīng)該用以限制本發(fā)明。本發(fā)明的精神是1.發(fā)動(dòng)寫入或讀取事務(wù)時(shí)，除了送出地址及命令外，也送出所要寫入或讀取的數(shù)據(jù)長(zhǎng)度，因此不需要FRAME就可以知道該事務(wù)何時(shí)結(jié)束。
2.當(dāng)有多個(gè)寫入或讀取事務(wù)等待完成時(shí)，與入或讀取確認(rèn)命令依序?qū)?yīng)之前的寫入或讀取命令，因此可以知道對(duì)方芯片內(nèi)部隊(duì)列的使用情形，進(jìn)而判斷再發(fā)動(dòng)新的寫入或讀取命令，也就是說流量控制是由發(fā)動(dòng)寫入或讀取命令的芯片來做的，而接受寫入或讀取命令的芯片永遠(yuǎn)不會(huì)收到會(huì)使內(nèi)部隊(duì)列溢滿的命令，因此不必做流量控制。
3.應(yīng)用的范圍不應(yīng)只是南北橋芯片，應(yīng)可應(yīng)用在使任何兩芯片間的數(shù)據(jù)傳送。
綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所界定范圍為準(zhǔn)。
權(quán)利要求
1.一種點(diǎn)對(duì)點(diǎn)連接不同芯片間的信號(hào)傳輸方式的控制芯片組，包括第一芯片有n個(gè)事務(wù)隊(duì)列及m個(gè)數(shù)據(jù)隊(duì)列；以及第二芯片記錄該第一芯片事務(wù)隊(duì)列及數(shù)據(jù)隊(duì)列的使用情形，并依據(jù)該記錄決定是否進(jìn)行下一筆事務(wù)。
2.如權(quán)利要求1所述的控制芯片組，其中該第一與該第二芯片分別為計(jì)算機(jī)主機(jī)板的北橋控制芯片與南橋控制芯片。
3.如權(quán)利要求1所述的控制芯片組，其中該事務(wù)隊(duì)列所可容納事務(wù)的總數(shù)為4，該數(shù)據(jù)隊(duì)列所可容納數(shù)據(jù)的總數(shù)為16。
4.一種連接不同芯片間的信號(hào)傳輸裝置，包含一下傳鏈路命令信號(hào)線(DNCMD)，用以定義出各種不同下傳鏈路命令的數(shù)據(jù)事務(wù)型態(tài)；一下傳鏈路觸發(fā)信號(hào)線(DNSTB)，用以觸發(fā)該下傳鏈路命令信號(hào)線；一上行鏈路命令信號(hào)線(UPCMD)，用以定義出各種不同上行鏈路命令的數(shù)據(jù)事務(wù)型態(tài)；一上行鏈路觸發(fā)信號(hào)線(UPSTB)，用以觸發(fā)該上行鏈路命令信號(hào)線；一字節(jié)致能信號(hào)線(BE)；為一條雙向位致能信號(hào)線；一地址信號(hào)線(AD)，用以送出地址信號(hào)；以及一時(shí)鐘脈沖信號(hào)線(CLK)，用以提供運(yùn)作的時(shí)鐘脈沖信號(hào)。
5.如權(quán)利要求4所述的裝置，其中該下傳觸發(fā)信號(hào)線、該上行鏈路觸發(fā)信號(hào)線為單向的。
6.如權(quán)利要求4所述的裝置，其中該上行觸發(fā)信號(hào)線以及該下傳鏈路觸發(fā)信號(hào)線致動(dòng)時(shí)的運(yùn)作頻率是2倍于該時(shí)鐘脈沖信號(hào)線上的時(shí)鐘脈沖頻率。
全文摘要
一種控制芯片組與其間的數(shù)據(jù)事務(wù)方法，控制芯片組中各控制芯片內(nèi)部隊(duì)列的數(shù)據(jù)緩沖器具有固定大小與數(shù)量，且芯片間發(fā)出讀寫確認(rèn)命令的順序完全依照發(fā)出讀寫命令的順序來回應(yīng)，使控制芯片完全可以掌握另一控制芯片內(nèi)部隊(duì)列中緩沖器的使用情形?？刂菩酒M間的總線的判優(yōu)方法，設(shè)定某一控制芯片平常掌握芯片間總線的控制權(quán)，但另一控制芯片卻享有較高的總線優(yōu)先權(quán)，搭配沒有等待周期的芯片間總線規(guī)格。使控制芯片組數(shù)據(jù)交易效能提高，簡(jiǎn)化控制芯片組內(nèi)的信號(hào)線的種類與數(shù)量。
文檔編號(hào)G06F13/16GK1424660SQ02158428
公開日2003年6月18日 申請(qǐng)日期1999年12月28日 優(yōu)先權(quán)日1999年12月28日
發(fā)明者賴瑾, 蔡兆爵, 彭盛昌, 蔡奇哲 申請(qǐng)人:威盛電子股份有限公司