專利名稱：一種數(shù)字信號處理器程序的加載方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機、電子、通信系統(tǒng)中需要加載程序的數(shù)字信號處理器(DSP)程序的加載方法。
背景技術(shù)：
隨著通信業(yè)務(wù)發(fā)展的需要，多DSP或多DSP陣列的應(yīng)用越來越廣，在這種應(yīng)用中，DSP的程序一般需要主機來加載，現(xiàn)在一般常用的方法為通過HPI(Host Port Interface)來加載和通訊。
數(shù)字信號處理器(DSP，Didital Signal Processing)，是一種具有特殊結(jié)構(gòu)的微處理器。DSP一般分為通用型和專用型兩種，通用DSP是一種可編程的DSP，適用于各種場合，為使通用型DSP具有較高的運行速度，其內(nèi)部一般都有較大的隨機存儲器(RAM)空間用來運行程序，并且其運行需要的程序通常掛接(固化)在DSP外部的主機(HOST)的存儲器中，不占用其內(nèi)部的存儲空間，使用時需要HOST將DSP的程序從存儲器中加載到DSP內(nèi)部運行。
現(xiàn)有的DSP程序的加載方法參考圖1。從圖1可知，DSP的程序加載以及DSP和HOST的通訊都通過HPI接口來進行的。圖中的HPI接口相當(dāng)于一個雙端口存儲器，對主機HOST來說，HPI接口是一個外設(shè)，主機HOST通過專門的地址和數(shù)據(jù)寄存器訪問HPI，就可以將數(shù)據(jù)搬移到DSP的存儲空間，實現(xiàn)DSP程序的加載。
現(xiàn)有方法通過HPI接口來加載DSP程序，其HPI接口的使用不夠方便，由于HPI接口實際中通常要和其它總線復(fù)用，一旦使用HPI口進行加載DSP程序或進行數(shù)據(jù)傳輸，就會導(dǎo)致其它總線的帶寬降低。但是在DSP或DSP陣列的應(yīng)用中，DSP和主機的通信可能要求有足夠的帶寬以滿足通信要求，而HPI接口的帶寬有限，使得包含DSP單板的數(shù)據(jù)處理能力會受到總的數(shù)據(jù)帶寬限制?？梢?，現(xiàn)有方法的缺點在于1、HPI接口如果同時用于加載和通信，會影響DSP與HOST的通信帶寬；2、如果HPI單獨用于DSP程序加載，DSP與主機的通信采用非HPL總線方式，會導(dǎo)致非HPI總線帶寬減半，影響通信帶寬，導(dǎo)致系統(tǒng)性能降低。例如假設(shè)DSP的HPI總線和其他總線(如60X總線)復(fù)用，如果在加載中采用HPI方式，則由于兩種總線復(fù)用，會將60X總線帶寬降低一半，而在實際使用中，60X的帶寬要比HPI寬，應(yīng)該是DSP和HOST通信中選擇的總線方式，由于在加載中使用了HPI，則60X帶寬也降低了一半，導(dǎo)致系統(tǒng)的通信帶寬比單獨使用60X總線進行通訊(也就是不使用HPI，則60X帶寬就不會降低一半)減半。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種數(shù)字信號處理器程序的加載方法，使用該方法不影響DSP與HOST的通信帶寬，并且對系統(tǒng)性能的影響也較小。
為達到上述目的，本發(fā)明提供的數(shù)字信號處理器程序的加載方法，包括下述步驟步驟1將數(shù)字信號處理器(DSP)的JTAG(聯(lián)合測試活動組)接口與主機(HOST)的通用輸入輸出(I/O)接口相互連接；步驟2主機利用JTAG接口將存儲在主機內(nèi)的DSP程序加載到DSP中。
在DSP的JTAG接口與主機的輸入輸出接口之間設(shè)置譯碼器，以便于主機為不同的DSP分別下載不同的DSP程序。
所述譯碼器的輸出端連接在DSP的JTAG接口的復(fù)位線輸入端。
所述步驟2進一步包括步驟21使DSP的JTAG接口進入空閑(IDLE)狀態(tài)；步驟22選擇DSP的在線仿真模塊(EOnCE)，使DSP的內(nèi)核(CORE)進入反匯編(DEBUG)狀態(tài)，并使能在線仿真模塊；步驟23通過在線仿真模塊的數(shù)據(jù)寄存器和內(nèi)核指令下載DSP程序。
在步驟22和步驟23之間還包括屏蔽DSP的“看門狗”程序。
由于本發(fā)明使用DSP的JTAG接口進行DSP程序的加載，避免了現(xiàn)有使用HPI接口加載DSP程序而導(dǎo)致的DSP和HOST通信帶寬不足的問題，因此使用該方法不影響DSP與HOST的通信帶寬，并且對系統(tǒng)性能的影響較小。


圖1是現(xiàn)有方法的DSP程序加載原理圖；圖2是本發(fā)明所述方法的DSP程序加載原理圖。
具體實施例方式
本發(fā)明能夠的實質(zhì)是利用DSP本身的JTAG接口，采用JTAG技術(shù)實現(xiàn)DSP程序的加載，由于不使用HPI接口，不會導(dǎo)致主機的非HPI總線帶寬減少，因此可以保證DSP和主機(HOST)的通信采用非HPI總線的高帶寬。
對于DSP來說，DSP上帶有通過JTAG接口進行操作的在線仿真模塊EOnCE(Enhanced On-Chip Emulation)，通過EOnCE模塊可以直接操作DSP的內(nèi)核(Core)，完成數(shù)據(jù)讀寫，指令運行等功能，同時，DSP程序的加載也是通過EOnCE模塊實現(xiàn)的，因此，可以通過JTAG技術(shù)加載DSP程序，在主機將DSP程序通過JTAG接口加載入DSP的片內(nèi)隨機存儲器(RAM)后，即可進入正常工作模式，完成加載啟動的過程。
DSP的JTAG接口具有下述信號TRST測試復(fù)位輸入信號；TCK測試時鐘輸入信號；TMS測試模式輸入信號；TDI測試數(shù)據(jù)輸入信號；TDO測試數(shù)據(jù)輸出信號。
JTAG狀態(tài)機從空閑(IDLE)狀態(tài)開始，通過使TRST信號有效而進入IDLE狀態(tài)。也可以不使用TRST信號，連續(xù)5個時鐘輸入TMS＝1也可以進入IDLE狀態(tài)。JTAG狀態(tài)機有兩條通道指令寄存器(IR)操作和數(shù)據(jù)寄存器(DR)操作。對IR的操作用于執(zhí)行標準的JTAG指令，選擇后面使用的DR寄存器組。對EOnCE的DR操作由廠家定義，基本的流程是輸入控制命令(其中包括選擇EOnCE中的寄存器)，然后根據(jù)不同的命令，讀出或者寫入數(shù)據(jù)。
下面結(jié)合附圖對本發(fā)明作進一步詳細的描述。
圖2是本發(fā)明所述方法的DSP程序加載原理圖。參考圖2，先將數(shù)字信號處理器(DSP)的JTAG(聯(lián)合測試活動組)接口與主機(HOST)的通用輸入輸出(I/O)接口相互連接，也就是將JTAG的接口信號線與HOST的I/O信號線(圖2中的GPIO0到GPIO6，上述GPIO0到GPIO6是HOST的通用I/O管腳)按照使用需要分別對應(yīng)連接。當(dāng)DSP較多時，可以選擇適合于系統(tǒng)的連接方式，如廣播方式(參考圖2)或級連方式。通常，在DSP較多時建議不要采用級聯(lián)方式，因為級聯(lián)方式的調(diào)試復(fù)雜，同時在DSP較多時，而且各DSP程序一樣，直接接成廣播方式有利于提高加載速度。在具體連接時，通常不同DSP的程序是不同的，為實現(xiàn)不同的DSP加載不同的程序，本例中在采用廣播方式連接的同時，通過控制TRST來實現(xiàn)。如果DSP數(shù)量少，可以每片單獨配置一個HOST的GPIO來控制TRST，但如果DSP數(shù)量較多，占用GPIO較多，可以采取譯碼器實現(xiàn)，也就是在DSP的JTAG接口與主機的輸入輸出接口之間設(shè)置譯碼器，以便于主機為不同的DSP分別下載不同的DSP程序。所述譯碼器的輸出端連接在DSP的JTAG接口的復(fù)位線輸入端，將輸出端和JTAG的TRST連接是為了單獨加載來使相應(yīng)的DSP進入JTAG加載模式(IDLE)開始加載，而其它DSP不會進入加載模式，不會被加載，從而實現(xiàn)每個DSP單獨加載程序)。如果在實際應(yīng)用中，DSP加載相同程序或不同的程序情況都可能，還可以采取跳線方式，或適當(dāng)邏輯實現(xiàn)TRST的控制，以達到加載速度快或?qū)崿F(xiàn)不同程序加載的要求。
在完成上述連接后，主機即可利用DSP的JTAG接口將存儲在主機內(nèi)的DSP程序加載到DSP中。該過程具體包括下述步驟步驟1首先初始化JTAG接口，將HOST的GPIO設(shè)置為對應(yīng)的輸入輸出功能。
步驟2使JTAG的TRST有效，JTAG狀態(tài)進入IDLE態(tài)。
步驟3IR控制命令使用選擇在線仿真模塊的命令(CHOOSE_EONCE)來選擇DSP中的EOnCE。
步驟4IR控制命令使用請求反回匯編命令(REQUEST_DEBUG)產(chǎn)生一個反匯編(DEBUG)信號，使EOnCE內(nèi)核進入DEBUG狀態(tài)，同時使能EOnCE模塊，使后面的輸入和輸出操作都選擇EOnCE的數(shù)據(jù)寄存器。
步驟5通過JTAG接口控制DSP內(nèi)核將DSP的看門狗關(guān)掉，以免在加載過程中看門狗作用，將DSP復(fù)位，使加載失敗。
步驟6通過EOnCE的數(shù)據(jù)接收寄存器和運行內(nèi)核指令實現(xiàn)DSP程序的下載。
步驟7通過運行內(nèi)核指令和EOnCE的數(shù)據(jù)發(fā)送寄存器實現(xiàn)對下載的程序數(shù)據(jù)進行校驗。
最后，在DSP程序加載完成后，將DSP內(nèi)核的模式改為正常模式，從地址0處開始運行程序。
需要說明的是，通過使TRST信號有效可以使JTAG狀態(tài)機進入IDLE狀態(tài)，或連續(xù)5個時鐘輸入TMS＝1也可以使其進入IDLE態(tài)。由于JTAG只有在進入IDLE態(tài)之后才會有狀態(tài)機的遷移，才可以通過JTAG口來加載數(shù)據(jù)。因此為了實現(xiàn)單個DSP程序的加載，首先是控制DSP進入IDLE狀態(tài)。這可以通過控制TRST實現(xiàn)，也可以通過控制TMS實現(xiàn)，圖2是采取的控制TRST來實現(xiàn)的方式，當(dāng)然采取控制TMS的方式也可以實現(xiàn)，與圖2相比只不過不能采用譯碼器，需要每個DSP的TMS單獨與一個GPIO連接，單獨控制TMS連續(xù)出現(xiàn)5個1。
權(quán)利要求
1.一種數(shù)字信號處理器程序的加載方法，包括下述步驟步驟1將數(shù)字信號處理器(DSP)的JTAG(聯(lián)合測試活動組)接口與主機(HOST)的通用輸入輸出(I/O)接口相互連接；步驟2主機利用JTAG接口將存儲在主機內(nèi)的DSP程序加載到DSP中。
2.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器程序的加載方法，其特征在于在DSP的JTAG接口與主機的輸入輸出接口之間設(shè)置譯碼器，以便于主機為不同的DSP分別下載不同的DSP程序。
3.根據(jù)權(quán)利要求2所述的數(shù)字信號處理器程序的加載方法，其特征在于所述譯碼器的輸出端連接在DSP的JTAG接口的復(fù)位線輸入端。
4.根據(jù)權(quán)利要求1、2或3所述的數(shù)字信號處理器程序的加載方法，其特征在于，所述步驟2進一步包括步驟21使DSP的JTAG接口進入空閑(IDLE)狀態(tài)；步驟22選擇DSP的在線仿真模塊(EOnCE)，使DSP的內(nèi)核(CORE)進入反匯編(DEBUG)狀態(tài)，并使能在線仿真模塊；步驟23通過在線仿真模塊的數(shù)據(jù)寄存器和內(nèi)核指令下載DSP程序。
5.根據(jù)權(quán)利要求4所述的數(shù)字信號處理器程序的加載方法，其特征在于，在步驟22和步驟23之間還包括屏蔽DSP的“看門狗”程序。
全文摘要
本發(fā)明公開了一種數(shù)字信號處理器程序的加載方法，該方法將數(shù)字信號處理器(DSP)的JTAG(聯(lián)合測試活動組)接口與主機(HOST)的通用輸入輸出(I/O)接口相互連接，具體連接時，在DSP的JTAG接口與主機的輸入輸出接口之間設(shè)置譯碼器，以便于主機為不同的DSP分別下載不同的DSP程序，所述譯碼器的輸出端連接在DSP的JTAG接口的復(fù)位線輸入端，在完成上述連接后，主機即可利用JTAG接口將存儲在主機內(nèi)的DSP程序加載到DSP中。采用上述方案使用該方法不影響DSP與HOST的通信帶寬，并且對系統(tǒng)性能的影響較小。
文檔編號G06F9/445GK1490721SQ02147639
公開日2004年4月21日 申請日期2002年10月18日 優(yōu)先權(quán)日2002年10月18日
發(fā)明者昝永祥, 楊春旭 申請人:華為技術(shù)有限公司