專利名稱：集成電路和使用它的信息處理裝置的制作方法
技術(shù)領域：
本發(fā)明涉及用于個人計算機和工作站等一系列信息處理裝置的部件的LSI技術(shù)，特別涉及在一片芯片上集成處理器、存儲器、各種周邊功能模塊等的多種功能的LSI內(nèi)部總線結(jié)構(gòu)及其控制方法。
以四數(shù)據(jù)周期的突發(fā)寫入為例說明以往的同步式總線傳輸方式，則如圖8所示。圖8是以往總線的突發(fā)寫入定時圖(傳輸目的地模塊端的緩沖器為空的狀態(tài))。圖8中，801是用于進行同步傳輸?shù)南到y(tǒng)時鐘信號，802是從傳輸源模塊(總線主控制器)通過總線模塊，把地址/數(shù)據(jù)傳送到傳輸目的地(從屬部件)的地址/數(shù)據(jù)(A/D)信號，803是表示地址/指令有效期間的地址有效(ADV-N)信號，804是表示數(shù)據(jù)有效期間的數(shù)據(jù)有效(DTV-N)信號，805是指定傳輸種類等的指令(CMD)信號，806是讓傳輸源模塊(總線主控制器)知道總線模塊接收傳輸?shù)拇_認(ACK-N)信號，807是傳輸目的地模塊(從屬部件)因本身模塊內(nèi)部的緩沖器滿負荷而成為不可接收的狀態(tài)，然后請求傳輸源模塊(總線主控制器)再次進行的再試信號(RTY-N)信號。
作為傳輸源的總線主控制器與系統(tǒng)時鐘801同步地在總線上發(fā)送傳輸?shù)刂泛蛡鬏斨噶?。此時，總線主控制器通過斷言地址有效信號803指定地址/指令周期。然后，從傳輸目的地的從屬模塊對總線主控制器，通過確認信號806，傳送確實接收地址/指令周期的報告。接收其的總線主控制器與系統(tǒng)時鐘801同步，在四個連續(xù)的數(shù)據(jù)周期總線上發(fā)送，結(jié)束數(shù)據(jù)傳輸。此時，作為數(shù)據(jù)周期，用數(shù)據(jù)有效信號804來指定。
另一方面，近年來，LSI集成度提高，在一個芯片上可同時集成構(gòu)成處理器、存儲器、各種周邊功能模塊等系統(tǒng)的多個功能。在這種情況下，上述總線作為片上總線，認為可置于LSI內(nèi)部。在LSI內(nèi)部設置總線的優(yōu)點可例舉出各模塊的接口電路可公共化，各種功能模塊向其它LSI的流用容易化等。
把總線作為片上總線置于LSI內(nèi)部的以往例有美國專利USP5761516。
一般來說，在使用上述那樣的總線的系統(tǒng)中，由于傳輸目的地模塊的緩沖器滿負荷，產(chǎn)生總線中的等待，有降低系統(tǒng)性能的問題。圖9示出以四數(shù)據(jù)周期的突發(fā)寫入為例來進行的說明。
圖9是以往總線突發(fā)寫入定時圖(傳輸目的地模塊側(cè)緩沖器為滿負荷狀態(tài))。圖9中，901是進行同步傳輸?shù)南到y(tǒng)時鐘信號，902是從傳輸源模塊(總線主控制器)通過總線模塊，把地址/數(shù)據(jù)傳送到傳輸目的地(從屬部件)的地址/數(shù)據(jù)(A/D)信號，903是表示地址/指令有效期間的地址有效(ADV-N)信號，904是表示數(shù)據(jù)有效期間的數(shù)據(jù)有效(DTV-N)信號，905是指定傳輸種類等的指令(CMD)信號，906是讓傳輸源模塊(總線主控制器)知道總線模塊接收傳輸?shù)拇_認(ACK-N)信號，907是傳輸目的地模塊(從屬部件)因本身模塊內(nèi)部的緩沖器滿負荷而成為不可接收的狀態(tài)，然后請求傳輸源模塊(總線主控制器)再次進行的再試信號(RTY-N)信號。作為傳輸源的總線主控制器與系統(tǒng)時鐘901同步地在總線上發(fā)送傳輸?shù)刂泛蛡鬏斨噶睢４藭r，總線主控制器通過斷言地址有效信號903來指定地址/指令周期。
其中，在因傳輸目的地的從屬模塊內(nèi)的緩沖器滿負荷，成為不可接收上述傳輸?shù)臓顟B(tài)的情況下，從屬模塊用再試請求(RTY-N)信號907對總線主控制器請求再次進行傳輸。經(jīng)過一定時間之后，總線主控制器再次起動總線上的傳輸，如果傳輸目的地的從屬模塊內(nèi)的緩沖器滿負荷，來自從屬部件的確認報告接收(再試請求)之后，進行四周期的突發(fā)寫入傳輸，完成傳輸。其中，由于總線配備再試協(xié)議，因而總線主控制器占有總線而原樣等待，不會妨礙其它傳輸。但是，接收再試請求后，不能接收傳輸源模塊的傳輸，仍然存在傳輸源模塊的處理不能先進行的問題。
本發(fā)明的目的在于，在使用片上總線的LSI系統(tǒng)中，可防止因傳輸目的地模塊的緩沖器狀態(tài)而使總線轉(zhuǎn)輸?shù)却?，傳輸源的模塊不能進行下一次的處理。
本發(fā)明中，在LSI片上總線的傳輸路徑上設置在與總線連接的各模塊的傳輸中可以公共使用的傳輸緩沖器及其控制部。
即使因傳輸目的地的從屬模塊內(nèi)的緩沖器滿負荷，不能接收以上的傳輸，該總線主控制器也可將數(shù)據(jù)暫時傳輸?shù)絃SI片上總線上的各模塊公共使用的緩沖器，進行下一次處理。因此，由于總線主控制器不必根據(jù)從屬模塊(傳輸目的地)側(cè)的緩沖器狀態(tài)來等傳輸進行，因而可提高系統(tǒng)的總處理性能。
圖2是采用本發(fā)明的片上總線的系統(tǒng)LSI的方框圖。
圖3是采用本發(fā)明的片上總線的系統(tǒng)LSI的內(nèi)部結(jié)構(gòu)方框圖。
圖4是在芯片上實現(xiàn)非芯片上的采用縱橫開關的總線結(jié)構(gòu)的系統(tǒng)LSI內(nèi)部結(jié)構(gòu)的方框圖。
圖5是表示本發(fā)明的片上總線地址分配的地址空間表。
圖6是本發(fā)明的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為空狀態(tài))。
圖7是本發(fā)明的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為滿負荷狀態(tài))。
圖8是以往例的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為空狀態(tài))。
圖9是以往例的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為滿負荷狀態(tài))。


圖10是表示本發(fā)明的片上總線的連接關系的連接圖。
圖11是表示本發(fā)明的片上總線的傳輸順序的流程圖。
圖12是表示以往的片上總線的傳輸順序的流程圖。
圖13是表示本發(fā)明一實施例的內(nèi)部總線分級結(jié)構(gòu)的方框圖。
圖14是表示本發(fā)明的總線中斷的內(nèi)部結(jié)構(gòu)的方框圖。
發(fā)明的實施例利用圖1至圖12說明本發(fā)明的實施例。圖1是使用采用本發(fā)明的片上總線的系統(tǒng)LSI的信息處理裝置的方框圖，圖2是采用本發(fā)明的片上總線的系統(tǒng)LSI的方框圖，圖3是采用本發(fā)明的片上總線的系統(tǒng)LSI的內(nèi)部結(jié)構(gòu)方框圖，圖4是在芯片上實現(xiàn)非芯片上的采用縱橫開關的總線結(jié)構(gòu)的系統(tǒng)LSI內(nèi)部結(jié)構(gòu)的方框圖，圖5是表示本發(fā)明的片上總線地址分配的地址空間表，圖6是本發(fā)明的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為空狀態(tài))，圖7是本發(fā)明的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為滿負荷狀態(tài))，圖8是以往例的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為空狀態(tài))，圖9是以往例的片上總線的突發(fā)寫入定時圖(接收側(cè)緩沖器為滿負荷狀態(tài))，圖10是表示本發(fā)明的片上總線的連接關系的連接圖，圖11是表示本發(fā)明的片上總線的傳輸順序的流程圖，圖12是表示以往的片上總線的傳輸順序的流程圖。
圖1中，101是采用本發(fā)明的片上總線的系統(tǒng)LSI,102是主存儲裝置，103是ROM,104是在系統(tǒng)總線109和I/O總線110之間進行協(xié)議變換的總線適配器，105是用于通信的模塊，106、107是輸入輸出裝置，108是片上總線，109是系統(tǒng)總線，110是I/O總線，111是包含存儲器管理單元(MMU)和超高速緩沖存儲器的CPU模塊，112是片上的DRAM模塊，113是圖形模塊，114是MPEG(活動圖像專家組)譯碼器模塊，115是外部總線(系統(tǒng)總線)接口模塊，116是DSP(數(shù)字信號處理器)模塊，從117至122是向片上總線108的公共接口。
圖2中，201是作為系統(tǒng)LSI內(nèi)部的模塊的模塊A,202是模塊B,203是模塊C,204是模塊D,205是模塊E,206是模塊F,207是模塊G,208是模塊H,209是片上總線的縱橫開關部，210是縱橫開關控制部，211是設置于縱橫開關內(nèi)部的緩沖器部，從212到219分別是從模塊A到模塊H的片上總線接口部，從220到227是片上總線的模塊接口部。
圖3中，301、302是在總線模塊108內(nèi)的傳輸路徑上設置的傳輸用緩沖器，303、305、307、309分別是模塊A、B、C、D的數(shù)據(jù)輸出緩沖器，304、306、308、310分別是模塊A、B、C、D的數(shù)據(jù)輸入緩沖器，311、313、315、317分別是來自模塊A、B、C、D的數(shù)據(jù)輸出線，312、314、316、318分別是向模塊A、B、C、D的數(shù)據(jù)輸入線，319是不通過緩沖器301的旁路線，320是不通過緩沖器302的旁路線，從321到328是構(gòu)成縱橫開關的選擇器，從329到336是來自決定數(shù)據(jù)路徑的縱橫開關控制部210的控制線。
如圖3所示，通過在模塊之間設置多個共用的傳輸用緩沖器，可對傳輸用緩沖器并聯(lián)地進行輸入輸出操作。
圖4中，401、402、403、404分別是模塊A、B、C、D的輸入數(shù)據(jù)用緩沖器，從405到412是構(gòu)成縱橫開關的選擇器，從413到420是來自決定數(shù)據(jù)路徑的縱橫開關控制部210的控制線。
圖5中，501是模塊A的地址空間，502是模塊B的地址空間，503是模塊C的地址空間，504是模塊D的地址空間。
圖6中，601是進行同步傳輸?shù)南到y(tǒng)時鐘信號，602是把地址/數(shù)據(jù)從傳輸源模塊(總線主控制器)傳輸?shù)娇偩€模塊108的地址/數(shù)據(jù)(A/D-1)信號，603是表示地址/指令有效期間的地址有效(ADV-N)信號，604是表示數(shù)據(jù)有效期間的數(shù)據(jù)有效(DTV-N)信號，605是指定傳輸種類等的指令(CMD)信號，606是把總線模塊108接收傳輸之事通知傳輸源模塊(總線主控制器)的確認(ACK-N)信號，607是讓總線模塊108知道傳輸目的地模塊(從屬部件)因本身模塊內(nèi)部的緩沖器滿載而處于不可接收狀態(tài)的緩沖器滿負荷(BFL-N)信號，608是從總線模塊108把地址/數(shù)據(jù)傳輸?shù)絺鬏斈康牡啬K(從屬部件)的地址/數(shù)據(jù)(A/D-2)信號。
圖7中，701是同步進行傳輸?shù)南到y(tǒng)時鐘信號，702是從傳輸源模塊(總線主控制器)把地址/數(shù)據(jù)傳輸?shù)娇偩€模塊108的地址/數(shù)據(jù)(A/D-1)信號，703是表示地址/指令有效期間的地址有效(ADV-N)信號，704是表示數(shù)據(jù)有效期間的數(shù)據(jù)有效(DTV-N)信號，705是指定傳輸種類等的指令(CMD)信號，706是讓傳輸源模塊(總線主控制器)知道總線模塊108已接收傳輸?shù)拇_認(ACK-N)信號，707是讓總線模塊108知道傳輸目的地模塊(從屬部件)因本身模塊內(nèi)部的緩沖器滿載而處于不可接收的狀態(tài)的緩沖器滿負荷(BFL-N)信號，708是從總線模塊把地址/數(shù)據(jù)傳輸?shù)絺鬏斈康牡啬K(從屬部件)的地址/數(shù)據(jù)(A/D-2)信號。
圖10中，1001是模塊A與總線模塊108之間的指令信號，1002是模塊A與總線模塊108之間的緩沖器滿負荷信號，1003是模塊A與總線模塊108之間的確認信號，1004是模塊A與總線模塊108之間的數(shù)據(jù)有效信號，1005是模塊A與總線模塊108之間的地址有效信號，1006是從模塊A到總線模塊108的地址/數(shù)據(jù)信號，1007是從總線模塊108到模塊A的地址/數(shù)據(jù)信號，1008是模塊B與總線模塊108之間的指令信號，1009是模塊B與總線模塊108之間的緩沖器滿負荷信號，1010是模塊B與總線模塊108之間的確認信號，1011是模塊B與總線模塊108之間的數(shù)據(jù)有效信號，1012是模塊B與總線模塊108之間的地址有效信號，1013是從模塊B到總線模塊108的地址/數(shù)據(jù)信號，1014是從總線模塊108到模塊B的地址/數(shù)據(jù)信號。
首先，說明系統(tǒng)構(gòu)成。圖1是采用本發(fā)明的片上總線的系統(tǒng)LSI用的信息處理裝置的方框圖，在系統(tǒng)總線109上連接采用本發(fā)明的片上總線的系統(tǒng)LSI(內(nèi)置周邊功能模塊的處理器)、主存儲裝置102、ROM103、通信模塊105，并且通過總線適配器104，連接I/O總線110上的多個輸入輸出裝置106、107。系統(tǒng)LSI內(nèi)的CPU模塊、DRAM模塊、圖形模塊等各模塊都具有公共的接口部(117、116等)，都與片上總線108連接。圖2是表示系統(tǒng)LSI101內(nèi)部結(jié)構(gòu)的方框圖。
本實施例中系統(tǒng)LSI內(nèi)部的片上總線為由多個選擇器構(gòu)成的縱橫開關結(jié)構(gòu)，并且在其內(nèi)部，設有與總線連接的在各模塊傳輸數(shù)據(jù)等中共用的傳輸緩沖器。本說明書中，把這些(還包含控制部210)統(tǒng)稱為總線模塊108。其中，縱橫開關具有對于一個以上的輸入選擇一個輸出的功能?？偩€模塊中包括控制縱橫開關的傳輸路徑以及傳輸定時的縱橫開關控制部210。圖3表示總線模塊108內(nèi)部的數(shù)據(jù)流動。
此外，由于本發(fā)明的總線是縱橫開關結(jié)構(gòu)，因而如圖5所示，預先分配各模塊的地址空間。其中，圖3中，考慮模塊A(201)相對于模塊C(203)實行突發(fā)寫入(四數(shù)據(jù)周期)傳輸?shù)那闆r。如圖6的定時圖所示，模塊A把分配給模塊C的地址和指定突發(fā)寫入傳輸?shù)闹噶钶敵龅娇偩€上(A/D-1適用于圖3的數(shù)據(jù)輸出線311，定時是圖6的602)(1102)。其中，用地址有效(ADV-N)信號603指定地址/指令周期。在總線模塊108的路由中，通過總線信號線(圖10的1008、1011、1012、1013)接收突發(fā)寫入訪問請求的模塊C，把作為其接收報告的確認(ACK-N)606通過總線模塊108傳輸?shù)侥KA(1103)。
同時，模塊C利用緩沖器(BFL-N)信號607，讓模塊A知道本模塊內(nèi)部的傳輸接收緩沖器的空狀態(tài)(1104)。圖6表示在模塊C內(nèi)部的緩沖器有空，處于可接收傳輸狀態(tài)的情況。此時，圖3內(nèi)的縱橫開關控制部108進行控制，控制選擇器324、322、327，經(jīng)由數(shù)據(jù)輸出線311、不通過總線模塊內(nèi)的傳輸路徑上設置的傳輸用緩沖器302的旁路線320、數(shù)據(jù)輸入線316，傳輸數(shù)據(jù)(1105)。
另一方面，圖7表示在模塊C中，其模塊內(nèi)部的緩沖器不空，處于不可接收狀態(tài)的定時圖。通過總線信號線(圖10的1008、1011、1012、1013)接收突發(fā)寫入訪問請求的模塊C，把作為其接收報告的確認(ACK-N)706通過總線模塊108傳輸?shù)侥KA，同時利用緩沖器(BFL-N)信號707，讓模塊A知道該模塊內(nèi)部的傳輸接收緩沖器處于不可接收狀態(tài)(1106)。
在這種情況下，圖3內(nèi)的縱橫開關控制部201進行控制，控制選擇器324、322、327，經(jīng)由數(shù)據(jù)輸出線311、在總線模塊內(nèi)的傳輸路徑上設置的傳輸用緩沖器302、數(shù)據(jù)輸入線316，傳輸數(shù)據(jù)。其中，在傳輸用緩沖器302上按地址/數(shù)據(jù)信號(A/D-1)702的定時寫入數(shù)據(jù)。對于模塊C，等待緩沖器滿負荷(BFL-N)信號707被取消(1107)，按地址/數(shù)據(jù)信號(A/D-2)708的定時，通過總線模塊108，進行數(shù)據(jù)寫入(1108)。圖11用流程圖來表示這一連串的動作。
這里，比較一下在上述說明的具有公共傳輸用緩沖器的情況下與不具有傳輸用緩沖器的情況下的傳輸控制例。圖4表示不具有傳輸緩沖器情況的總線結(jié)構(gòu)。其中，圖4表示在芯片上實現(xiàn)使用縱橫開關的總線結(jié)構(gòu)的系統(tǒng)LSI的總線模塊108的內(nèi)部數(shù)據(jù)流動。
圖4中，考察模塊A在模塊C中突發(fā)寫入(四數(shù)據(jù)周期)的情況。如圖8的定時圖所示，模塊A輸出指定模塊C的地址和突發(fā)寫入的指令。其中，用地址有效(ADV-N)信號803指定地址/指令周期。通過來自總線模塊108的總線控制信號，接收突發(fā)寫入訪問請求的模塊C，通過總線模塊108，把作為其接收報告的確認(ACK-N)806傳輸?shù)侥KA。
圖8表示該模塊內(nèi)部的緩沖器有空，處于可接收傳輸狀態(tài)的情況。此時，圖4內(nèi)的縱橫開關控制部210控制選擇器(例如405、411路由)，對通過數(shù)據(jù)輸出線311、數(shù)據(jù)輸入線316傳輸數(shù)據(jù)的路徑進行控制。另一方面，圖9表示在模塊C中，其模塊內(nèi)部的緩沖器不空，處于不可接收狀態(tài)的情況。
如圖9的定時圖所示，模塊A輸出指定模塊C的地址和突發(fā)寫入的指令(1202,1203)。其中，用地址有效(ADV-N)信號903指定地址/指令周期。通過來自總線模塊108的總經(jīng)控制信號接收突發(fā)寫入訪問請求的模塊C，用再試請求信號(RTY-N)907讓模塊A知道該模塊內(nèi)部的緩沖器沒空，已處于不可接收的狀態(tài)(1204)。通過再試請求，傳輸被拒絕的模塊A，在一定期間之后再次起動傳輸。
在模塊C側(cè)的緩沖器有空，有作為接收報告的肯定(ACK-N)應答906時，圖4內(nèi)的縱橫開關控制部210控制選擇器405、411(例如405、411路由)，進行總線控制，以通過數(shù)據(jù)輸出線311、數(shù)據(jù)輸入線316傳輸數(shù)據(jù)，實現(xiàn)向模塊C的數(shù)據(jù)傳輸(1205)。圖12示出這一連串控制的流程圖。
在印刷基板上安裝某一以往總線的情況下，只有總線本身在基板上的布線。為此，在總線上設置按本方式的緩沖器，即意味著追加LSI部件。為此，通常在象本發(fā)明那樣設計緩沖器的情況下，在與總線連接的所有模塊的總線接口部(接收側(cè))上內(nèi)裝緩沖器。結(jié)果，產(chǎn)生在以往基板上的總線情況的模塊門數(shù)增多的問題。
與此相對，按照本發(fā)明，如果把總線的布線部作為總線模塊108，在其中設置可共用的緩沖器，可防止增加不必要的布線部。這是由于全模塊同時傳輸?shù)那闆r很少，通常，可內(nèi)裝比較總線使用率的緩沖器(例如，如果使用率為50％，那么為全模塊具有緩沖器的情況下的緩沖器容量的一半)。
本實施例中，示出總線結(jié)構(gòu)為縱橫開關的結(jié)構(gòu)，但即使是分時使用共用母線的常規(guī)總線的形態(tài)也沒有任何妨礙。
按照本發(fā)明，例如，即使是在作為傳輸目的地的從屬部件模塊內(nèi)的緩沖器滿負荷，不接收以上傳輸狀態(tài)的情況下，總線主控制器也可把數(shù)據(jù)傳輸?shù)皆O置于LSI的片上總線上的傳輸緩沖器。作為傳輸源的總線主控制器，盡管在從屬部件內(nèi)部的緩沖器為空的狀態(tài)，但也不必等待傳輸，因而有提高系統(tǒng)總處理性能的效果。
并且，本發(fā)明具有提高LSI頻率的效果。近年來，LSI處理的微細化進一步發(fā)展，由于增大布線容量，門延遲的布線延遲成為問題。因此，在芯片的角部并且在對角上配置的模塊間的傳輸，很有可能成為芯片全體的關鍵路徑。(這時，布線長度是芯片一邊長度的大約2倍。)因此，通過把總線模塊108安裝于芯片中央，內(nèi)裝的緩沖器中一旦中繼，布線長度可以為約二分之一，作為關鍵路徑的對策，可以有效利用本方式。即，從提高頻率的觀點來看是有效的。
此外，與印刷基板上安裝的以往總線相比，本發(fā)明在片上總線上設置共用緩沖器，可縮短布線長度，因而可降低布線延遲。
圖1的信息處理裝置內(nèi)部的結(jié)構(gòu)要素根據(jù)其應用產(chǎn)品而不同。作為典型例，可例舉出有線TV和衛(wèi)星傳輸用的STB(置頂盒)、小型攜帶終端、互連網(wǎng)專用終端等。在STB中，作為內(nèi)置于系統(tǒng)LSI101中的模塊，除DRAM、DMA(直接存取)控制器和基本I/O之外，可考慮MPEG解碼器、TV輸出機構(gòu)。在系統(tǒng)總線109上，除ROM和主存儲裝置之外，還必須有作為通信用模塊的有線調(diào)制解調(diào)器或衛(wèi)星調(diào)諧器。
此外，在I/O總線110上，作為選擇，可考慮印刷接口、硬盤裝置等。另一方面，作為小型攜帶終端，作為內(nèi)置于系統(tǒng)LSI101內(nèi)的模塊，除DRAM、DMA(直接存取)控制器、基本I/O之外，可考慮帶有加速器的LCD(液晶)控制器。在系統(tǒng)總線109上，除ROM和主存儲裝置之外，可考慮調(diào)制解調(diào)器、PC卡接口、FD(軟盤接口)等，為了小型化，認為不必根據(jù)不同場合來設置I/O總線110。
作為互連網(wǎng)專用終端，作為內(nèi)置于系統(tǒng)LSI101內(nèi)的模塊，除DRAM、DMA(直接存取)控制器、基本I/O之外，可考慮帶有加速器的圖形控制器。在系統(tǒng)總線109上，除ROM和主存儲裝置之外，作為通信模塊，必須有以太網(wǎng)(辦公用)或調(diào)制解調(diào)器(家庭用)接口。此外，在I/O總線110上，可考慮打印接口、硬盤裝置等。
再有，本發(fā)明考慮在打印基盤上設置共用緩沖器的情況。
圖13是本發(fā)明第一實施例的內(nèi)部總線分層結(jié)構(gòu)的方框圖，圖14是展示圖13中總線復示器的內(nèi)部結(jié)構(gòu)的方框圖。圖13中，1301是把圖1中片上總線108分離為兩個的總線復示器，1302是在被總線復示器分離為兩個的片上總線中，連接CPU模塊和外部總線接口一側(cè)的片上總線，1303是在被總線復示器分離為兩個的片上總線中，未連接CPU模塊和外部總線接口一側(cè)的片上總線，1304是用于連接片上總線1303與芯片上的低速I/O總線的總線適配器，1305是芯片上的低速I/O總線，1306、1307是低速I/O。圖14中，1401是片上總線1302的接口，1402是片上總線1303的接口，1403是傳輸緩沖器部，1404是來自片上總線1302側(cè)的傳輸接收控制部，1405是向片上總線1302側(cè)的傳輸發(fā)射控制部，1406是向片上總線1303側(cè)的傳輸發(fā)射控制部，1407是來自片上總線1303側(cè)的傳輸發(fā)射控制部，1408是從片上總線1302到片上總線1303傳輸時的傳輸用緩沖器(包括地址、數(shù)據(jù)、傳輸控制信息)，1409是從片上總線1303到1302傳輸時的傳輸用緩沖器(包括地址、數(shù)據(jù)、傳輸控制信息)，1410是從片上總線1302到總線復示器1301的輸入線，1411是從總線復示器1301到片上總線1302的輸出線，1412是從片上總線1303到片上總線1301的輸入線，1413是從總線復示器1301到片上總線1303的輸出線。
這里，考慮進一步提高該系統(tǒng)LSI的工作頻率的方式。作為阻礙LSI的工作頻率提高的要因，有總線上連接的模塊的個數(shù)。在總線上連接的模塊的個數(shù)越少，就越能使布線延遲縮短和縱橫開關的理論規(guī)模小型化，結(jié)果，可提高工作頻率。因此，用總線復示器把片上總線分離為兩個以上，認為可部分提高頻率。例如，連接8個模塊，用總線復示器可把按100MHz動作的片上總線分離成2個模塊和6個模塊。由此，如果2個模塊側(cè)的片上總線包含總線復示器，那么實際3個模塊、6個模塊側(cè)的片上總線變成為需要7模塊的負荷。因此，6模塊側(cè)的片上總線不怎么改變條件，但2模塊側(cè)的片上總線減少模塊負荷的部分，可提高頻率。當然，其中在從2模塊側(cè)的片上總線把數(shù)據(jù)傳輸?shù)?模塊側(cè)的片上總線的情況下，對應1次傳輸?shù)拈_銷增加，有等待時間變長的問題。因此，必須充分地注意模塊的分配。圖13中，用總線復示器，把主片上總線分離成2個(片上總線1302和1303)。然后，在片上總線1302側(cè)，CPU模塊111僅和外部總線接口115連接。另一方面，其它功能模塊與片上總線1303側(cè)連接。其中，在片上總線1302中包含總線復示器，由于只連接3個模塊，因而與片上總線分離前相比可提高頻率。即，CPU和外部存儲器之間的傳輸可高速化，提高系統(tǒng)的處理性能。另一方面，CPU和外部存儲器以及片上總線1303上的模塊之間存在傳輸?shù)却龝r間變長之類的問題，但可以認為，與CPU和主存儲器之間的傳輸請求性能相比，向周邊模塊的傳輸請求性能較低的情況較多，此外，CPU與主存儲器之間的傳輸比率高的系統(tǒng)較多，可提高系統(tǒng)總性能的情況較多。通常，由于總線復示器中的同步化的損失小，最好片上總線1302和1303的頻率之比為1∶1、2∶1、4∶1等整數(shù)比。此外，由于性能低的I/O，因而最好準備低速I/O總線1305等，用總線適配器連接。此外，圖14表示總線復示器的內(nèi)部結(jié)構(gòu)。
按照本發(fā)明，例如，即使是傳輸目的地的從屬模塊內(nèi)的緩沖器滿負荷，不接收以上的傳輸?shù)臓顟B(tài)的情況，總線主控制器也可將數(shù)據(jù)傳輸?shù)絃SI的片上總線上設置的傳輸緩沖器。為此，可減少一次信息傳輸中獨占總線的時間，可高效率地使用總線。此外，無論從屬部件內(nèi)部的緩沖器是否處于空狀態(tài)，但傳輸源的總線主控制器都不必等待使用總線的傳輸，具有可提高系統(tǒng)總處理性能的效果。
作為本發(fā)明的效果，使用總線復示器把片上總線分離為兩個以上，具有可部分提高頻率，提高系統(tǒng)總性能的效果。
權(quán)利要求
1．一種集成電路，裝載多個功能模塊，在連接所述多個功能模塊的總線上，配置共用緩沖器，以存儲在所述多個功能模塊中的任一個功能模塊之間傳輸?shù)膫鬏斝畔ⅰ?br> 2．如權(quán)利要求1所述的集成電路，所述共用緩沖器根據(jù)所述傳輸信息的傳輸目的地模塊的緩沖器可否接收，而變?yōu)槭欠翊鎯λ鰝鬏斝畔⒌臓顟B(tài)。
3．如權(quán)利要求2所述的集成電路，在總線上設置一個部件，該部件在來自所述傳輸目的地模塊的信號表示所述傳輸目的地模塊的緩沖器可以接收的情況下，選擇向所述傳輸目的地模塊傳輸信息的路徑，在所述傳輸目的地模塊的緩沖器不能接收的情況下，選擇將所述傳輸信息存儲到所述共用緩沖器的傳輸路徑。
4．如權(quán)利要求1所述的集成電路，所述傳輸信息的傳輸目的地的傳輸目的地模塊的緩沖器是在可以接收傳輸?shù)那闆r下傳輸所述傳輸信息的緩沖器，具有迂回所述共用緩沖器的信號線。
5．如權(quán)利要求1所述的集成電路，具有將所述總線中的共用緩沖器配置成可分別鄰接該集成電路內(nèi)部的所述多個功能模塊的所述總線。
6．如權(quán)利要求1所述的集成電路，具有一個部件，所述部件在所述傳輸目的地模塊的信息接收緩沖器不可接收傳輸?shù)那闆r下，從傳輸目的地模塊向傳輸源模塊傳遞不可傳輸?shù)男畔ⅰ?br> 7．一種集成電路，在多個功能模塊之間傳輸信息的總線上設置傳輸路徑控制部件，該部件包括控制部，根據(jù)所述傳輸信息的傳輸目的地模塊的緩沖器是否可接收來進行傳輸路徑的選擇；共用緩沖器，根據(jù)所述控制部的選擇結(jié)果，來存儲在所述多個功能模塊之間傳輸?shù)膫鬏斝畔?；以及多個公共總線接口，進行所述多個功能模塊和所述共用緩沖器間的輸入輸出控制。
8．一種信息處理裝置，裝載多個功能模塊，在所述多個功能模塊之間進行連接的總線上，設置暫時存儲所述多個功能模塊內(nèi)的某些功能模塊之間傳輸?shù)男畔⒌墓灿镁彌_器。
9．一種半導體集成電路，裝載多個功能模塊，其中，有連接在所述多個功能模塊之間的至少兩個單芯片總線；在利用總線適配器來連接該第1總線和該第2總線的集成電路中，第1總線上連接的功能塊僅由CPU模塊、外部存儲器接口模塊、所述總線適配器這3個部分構(gòu)成。
10．如權(quán)利要求9的半導體集成電路，其中，第1總線協(xié)議和第2總線協(xié)議相同。
11．如權(quán)利要求10的半導體集成電路，其中，第1總線的工作頻率是第2總線的工作頻率的整數(shù)倍。
全文摘要
在使用片上總線的LSI系統(tǒng)中,由于在接收端模塊的緩沖器的狀態(tài),總線上的傳輸必須等待,從而阻礙發(fā)射端的模塊進行隨后的處理。對此,在LSI片上總線的傳輸路徑中提供用于暫時存儲數(shù)據(jù)的傳輸緩沖器。如果從屬模塊中或接收端的緩沖器滿負荷,以致它不能再接收任何數(shù)據(jù)時,總線主控制器可將數(shù)據(jù)傳輸?shù)狡峡偩€中的緩沖器。無論從屬側(cè)的緩沖器狀態(tài)如何,總線主控制器都不必等待傳輸數(shù)據(jù),因而可提高總的系統(tǒng)性能。
文檔編號G06F13/12GK1322318SQ00801248
公開日2001年11月14日 申請日期2000年2月14日 優(yōu)先權(quán)日1999年2月23日
發(fā)明者近藤伸和, 鈴木敬, 野口孝樹, 野野村到 申請人:株式會社日立制作所