專利名稱：與主計算機之間進行數據交換的微計算機的制作方法
技術領域：
本發(fā)明涉及備有與主計算機之間進行數據收發(fā)用的收發(fā)信緩沖器的微計算機，特別是涉及解決由與該主計算機之間進行數據交換引起的各種問題用的微計算機。
圖12是表示由現(xiàn)有的微計算機及與它連接的主計算機構成的系統(tǒng)的結構框圖。圖中25是微計算機、26是主計算機、27是中央處理器、28是ROM(只讀存儲器)、29是RAM(隨機存取存儲器)、30是進行數據的密碼化處理及編碼處理的密碼電路、31是與IC卡之間進行數據交換的IC卡接口電路、32是存儲各種數據的能再寫入的ROM、33是DMAC(直接存儲器存取控制器)、34是與主計算機26之間收發(fā)數據的主接口電路、35是8位總線寬度的內部數據總線。另外，在該圖中作為在主計算機26和主接口電路34之間收發(fā)的信息，只示出了通過8位總線寬度的外部數據總線的數據、外部讀/寫信號、外部芯片選擇(CS)信號、以及其它各種控制信號。
圖13是表示現(xiàn)有的主計算機接口電路34及其外周部分的構成的框圖。圖中36是設置在外部數據總線和內部數據總線35之間的收發(fā)信緩沖器、37是接收標志、38是輸出讀出信號的發(fā)送標志、39是輸出忙信號的就緒標志。
其次說明工作情況。
圖14是表示在現(xiàn)有的系統(tǒng)中，通過將數據寫入收發(fā)信緩沖器36中并隨著中央處理裝置27執(zhí)行的程序而進行的處理程序的流程圖。圖中在從主計算機26向具有作為從屬處理機功能的微計算機26發(fā)送數據的情況下，主接口電路34開始工作，存儲從主計算機26發(fā)送的數據。然后，ST15是參照接收標志37等判斷在收發(fā)信緩沖器36中是否有未讀取的接收數據的數據有無判斷步驟、ST36是對收發(fā)信緩沖器36進行讀出訪問的讀取步驟、ST17是根據接收標志37的值等對下一個接收數據的有無進行判斷的剩余數據有無判斷步驟。在下一個接收數據存在的情況下，程序返回ST15。
圖15是表示在現(xiàn)有的系統(tǒng)中，在中央處理裝置27中，根據在發(fā)生了向主計算機26發(fā)送數據時所執(zhí)行的程序而進行的處理程序的流程圖。圖中在從具有作為從屬處理機功能的微計算機26向主計算機26發(fā)送數據的情況下，主接口電路34開始工作，在中央處理裝置27中，將得到的數據作為發(fā)送數據寫入到收發(fā)信緩沖器36中。然后，ST18是判斷在收發(fā)信緩沖器36中是否已經有數據的數據有無判斷步驟、ST19是在無該數據的情況下，對收發(fā)信緩沖器36進行寫入訪問的寫入步驟、ST20是對下一個發(fā)送數據的有無進行判斷的剩余數據有無判斷步驟。在下一個發(fā)送數據存在的情況下，程序返回ST18。
這樣的中央處理裝置27工作時，主計算機26和微計算機25確立如下所示的信號交換，對數據進行收發(fā)。
例如，在從主計算機26向微計算機25發(fā)送數據的情況下，主計算機26把數據置位于外部數據總線上后，斷定外部芯片選擇信號呈高電平，再把外部讀/寫信號激勵成高電平。與此相反，在微計算機25中，收發(fā)信緩沖器36與外部讀/寫信號的邊同步，鎖存外部總線上的數據，確立接收標志37。然后，中央處理裝置27根據上述接收標志37，執(zhí)行圖14所示的處理程序，讀取收發(fā)信緩沖器36中保存的數據，進行規(guī)定的處理。例如，在接收了密碼化的數據的情況下，從該收發(fā)信緩沖器36向密碼電路30的密碼數據緩沖器傳輸，用該密碼電路30進行譯碼，進行此后的各種處理。
另外，在從微計算機25向主計算機26發(fā)送數據的情況下，微計算機25把數據保存在收發(fā)信緩沖器36中。與此相反，使發(fā)送標志38及就緒標志39置位。然后，主計算機26根據這些發(fā)送標志及就緒標志，進行收發(fā)信緩沖器36的讀出處理。另外，在這些工作中，上述接收標志37、發(fā)送標志38及就緒標志39對應于對收發(fā)信緩沖器36的訪問及數據保存狀態(tài)，硬件式地復位。
因為如上構成現(xiàn)有的微計算機，所以起因于與上游的主計算機26之間交換數據而產生各種問題，在使用它的系統(tǒng)中，存在工作可靠性等低的問題。
第一、在上一次收發(fā)信中發(fā)生異常，如果設置發(fā)送標志38或接收標志37不變，則不能進行下一次數據收發(fā)信。
第二、在主計算機26通過外部數據總線進行訪問時，如果就緒標志39因某些原因而被破壞(也就是如果寫入表示忙狀態(tài)的標志)，則該主計算機26一直等待到該忙標志消失，在最壞的情況下，使包含該主計算機26的系統(tǒng)全部凍結。
第三、在上述現(xiàn)有的系統(tǒng)中，因為在該寫入信號的上升邊時刻，收發(fā)信緩沖器鎖存外部數據總線上的數據，所以僅僅使用對外部系統(tǒng)總線的時鐘規(guī)定數據的保存期限(準備時間和保持時間等)的一般的主計算機，不能構成它。其結果，必須使用特別昂貴的主計算機作為主計算機26。
第四、一旦密碼化的數據接收到收發(fā)信緩沖器36中后，傳輸到密碼電路30的緩沖器中，因為在之后的譯碼處理中使用，所以與另外的數據相比，在中央處理裝置27中變換到能夠利用的形式需花費非常多的時間。
本發(fā)明就是為了解決上述這樣的課題而完成的，所以其目的在于解決由與上游的主計算機26之間交換數據引起的各種問題，獲得一種能提高在使用它的系統(tǒng)中的工作可靠性的微計算機。
本發(fā)明的微計算機是一種備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機，在該微計算機中，設置隨著從外部對上述收發(fā)信緩沖器的寫入而置位、同時隨著由上述中央處理裝置進行的收發(fā)信緩沖器的讀出而復位的接收標志；以及隨著從中央處理裝置對上述收發(fā)信緩沖器的寫而行置位、同時隨著來自外部的收發(fā)信緩沖器的讀出而復位的發(fā)送標志，上述中央處理裝置是使上述發(fā)送標志及上述接收標志復位后對上述收發(fā)信緩沖器進行訪問的裝置。
本發(fā)明的微計算機是這樣形成的，即內部數據總線及收發(fā)信緩沖器能對應于與外部數據總線的寬度的整數倍的總線，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度對收發(fā)信緩沖器進行訪問。
本發(fā)明的微計算機是一種備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機，在該微計算機中，在上述收發(fā)信緩沖器中保存著數據的情況下，設有時鐘和邏輯電路，上述時鐘測定輸出忙信號的就緒標志、以及該忙信號輸出后經過的時間，如果經過了規(guī)定時間，便輸出超時信號，上述邏輯電路在上述忙信號輸出后一直到該超時信號輸入為止的期間中向外部輸出忙信號。
本發(fā)明的微計算機是一種備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機，在該微計算機中，設有鎖存信號生成電路，它輸入外部數據總線中的收發(fā)數據用的基準時鐘信號及外部數據總線中的寫入控制信號，在寫入時間內的基準時鐘信號的邊緣時刻輸出鎖存信號，上述收發(fā)信緩沖器根據該鎖存信號，鎖存上述外部數據總線上的數據。
本發(fā)明的微計算機是一種備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機，在該微計算機中，備有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器；以及該選擇器的與一個系統(tǒng)連接的第二收發(fā)信緩沖器，設有對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路、以及由中央處理裝置寫入并根據該寫入切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接。


圖1是表示本發(fā)明的實施例1的微計算機及與它連接的主計算機構成的系統(tǒng)的結構框圖。
圖2是表示本發(fā)明的實施例1中的由主接口電路及其外圍部分的結構框圖。
圖3是表示在本發(fā)明的實施例1中中央處理裝置通過使接收標志置位為規(guī)定的值執(zhí)行的程序的流程圖。
圖4是表示在本發(fā)明的實施例1中，在中央處理裝置中發(fā)生向主計算機發(fā)送的數據時執(zhí)行的程序的流程圖。
圖5是表示本發(fā)明的實施例1中的主計算機和微計算機的信號交換的時序圖(8位)。
圖6是表示本發(fā)明的實施例1中的主計算機和微計算機的信號交換的時序圖(16位)。
圖7是表示本發(fā)明的實施例2的主接口電路及其外圍部分的結構框圖。
圖8是表示在本發(fā)明的實施例2中與就緒信號相關的各種信號的時序圖。
圖9是表示本發(fā)明的實施例3中的收發(fā)信緩沖器和其外圍部分的結構框圖。
圖10是表示在本發(fā)明的實施例3中在將外部總線上的數據保存在收發(fā)信緩沖器中時的時序圖。
圖11是表示本發(fā)明的實施例4的主接口電路及其外圍部分的結構框圖。
圖12是表示由現(xiàn)有的微計算機及與它連接的主計算機構成的系統(tǒng)的結構框圖。
圖13是表示現(xiàn)有的主接口電路及其外圍部分的結構框圖。
圖14是表示在現(xiàn)有的系統(tǒng)中中央處理裝置通過使接收標志置位為規(guī)定的值執(zhí)行的程序的流程圖。
圖15是表示在現(xiàn)有的系統(tǒng)中在中央處理裝置中發(fā)生向主計算機發(fā)送的數據時執(zhí)行的程序的流程圖。
以下說明本發(fā)明。
實施例1圖1是表示本發(fā)明的實施例1的由微計算機及與它連接的主計算機構成的系統(tǒng)的結構框圖。該系統(tǒng)是例如在通過門時進行計費的費用自動支付系統(tǒng)等中使用的系統(tǒng)。圖中1是設置在門等固定物上的微計算機、2是安裝在移動體上的主計算機、3是中央處理裝置、4是存儲該中央處理裝置3執(zhí)行的程序等的ROM(只讀存儲器、存儲裝置)、5是設定中央處理裝置3的執(zhí)行區(qū)域等的RAM(隨機存取存儲器)、6是備有密碼數據緩沖器同時對儲存在該密碼數據緩沖器內的數據進行加密處理及編碼處理的密碼電路、7是與存儲預付金額的圖中未示出的IC卡之間進行數據交換的IC卡接口電路、8是存儲各種數據的能再寫入的ROM(存儲裝置)、9是代替中央處理裝置控制這些ROM等外圍電路4～8之間的數據交換的DMAC(直接存儲器存取控制器)、10是與主計算機2之間進行數據收發(fā)的主接口電路、11是連接這些各種外圍電路4～10和中央處理裝置3的16位總線寬度的內部數據總線。另外，該圖中作為與主計算機2和主接口電路10之間收發(fā)的信息，只舉例示出了8位數據總線寬度的外部數據總線、外部卡信號、外部寫入信號、外部芯片選擇信號、以及其它各種控制信號。另外，盡管該通信接口是通過有線線路確立的，但也可以通過無線線路確立。
圖2是表示本發(fā)明的實施例1的主接口電路及其外圍部分的結構框圖。圖中12是收發(fā)信緩沖器，該收發(fā)信緩沖器12設置在外部數據總線和內部數據總線11之間，并且對應于通過外部數據總線或內部數據總線11的16位數據的保存，與外部讀出信號、外部寫入信號、外部芯片選擇信號一起輸入來自中央處理裝置的內部讀/寫信號、內部芯片選擇信號，保存外部數據總線上的8位數據或16位數據，保存內部數據總線上的8位數據或16位數據；13是連接內部數據總線11的接收標志；14是連接內部數據總線11的發(fā)送標志；15是主接口控制電路，該主接口控制電路15輸入與向上述收發(fā)信緩沖器12輸入的信號相同的信號，根據這些信號的輸入狀態(tài)，判斷訪問收發(fā)信緩沖器12的狀態(tài)和收發(fā)信緩沖器12的數據保存狀態(tài)，與此相對應，對接收標志13和發(fā)送標志14的置位/復位進行控制。另外，從外部把切換信號輸入中央處理裝置3，與此相對應，使訪問收發(fā)信緩沖器12時使用的總線寬度在8位和16位之間進行切換。
其次說明工作情況。
圖3是表示在本發(fā)明的實施例1中通過把數據寫入收發(fā)信緩沖器12中、主計算機2根據中央處理裝置3執(zhí)行的程序進行的處理程序的流程圖。圖中在從主計算機2向具有作為從屬處理機功能的微計算機1發(fā)送數據的情況下，主接口電路10開始工作，進行保存從主計算機2發(fā)送的數據的準備。因此，用主計算機2把數據寫入收發(fā)信緩沖器12中和由主接口控制電路15使接收標志13置位，禁止用收發(fā)信緩沖器12保存其它的數據。在通常工作中，如果由中央處理裝置3讀出被寫入到收發(fā)信緩沖器12中的數據，則主接口控制電路15使接收標志13復位，允許用收發(fā)信緩沖器12保存數據。每當把數據寫入收發(fā)信緩沖器12中時，主接口控制電路15使接收標志13置位?？墒?，在因異常狀態(tài)的發(fā)生而不能讀出收發(fā)信緩沖器12中的數據的情況下，接收標志13繼續(xù)置位。
因此，為了數據的讀出或寫入，在中央處理裝置3訪問收發(fā)信緩沖器12之前，在步驟ST1中，與接收標志13及發(fā)送標志14的狀態(tài)無關，主接口控制電路15根據來自中央處理裝置3的清除指令，清除接收標志13及發(fā)送標志14的值。然后，在ST2中判斷收發(fā)信緩沖器12中是否有未讀的接收數據。在沒有未讀數據的情況下，一直等待到數據被寫入收發(fā)信緩沖器12。在有未讀數據的情況下，在ST3中根據切換信號，判斷是否只只用低位的8位訪問收發(fā)信緩沖器12。因為接收數據是8位寬度，所以在只用低位的8位訪問收發(fā)信緩沖器12的情況下，在ST4中對收發(fā)信緩沖器12進行讀出訪問，同時只讀取其低位的8位數據。在ST5中根據接收標志13的值判斷下一個接收數據的有無。在沒有下一個數據的情況下，程序結束。在有下一個接收數據的情況下，程序返回ST2。
在ST3中，因為接收數據是16位寬度，所以在不只用低位的8位訪問收發(fā)信緩沖器12的情況下，在ST6中對收發(fā)信緩沖器12進行讀出訪問，同時讀取其所有的16位數據。在ST7中根據接收標志13的值，判斷下一個接收數據的有無。在沒有下一個接收數據的情況下，程序結束。在有下一個數據的情況下，程序返回SR2。
圖4是表示在本發(fā)明的實施例1中在中央處理裝置3中發(fā)生向主計算機2發(fā)送的數據時執(zhí)行的程序的流程圖。圖中在從具有作為從屬處理機功能的微計算機1向主計算機2發(fā)送數據的情況下，主接口電路10開始工作，進行保存從微計算機1發(fā)送的數據的準備。因此，如果由CPU3作成的發(fā)送數據被寫入收發(fā)信緩沖器12中，則對發(fā)送標志14置位，禁止用收發(fā)信緩沖器12保存其它的數據。如果寫入收發(fā)信緩沖器12中的數據被讀出給主計算機2，則主接口控制電路15使發(fā)送標志復位，允許用收發(fā)信緩沖器12進行數據保存。每當把數據寫入收發(fā)信緩沖器12中時，主接口控制電路15使發(fā)送標志14置位?？墒牵谟捎诋惓顟B(tài)的發(fā)生而不能讀出收發(fā)信緩沖器12中的數據的情況下，發(fā)送標志14繼續(xù)置位。
因此，為了數據的讀出或寫入，在中央處理裝置3對收發(fā)信緩沖器12進行訪問之前，在步驟ST8中，與接收標志13及發(fā)送標志14的狀態(tài)無關，主接口控制電路15根據來自中央處理裝置3的清除指令，清除接收標志13及發(fā)送標志14的值。然后，在ST9中判斷收發(fā)信緩沖器12中是否已經有數據。在緩沖器12中有數據的情況下，中央處理裝置3等待數據的讀出。在緩沖器12中沒有數據的情況下，在ST10中判斷是否只用低位的8位訪問收發(fā)信緩沖器12。在只用低位的8位訪問收發(fā)信緩沖器12的情況下，在ST11中對收發(fā)信緩沖器12進行寫入訪問，同時只寫入該低位的8位發(fā)送數據。在ST12中判斷由CPU3作成的下一個發(fā)送數據的有無。在由CPU3作成了下一個發(fā)送數據的情況下，程序返回ST9。在無下一個發(fā)送數據的情況下，程序結束。
在ST10中，在不只用低位的8位訪問收發(fā)信緩沖器12的情況下，在ST13中對收發(fā)信緩沖器12進行寫入訪問，同時寫入該所有的16位發(fā)送數據。在ST14中判斷由CPU3作成的下一個發(fā)送數據的有無。在由CPU3作成了下一個發(fā)送數據的情況下，程序返回ST9。在無下一個發(fā)送數據的情況下，程序結束。
在這樣的中央處理裝置3的工作中，如圖5及圖6所示的時序圖所示，主計算機2和微計算機1確立信號交換，收發(fā)數據。圖5(a)是從主計算機2向微計算機1發(fā)送8位數據的情況，圖5(b)是從微計算機1向主計算機2發(fā)送8位數據的情況，圖6(a)是從主計算機2向微計算機1發(fā)送16位數據的情況，圖6(b)是從微計算機1向主計算機1發(fā)送16位數據的情況。另外，圖中WR(-)是外部寫入信號、RD(-)是外部讀出信號、CS(-)是外部芯片選擇信號、外部數據[b0～b7]是外部數據總線的低位的8位數據、外部數據[b8～b16]是外部數據總線的高位的8位數據、內部數據[b0～b7]是內部數據總線11的低位8位數據、內部數據[b8～b16]是內部數據總線11的高位8位的數據。
而且，如圖5(a)所示，在從主計算機2向微計算機1發(fā)送8位數據的情況下，主計算機2把切換信號置位成高電平，同時把8位數據置位于外部數據總線上之后，斷定外部芯片選擇信號呈低電平，再把外部寫入信號激勵成低電平。
在微計算機1中，收發(fā)信緩沖器12根據外部芯片選擇信號和外部寫入信號，鎖存外部數據總線的低位數據并保存起來，主接口控制電路15對接收標志13進行置位。
然后，中央處理裝置3執(zhí)行上述圖3所示的流程。因此，通過收發(fā)信緩沖器12的讀出來清除接收標志13，并且，通過收發(fā)信緩沖器12的讀出，把保存在收發(fā)信緩沖器12中的8位數據輸出到內部數據總線11上，中央處理裝置3讀取該數據，進行規(guī)定的處理。另外，在從圖6(a)所示的主計算機2向微計算機1發(fā)送16位數據的情況下，也能對外部數據總線及內部數據總線11的高位的8位進行鎖存或讀取。在此情況下，兩次重復取入收發(fā)信緩沖器12中的8位數據，將16位數據保存在收發(fā)信緩沖器12中。除此以外相同。
另外，如圖5(b)所示，在從微計算機1向主計算機2發(fā)送8位數據的情況下，微計算機1將數據輸出給內部數據總線11的低位的8位，同時發(fā)生內部讀/寫信號及內部芯片選擇信號，把它們保存在收發(fā)信緩沖器12中。這時，主接口控制電路15也對發(fā)送標志14置位數值。
主計算機2進行收發(fā)信緩沖器12的讀出處理。首先，斷定外部芯片選擇信號呈低電平，再把外部讀出信號激勵成低電平。與此相對應，收發(fā)信緩沖器12輸出包含外部數據總線的低位的8位數據的16位數據。
在確立了這樣的信號交換的狀態(tài)下，主計算機2把外部讀出信號激勵成高電平，在該時刻讀取外部數據總線上的低位的8位數據，與此相對應，進行規(guī)定的處理。另外，在從圖6(b)所示的微計算機1向主計算機2發(fā)送16位數據的情況下，也能對外部數據總線及內部數據總線11的高位的8位進行鎖存并讀取。在此情況下，從收發(fā)信緩沖器12中兩次重復讀出8位數據，能從收發(fā)信緩沖器12中讀出16位的數據。除此以外相同。
如上所示，如果采用該實施例1，則由于在上一次通信時，例如主計算機2對收發(fā)信緩沖器12進行寫入，但在中央處理裝置3不讀它的情況，或者中央處理裝置3對收發(fā)信緩沖器12進行寫入，但主計算機2不讀它的情況下等，異常通信結束，即使在這樣的情況下，在通信之前中央處理裝置3也會通過軟復位清除發(fā)送標志14及接收標志13，所以具有能正常地進行下一次收發(fā)信的效果。另外，該軟復位意味著主接口電路15根據來自中央處理裝置3的清除指令，清除上述發(fā)送標志14及接收標志13的處理。
另外，以外部數據總線寬度的兩倍的寬度形成內部數據總線11及收發(fā)信緩沖器12，中央處理裝置3與從外部輸入的切換信號相對應，選擇外部數據總線的寬度(8)位及內部數據總線11的寬度(16)位中的一種，以該總線寬度訪問收發(fā)信緩沖器12，所以與以往那樣內部數據總線11及收發(fā)信緩沖器12都是8位的總線寬度的情況相比，至少具有能將內部處理時間縮短很多的效果。特別是因為對應于切換信號，切換中央處理裝置3訪問收發(fā)信緩沖器12用的總線寬度，所以能對應于數據的種類和使用狀態(tài)，分開使用這些總線寬度，與用單一的總線寬度進行訪問的情況相比，具有能提高處理速度的效果。另外，將來能容易地將外部數據總線寬度擴展到16位。
也可以將內部數據總線11及收發(fā)信緩沖器12形成外部數據總線寬度的整數倍。
實施例2圖7是表示本發(fā)明的實施例2的主接口電路及其外圍部分的結構框圖。圖中17是就緒標志，該就緒標志連接內部數據總線11，同時根據該寫入的值，輸出對應于置位狀態(tài)的高電平的訪問禁止信號或對應于復位狀態(tài)的低電平的訪問禁止信號；16是主接口控制電路，該主接口控制電路和發(fā)送標志14及接收標志13一起根據收發(fā)信緩沖器12的狀態(tài)，控制該就緒標志17的置位/復位；18是時鐘，該時鐘輸入該訪問禁止信號，測量經過時間，對應于高電平的訪問禁止信號的輸入，輸出呈高電平的時鐘啟動信號，至少從該輸入開始，如果經過了規(guī)定的時間，輸出呈低電平的時鐘啟動信號；19是邏輯電路，該邏輯電路輸入訪問禁止信號及時鐘啟動信號，在它們都呈高電平期間，輸出低電平的就緒信號，在不都呈高電平期間，輸出高電平的就緒信號。另外，該就緒信號在呈高電平時表示允許來自外部的訪問的就緒狀態(tài)、在呈低電平時表示禁止從外部訪問收發(fā)信緩沖器12的忙狀態(tài)。也就是低電平的就緒信號是忙信號。另外，因為高電平的訪問禁止信號表示禁止從外部訪問收發(fā)信緩沖器12的忙狀態(tài)，所以是忙信號。除此以外的結構與實施例1相同，說明從略。
其次說明工作情況。
主接口控制電路16根據對收發(fā)信緩沖器12的數據寫入，對就緒標志17置位數值。于是根據就緒標志17輸出高電平的訪問禁止信號，時鐘18開始計時，同時輸出高電平的時鐘啟動信號。因此，從邏輯電路19輸出高電平的就緒信號(忙信號)。
在能向微計算機1或主計算機2讀出數據的情況下(通常工作)，主接口控制電路16清除上述就緒信號，根據就緒標志17輸出低電平的訪問禁止信號，時鐘18的計時中斷，從邏輯電路19輸出高電平的就緒信號。因此，能向上述收發(fā)信緩沖器12寫入數據。
另一方面，在不能向微計算機1或主計算機2讀出數據的情況下(異常工作)，繼續(xù)輸出高電平的訪問禁止信號，時鐘18的計時能繼續(xù)。
然后，如果經過規(guī)定的時間，則時鐘18把時鐘啟動信號激勵成低電平，于是從邏輯電路19輸出高電平的就緒信號。因此，盡管在收發(fā)信緩沖器12中發(fā)生異常工作，也能向收發(fā)信緩沖器12寫入數據。
另外，圖8是表示與就緒信號相關的各種信號的時序圖。如該圖所示，在把訪問禁止信號激勵成高電平開始，一直到把時鐘啟動信號激勵成低電平的期間內，就緒信號被激勵成低電平。
如上所示，如果采用該實施例2，則由于時鐘18根據就緒標志17，只在測量規(guī)定時間期間輸出低電平的就緒信號(忙信號)，所以該低電平的就緒信號(忙信號)只在對就緒標志17的寫入完成之后的規(guī)定時間內輸出。其結果，具有下述效果在對應于該就緒信號進行收發(fā)信緩沖器12的數據讀出的主計算機2中，即使不能正常的接收，在經過規(guī)定的時間之后，也能解除忙信號，恢復通常的工作。
實施例3圖9是表示本發(fā)明的實施例3中的收發(fā)信緩沖器和其外圍部分的結構框圖。20是邏輯電路(鎖存信號生成電路)，該邏輯信號生成電路輸入外部數據總線中的外部總線時鐘信號BCLK及外部寫入信號WR，在該2個信號都被激勵成低電平期間輸出高電平的鎖存信號；21是在該鎖存信號的下降邊時刻，鎖存外部數據總線上的數據并進行保存的收發(fā)信緩沖器。除此以外的結構與實施例2相同，說明從略。
其次參照圖10說明工作情況。
圖10是表示在本發(fā)明的實施例3中，使外部總線上的數據保存在收發(fā)信緩沖器21中時的時序圖。在該圖中，在把從主計算機2發(fā)送的數據輸出到外部數據總線上、同時輸出外部總線時鐘信號BCL的狀態(tài)下，如果通過主計算機2的控制，把外部寫入信號WR激勵成低電平，則與外部總線時鐘信號BCLK下降邊同步，生成高電平的鎖存信號。如果把外部寫入信號WR呈低電平的期間稱作寫入期間，則在寫入期間，鎖存信號的電平與外部總線時鐘信號BCLK同步變化。在該鎖存信號的下降時刻(或者外部總線時鐘信號的上升時刻)，收發(fā)信緩沖器21鎖存外部數據總線上的數據并保存起來。在該情況下，每當鎖存信號下降時，收發(fā)信緩沖器21鎖存外部數據總線上的信號并保存起來。
然后，如果通過主計算機2的控制，外部寫入信號WR被激勵成高電平，則收發(fā)信緩沖器21保存最后鎖存的外部數據總線上的數據。除此以外的工作與實施例2相同，說明從略。
如上所述，如果采用該實施例3，則外部寫入信號WR和外部時鐘信號BCLK都呈低電平時，邏輯電路20生成呈高電平的鎖存信號，因為收發(fā)信緩沖器21在該鎖存信號的下降時刻，鎖存并保存外部數據總線上的數據，所以收發(fā)信緩沖器21在寫入期間的基準時鐘信號的上升時刻，能鎖存外部數據總線上的數據。其結果，具有如下效果盡管在微計算機1中不能完成與外部寫入信號的邊緣時刻相對的外部數據的保存保證，也就是只完成與外部時鐘信號的邊緣時刻對應的數據保存保證的情況下，也能可靠地鎖存并保存外部數據總線上的數據，從而不使用特殊的主計算機2也能廉價且容易地構成系統(tǒng)。
實施例4圖11是表示本發(fā)明的實施例4的主接口電路及其外圍部分的結構框圖。圖中22是設置在密碼電路6中，存儲加密后的數據等的密碼數據緩沖器(第二收發(fā)信緩沖器)；23是把該密碼數據緩沖器22及收發(fā)信緩沖器12中的一個連接在外部數據總線上的選擇器；24是連接內部數據總線11、同時輸出對應于該寫入數值的選擇信號的選擇標志。除此以外的結構與實施例3相同，說明從略。
其次說明工作情況。
如果中央處理裝置3根據來自外部的控制信號等，斷定從主計算機2接收的數據是密碼數據，則通過內部數據總線11，確立選擇標志24。因此選擇器23進行切換，以便連接外部數據總線和密碼數據緩沖器22。在該狀態(tài)下，如果主計算機2寫入，則外部數據總線上的數據直接寫入密碼數據緩沖器22，密碼電路6利用它直接進行譯碼處理。
另外，如果在中央處理裝置3中發(fā)生應加密的數據，則中央處理裝置3把該數據寫入密碼數據緩沖器22中，同時通過內部數據總線11，確立選擇標志24。因此選擇器23進行切換，以便連接外部數據總線和密碼數據緩沖器22。在該狀態(tài)下，對主計算機2輸出讀出信號，該主計算機2進行來自密碼數據緩沖器22的數據讀出處理。另外，未確立選擇標志23的狀態(tài)下的工作等與實施例3相同，說明從略。
如上所述，如果采用該實施例4，則由于根據選擇標志24的值，在收發(fā)信緩沖器12和密碼數據緩沖器22之間切換外部數據總線的內部連接端，所以例如把外部數據總線上的數據直接寫入該密碼數據緩沖器22，然后能直接進行譯碼處理。其結果，與將該密碼數據等與其它數據一樣暫時存儲在收發(fā)信緩沖器12中、然后從該收發(fā)信緩沖器12傳輸給密碼數據緩沖器22的情況相比，具有能高速地進行該傳輸處理的效果。
如上所述，如果采用本發(fā)明，則由于在備有中央處理裝置、存儲裝置、與它連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機中，設置隨著從外部對上述收發(fā)信緩沖器的寫入而置位、同時隨著由上述中央處理裝置進行的收發(fā)信緩沖器的讀出而復位的接收標志；以及隨著從中央處理裝置對上述收發(fā)信緩沖器的寫入而行置位、同時隨著來自外部的收發(fā)信緩沖器的讀出而復位的發(fā)送標志，上述中央處理裝置在使上述發(fā)送標志及上述接收標志復位后對上述收發(fā)信緩沖器進行訪問，所以具有以下效果如果接受標志被置位，則中央處理裝置能經常清除它，并且，與發(fā)送標志的狀態(tài)無關，能經常將它暫時清除后進行向收發(fā)信緩沖器的寫入，所以例如即使在上一次收發(fā)信中發(fā)生異常，不能清除這些標志，也能正常地進行下一次收發(fā)信。
如果采用本發(fā)明，則由于內部數據總線及收發(fā)信緩沖器能對應于外部數據總線的寬度的整數倍來形成，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度訪問收發(fā)信緩沖器，所以與以往那樣使內部數據總線及收發(fā)信緩沖器的總線寬度形成得與外部數據總線寬度相同的情況相比，至少具有能將內部處理時間縮短很多的效果。特別是因為對應于切換信號，切換中央處理裝置對收發(fā)信緩沖器的訪問，所以能對應于數據的種類和使用狀態(tài)，分開使用這些總線寬度，與用單一的總線寬度進行訪問的情況相比，具有能提高處理速度的效果。
如果采用本發(fā)明，則由于在備有中央處理裝置、存儲裝置、與它連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機中，設有時鐘和邏輯電路，上述時鐘在上述收發(fā)信緩沖器中保存著數據的情況下，測定輸出忙信號的就緒標志、以及該忙信號輸出后經過的時間，如果經過了規(guī)定時間，便輸出超時信號，上述邏輯電路在上述忙信號輸出后一直到該超時信號輸入為止的期間內向外部輸出忙信號，所以，只在就緒標志置位后的規(guī)定期間內向外部輸出忙信號。其結果，在對應于該忙信號、進行收發(fā)信緩沖器的數據讀出的主計算機中，盡管不能正常的接收，但在經過規(guī)定的經過期間后，具有能解除忙信號恢復通常工作的效果。
如果采用本發(fā)明，則由于在備有中央處理裝置、存儲裝置、與它連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機中，設有鎖存信號生成電路，它輸入外部數據總線中的收發(fā)數據用的基準時鐘信號及外部數據總線中的寫入控制信號，在寫入時間內的基準時鐘信號的邊緣時刻輸出鎖存信號，上述收發(fā)信緩沖器根據該鎖存信號，鎖存上述外部數據總線上的數據，所以，收發(fā)信緩沖器在寫入期間的基準時鐘信號的邊緣時刻，能鎖存外部數據總線上的數據。其結果，具有以下效果盡管不能完成與外部讀出/寫入信號的邊緣時刻相對的外部數據的保存保證，也就是只完成與外部時鐘信號的邊緣時刻對應的數據保存保證，也能可靠地鎖存并保存數據總線上的數據。
如果采用本發(fā)明，則由于在備有中央處理裝置、存儲裝置、與它連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器的微計算機中，備有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器、以及該選擇器的與一個系統(tǒng)連接的第二收發(fā)信緩沖器，還設有對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路、以及由中央處理裝置寫入并根據它切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接，所以，通過設定選擇標志的值，能在密碼電路或編碼電路的第二收發(fā)信緩沖器與外部數據總線之間直接收發(fā)數據。其結果，與將該密碼數據等與其它數據一樣暫時存儲在收發(fā)信緩沖器中、然后從該收發(fā)信緩沖器向各部分傳輸的情況相比，具有能高速地處理該傳輸處理的效果。
權利要求
1．一種微計算機，它備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器，其特征在于設置隨著從外部對上述收發(fā)信緩沖器的寫入而置位、同時隨著由上述中央處理裝置進行的收發(fā)信緩沖器的讀出而復位的接收標志；以及隨著從中央處理裝置對上述收發(fā)信緩沖器的寫入而置位、同時隨著來自外部的收發(fā)信緩沖器的讀出而復位的發(fā)送標志，上述中央處理裝置在使上述發(fā)送標志及上述接收標志復位后，對上述收發(fā)信緩沖器進行訪問。
2．根據權利要求1所述的微計算機，其特征在于內部數據總線及收發(fā)信緩沖器能對應于外部數據總線的寬度的整數倍來形成，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度對收發(fā)信緩沖器進行訪問。
3．根據權利要求1所述的微計算機，其特征在于設有鎖存信號生成電路，它輸入外部數據總線中的收發(fā)數據用的基準時鐘信號及外部數據總線中的寫入控制信號，在寫入時間內的基準時鐘信號的邊緣時刻輸出鎖存信號，上述收發(fā)信緩沖器根據該鎖存信號，鎖存上述外部數據總線上的數據。
4．根據權利要求1所述的微計算機，其特征在于設有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器；具有連接在該選擇器的一個系統(tǒng)上的第二收發(fā)信緩沖器，對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路；以及由中央處理裝置寫入并根據它切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接。
5．一種微計算機，它備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器，其特征在于設有時鐘和邏輯電路，上述時鐘在上述收發(fā)信緩沖器中保存著數據的情況下，測定輸出忙信號的就緒標志、以及該忙信號輸出后測定經過的時間，如果經過了規(guī)定時間，便輸出超時信號，上述邏輯電路在上述忙信號輸出后一直到該超時信號輸入為止的期間內向外部輸出忙信號。
6．根據權利要求5所述的微計算機，其特征在于內部數據總線及收發(fā)信緩沖器能對應于外部數據總線的寬度的整數倍來形成，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度對收發(fā)信緩沖器進行訪問。
7．根據權利要求5所述的微計算機，其特征在于設有鎖存信號生成電路，它輸入外部數據總線中的收發(fā)數據用的基準時鐘信號及外部數據總線中的寫入控制信號，在寫入時間內的基準時鐘信號的邊緣時刻輸出鎖存信號，上述收發(fā)信緩沖器根據該鎖存信號，鎖存上述外部數據總線上的數據。
8．根據權利要求5所述的微計算機，其特征在于設有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器；具有連接在該選擇器的一個系統(tǒng)上的第二收發(fā)信緩沖器，對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路；以及由中央處理裝置寫入并根據它切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接。
9．一種微計算機，它備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器，其特征在于設有鎖存信號生成電路，該鎖存信號生成電路輸入外部數據總線中的數據收發(fā)用的基準時鐘信號及外部數據總線中的寫入控制信號，在寫入期間的基準時鐘信號的邊緣時刻，輸出鎖存信號，上述收發(fā)信緩沖器根據該鎖存信號，鎖存上述外部數據總線上的數據。
10．根據權利要求9所述的微計算機，其特征在于內部數據總線及收發(fā)信緩沖器能對應于外部數據總線的寬度的整數倍來形成，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度對收發(fā)信緩沖器進行訪問。
11．根據權利要求9所述的微計算機，其特征在于設有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器；具有連接在該選擇器的一個系統(tǒng)上的第二收發(fā)信緩沖器，對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路；以及由中央處理裝置寫入并根據它切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接。
12．一種微計算機，它備有中央處理裝置、存儲裝置、與它們連接的內部數據總線、以及設置在外部數據總線和內部數據總線之間的收發(fā)信緩沖器，其特征在于設有設置在上述外部數據總線和收發(fā)信緩沖器之間、作為連接外部數據總線的內部連接端能連接兩個系統(tǒng)的選擇器；具有連接在該選擇器的一個系統(tǒng)上的第二收發(fā)信緩沖器，對該第二收發(fā)信緩沖器中存儲的數據進行加密/譯碼處理的密碼電路；以及由中央處理裝置寫入并根據它切換選擇器的外部數據總線的內部連接端的選擇標志，上述收發(fā)信緩沖器與上述選擇器的另一個系統(tǒng)連接，
13．根據權利要求12所述的微計算機，其特征在于內部數據總線及收發(fā)信緩沖器能對應于外部數據總線的寬度的整數倍來形成，中央處理裝置根據從外部輸入的切換信號，選擇外部數據總線的寬度及內部數據總線的寬度中的一個，用該總線寬度對收發(fā)信緩沖器進行訪問。
全文摘要
本發(fā)明的課題是:在以往的微計算機1中,在與主計算機2之間收發(fā)數據的情況下,如果將發(fā)送標志14及接收標志13置位,則不能進行下一次數據收發(fā)。中央處理裝置是清除接收標志13和發(fā)送標志14后,訪問收發(fā)信緩沖器12的裝置。
文檔編號G06F13/42GK1310400SQ0013068
公開日2001年8月29日 申請日期2000年10月16日 優(yōu)先權日2000年2月21日
發(fā)明者藤岡宗三 申請人:三菱電機株式會社, 三菱電機系統(tǒng)Lsi設計株式會社