的雙浮點(diǎn)DSP+ARM+FPGA架構(gòu)框圖；
[0031]圖2為現(xiàn)有技術(shù)中基于雙浮點(diǎn)DSP+ARM+FPGA的控制器總體架構(gòu)框圖；
[0032]圖3為根據(jù)本實(shí)用新型實(shí)施例的變頻器控制器的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0033]為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)一步進(jìn)行清楚、完整、詳細(xì)地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0034]圖1示出的是現(xiàn)有技術(shù)中的典型雙浮點(diǎn)DSP+ARM+FPGA架構(gòu)。如圖1所示，兩個浮點(diǎn)DSP可以分別用于實(shí)現(xiàn)四象限控制和逆變控制，也可同時實(shí)現(xiàn)四象限控制或逆變控制中的一種。浮點(diǎn)DSP和通過EMIF并行總線接收FPGA采集到的輸入輸出電壓和電流，并且根據(jù)ARM處理器送的控制命令進(jìn)行算法運(yùn)算，然后利用數(shù)據(jù)地址總線輸出PWM控制脈沖驅(qū)動功率模塊單元。ARM處理器主要用于實(shí)現(xiàn)系統(tǒng)管理與通信控制，其中包括開關(guān)邏輯、與DSP實(shí)時通信、故障記錄、DSP程序下載以及外部接口等。兩個浮點(diǎn)DSP分別通過FPGA單元的雙口 RAM軟核與ARM處理器進(jìn)行通信，保證數(shù)據(jù)傳輸?shù)膶?shí)時性。系統(tǒng)提供的外部接口包括PROFIBUS,以太網(wǎng)、USB、RS485、RS232以及外部并行總線接口等。
[0035]圖2示出的是現(xiàn)有技術(shù)中的基于典型雙浮點(diǎn)DSP+ARM+FPGA架構(gòu)的控制器結(jié)構(gòu)。如圖2所示，控制器包括浮點(diǎn)DSPl單元、浮點(diǎn)DSP2單元、ARM單元、可編程邏輯控制單元、數(shù)據(jù)緩沖單元、電源變換單元、時鐘發(fā)生單元、復(fù)位單元以及外部接口單元。兩個浮點(diǎn)DSP通過數(shù)據(jù)交換單元與ARM單元進(jìn)行高速數(shù)據(jù)交換，保證系統(tǒng)的實(shí)時性。FPGA單元分別與浮點(diǎn)DSPl單元、浮點(diǎn)DSP2單元、ARM單元、數(shù)據(jù)緩沖單元相連，實(shí)現(xiàn)對系統(tǒng)總線和控制邏輯的管理，其內(nèi)部的雙口 RAM軟核用于實(shí)現(xiàn)ARM單元與浮點(diǎn)DSPl單元、浮點(diǎn)DSP2單元的數(shù)據(jù)交換。數(shù)據(jù)緩沖單元通過并行總線與外部進(jìn)行采樣信息和PWM脈沖等數(shù)據(jù)的交換。外部接口單元主要包括:PR0FIBUS、USB、以太網(wǎng)接口、RS485、RS232、外部并行總線等，可以實(shí)現(xiàn)與多種外部控制系統(tǒng)的通信。目前這種方案已經(jīng)投入了商業(yè)應(yīng)用，并且進(jìn)入了量產(chǎn)階段，系統(tǒng)運(yùn)行穩(wěn)定可靠，但系統(tǒng)實(shí)時性不好、開發(fā)成本較高。
[0036]由于現(xiàn)有技術(shù)DSP與外設(shè)以及ARM和FPGA之間均采用的是EMIF接口，并且需要增加雙口 RAM器件來實(shí)現(xiàn)數(shù)據(jù)的快速交換，盡管如此，由于DSP芯片的程序是順序執(zhí)行，對外部存儲器和ARM，F(xiàn)PGA的數(shù)據(jù)交互必須在一個程序周期內(nèi)操作，因此數(shù)據(jù)交互的速率很大程度上取決與DSP的程序周期，并且FPGA需編寫大量的時序控制邏輯，一定程序上限制了控制器的實(shí)時性，從而影響控制對象的控制精度。另外此技術(shù)的最小系統(tǒng)至少需要一片ARM來實(shí)現(xiàn)邏輯控制，兩片DSP分別實(shí)現(xiàn)整流和逆變控制，一片F(xiàn)PGA實(shí)現(xiàn)數(shù)據(jù)采集與系統(tǒng)的時序控制，兩片雙口 RAM實(shí)現(xiàn)ARM和兩片DSP之間的數(shù)據(jù)交互，兩片F(xiàn)LASH存儲DSP的應(yīng)用程序，兩片F(xiàn)LASH存儲ARM的應(yīng)用程序和工廠數(shù)據(jù)，四片DRAM緩存ARM和DSP的實(shí)時數(shù)據(jù)，控制器的結(jié)構(gòu)較復(fù)雜且成本高，相互依賴性較強(qiáng)，無冗余設(shè)計(jì)。
[0037]根據(jù)本實(shí)用新型的實(shí)施例，提供了一種變頻器控制器如圖3所示。
[0038]根據(jù)本實(shí)用新型的實(shí)施例提供的變頻器控制器，包括MCU單元、FPGA單元、外部接口單元、數(shù)據(jù)采集單元、時鐘發(fā)生單元、以及電源變換單元，其中:
[0039]MCU單元用于對系統(tǒng)進(jìn)行邏輯與算法控制；
[0040]FPGA單元連接至MCU單元，F(xiàn)PGA單元接收數(shù)據(jù)采集單元采集的數(shù)據(jù)并根據(jù)MCU單元的控制命令控制驅(qū)動單元的數(shù)據(jù)流流向；
[0041]外部接口單元連接至MCU單元，MCU單元可通過外部接口單元進(jìn)行人機(jī)界面通信、實(shí)時控制與數(shù)據(jù)傳輸；
[0042]數(shù)據(jù)采集單元連接至FPGA單元，數(shù)據(jù)采集單元可采集外界的數(shù)字與模擬信號用于系統(tǒng)保護(hù)與邏輯控制；
[0043]時鐘發(fā)生單元連接至MCU單元與FPGA單元，時鐘發(fā)生單元的兩個有源晶體電路CLKA與CLKB分別為MCU單元與FPGA單元提供時鐘信號，滿足處理器運(yùn)行需要；
[0044]電源變換單元連接至MCU單元與FPGA單元，電源變換單元為MCU單元與FPGA單元提供1.2V、3.3V、1.8V的直流電。
[0045]其中，MCU單元包括ARM9處理器、浮點(diǎn)DSP處理器、EMIF接口、DDR接口、UPP總線接口，其中:
[0046]ARM9用于對系統(tǒng)進(jìn)行邏輯控制，浮點(diǎn)DSP用于對系統(tǒng)進(jìn)行算法控制，EMIF接口連接至NAND FLASH存儲器，DDR接口連接至DDR2存儲器，其中，NAND FLASH存儲器用于存儲DSP和ARM的操作系統(tǒng)文件、應(yīng)用程序、故障記錄數(shù)據(jù)，DDR2存儲器用于運(yùn)行操作系統(tǒng)和應(yīng)用程序以及DSP實(shí)時數(shù)據(jù)的緩存；
[0047]MCU單元通過UPP接口與FPGA單元相連，MCU單元通過UPP接口實(shí)現(xiàn)MCU單元與FPGA單元的控制數(shù)據(jù)和命令信息的實(shí)時交互，浮點(diǎn)DSP通過UPP接口接收來自FPGA單元采集的電流電壓等信號并產(chǎn)生PWM控制脈沖再通過UPP接口送往FPGA單元；
[0048]ARM9通過UPP接口接收來自FPGA單元的外部狀態(tài)信號完成變流器的邏輯控制，ARM9和DSP之間通過其內(nèi)部的共享RAM單元交換數(shù)據(jù)并完成整個變流器邏輯的控制。
[0049]FPGA單元內(nèi)部通過硬件描述語言編程提供UPP接口的底層驅(qū)動程序，F(xiàn)PGA單元將實(shí)時采集的模擬量和數(shù)字量等數(shù)據(jù)上傳給MCU單元，F(xiàn)PGA單元將MCU單元下發(fā)的控制數(shù)據(jù)進(jìn)行處理后送往除MCU單元以外的其他變頻器部件。
[0050]外部接口單元包括用戶現(xiàn)場總線接口、UART接口、USB接口、以及以太網(wǎng)接口，其中，UART接口包括RS232接口與RS485接口；用戶現(xiàn)場總線接口為擴(kuò)展卡型接口，用戶現(xiàn)場總線接口可擴(kuò)展連接至以下現(xiàn)場總線接口卡之一:PROFIBUS，CAN, FLEXRAY ；ARM9可通過用戶現(xiàn)場總線接口的PROFIBUS接口實(shí)現(xiàn)與外部PLC控制網(wǎng)絡(luò)的實(shí)時通信，實(shí)現(xiàn)實(shí)時控制和數(shù)據(jù)傳輸，ARM9可通過RS485接口利用MODBUS標(biāo)準(zhǔn)協(xié)議與面板人機(jī)界面通信，實(shí)現(xiàn)實(shí)時控制和參數(shù)傳遞，上位機(jī)可以通過以太網(wǎng)或通用串行接口進(jìn)行運(yùn)行監(jiān)控、故障記錄、程序下載，USB接口可以實(shí)現(xiàn)程序更新和故障記錄下載功能。
[0051 ] 數(shù)據(jù)采集單元包括模擬量數(shù)據(jù)采集與數(shù)字量數(shù)據(jù)采集，其中，模擬量的采集使用模數(shù)轉(zhuǎn)換器將電壓電流等模擬量轉(zhuǎn)換為MCU可識別的數(shù)字量用于算法控制，同時本單元需要對采集的模擬量進(jìn)行過壓或過流識別，并產(chǎn)生保護(hù)信號送往FPGA單元和MCU單元用于系統(tǒng)保護(hù)；數(shù)字量的采集使用光耦器件將外部的數(shù)字量信號進(jìn)行隔離并轉(zhuǎn)換為MCU可識別的數(shù)字量用于邏輯控制。
[0052]電源變換單元輸入為5V，5V電源經(jīng)過濾波電路處理后為系統(tǒng)的數(shù)字5V供電，同時5V電源經(jīng)過三個輸出電壓固定為1.2V、3.3V、1.8V的DC/DC轉(zhuǎn)換器為MCU單元與FPGA單元供電，其中，MCU需要3.3V為其外圍電路供電，1.8V和1.2V為其內(nèi)核供電，F(xiàn)PGA需要3.3V為其外圍電路供電，1.2V為其內(nèi)核供電。
[0053]變頻器控制器還包括復(fù)位單元，復(fù)位單元連接至所述MCU單元與所述FPGA單元，復(fù)位單元為控制器提供復(fù)位，保證系統(tǒng)上電期間為控制器提供500ms的持續(xù)復(fù)位，使系統(tǒng)正常、穩(wěn)定的進(jìn)入工作狀態(tài)；復(fù)位單元實(shí)時監(jiān)控5V、3.3V、1.8V、1.2V電源，在系統(tǒng)電源瞬間掉電的情況下，對系統(tǒng)進(jìn)行保護(hù)；FPGA單元需要為復(fù)位單元提供喂狗信號，如果復(fù)位單元看門狗連續(xù)1.6s收不到喂狗信號，復(fù)位單元會判定控制器死機(jī)并對系統(tǒng)進(jìn)行保護(hù)性封鎖。
[0054]變頻器控制器的工作原理為:在系統(tǒng)上電后，電源變換單元的若干個DC/DC變換器根據(jù)預(yù)先設(shè)定好的順序，先后啟動并提供控制器需要的各種電源。時鐘發(fā)生單元分別為控制器內(nèi)的MCU和FPGA提供時鐘信號。FPGA啟動后立即激活看門狗、模擬轉(zhuǎn)換器等器件，同時初始化內(nèi)部邏輯單元、UPP驅(qū)動單元和其他外圍設(shè)備。MCU啟動后完成一系列的內(nèi)部邏輯電路及外圍設(shè)備(NAND FLASH