折返式限流電路及具有該折返式限流電路的線性穩(wěn)壓源的制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體集成電路技術領域，特別是涉及一種折返式限流電路及具有該 折返式限流電路的線性穩(wěn)壓源。
【背景技術】
[0002] 隨著半導體技術的快速發(fā)展，半導體集成電路的系統(tǒng)集成度越來越高，系統(tǒng)功耗 越來越大，因此目前的片上電源的負載也要求越來越高。較大的負載電流不僅對電路主環(huán) 路設計提出了較高的挑戰(zhàn)，而且對電源限流環(huán)路的設計也提出了更高的要求。
[0003] 目前芯片SOC(System On Chip)系統(tǒng)中較為常用的電源是低壓差線性穩(wěn)壓源 (LDO, Low Dropout Regulator)，如下簡稱線性穩(wěn)壓源或LD0,線性穩(wěn)壓器通常需要有限流 保護電路，以防止因負載短路或者過載對穩(wěn)壓器造成永久性的損壞。限流保護通常有常流 限流式和折返式限流兩種類型。常流限流式是指當電源模塊的負載過大，電路進入限流模 式的時候，電源的限流控制系統(tǒng)將輸出電流限定在額定限流值的最大值，同時伴隨著輸出 電壓的降低；該方法的缺點是發(fā)生限流后，雖然電源的輸出電流沒有繼續(xù)增大，但是其輸出 的電流仍然維持在所能承受的最大值，此時的穩(wěn)壓器內部損失的功耗達到最大，較大的芯 片損耗電流會導致芯片發(fā)熱，甚至燒毀芯片。針對常流限流式電路的這一缺點，另一種限流 模式被提出來：折返式限流模式。折返式限流模式是指在當電源發(fā)生過載進入限流模式的 時候，輸出電壓降低的同時也伴隨著輸出電流的降低，這是和常流式限流模式最大的區(qū)別。 因此，其最大優(yōu)點是當過流情況發(fā)生時，電源流過的電流會逐漸減小，消耗在功率管能量也 逐漸減小，這大大降低了芯片的功耗，從而更加有效的保證了芯片在限流模式時的工作安 全。
[0004] 現(xiàn)有的用于LD0的折返式限流電路結構目前也有一些，例如，由Jianping Guo和 Ka Nang Leung 提出的《A Fold-Back Current-Limit Circuit with Load-Insensitive Quiescent Current for CMOS Low Dropout Regulator)) (IEEE International Symposium on Circuits and Systems，2009)中的LDO限流結構。該結構主要由常流限流電路和折返 限流電路兩部分組成，其中常流限流電路主要由上電流源和下電流源組成，當未發(fā)生限流 的時候，上電流源電流大于下電流源額定電流。因此，限流開關管的柵極為高電平，限流開 關管關閉；當發(fā)生限流的時候，上電流源流過的電流大于下電流源額定電流，限流開關管柵 極拉低，限流開關管打開，并將功率晶體管的柵源電壓拉低，從而達到限制功率晶體管輸出 電流能力的目的。當外部電壓下降的時候，采樣電阻上的壓降增大，另一限流開關管打開， 使得功率晶體管的柵源電壓進一步拉低，降低了輸出電流的額定限流值，從而起到折返的 效果。然而，該結構雖然能夠起到限流時電流折返的效果，但是由于限流開關管工藝偏差的 影響，該結構并不能精確控制折返點，這不利于限制電流的作用。
[0005] 此外，中國專利（CN101118450A)公開了一種用于線性穩(wěn)壓源的折返式限流電路， 其結構采用了一種電流控制電流源和采樣電阻的方法得到限流后電流折返的效果。但是這 種設計中利用電流控制電流源消耗了一部分電流用于限流，這增加了功率損耗，降低了 LD0 的效率；同時采樣電阻放置在大電流的功率通路，這使得LDO的低壓差作用受到了一定的 影響，同時在采樣電阻上流過大電流也浪費了很大的功耗。
[0006] 因此，現(xiàn)在亟需一種折返點易于控制，同時不會浪費較多功耗的折返式限流電路。

【發(fā)明內容】

[0007] 鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種折返式限流電路及具 有該折返式限流電路的線性穩(wěn)壓源，用于解決現(xiàn)有技術中應用于LD0的折返式限流電路的 折返點無法精確控制，且容易浪費功耗的問題。
[0008] 為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種折返式限流電路，用于在通過 功率晶體管提供給負載的輸出電流過流時，對所述輸出電流進行限流，其中，所述折返式限 流電路至少包括：
[0009] 復制電流和限流信號產生模塊，用于對所述輸出電流進行復制以產生復制電流， 并根據(jù)所述復制電流產生限流信號檢測電壓；
[0010] 限流閾值控制反饋模塊，用于檢測提供給負載的輸出電壓以產生限流閾值反饋電 壓和誤差反饋電壓，并根據(jù)所述輸出電壓的變化，控制所述限流閾值反饋電壓和所述誤差 反饋電壓的變化；
[0011] 多閾值運算放大模塊，連接所述復制電流和限流信號產生模塊、所述限流閾值控 制反饋模塊以及控制產生所述輸出電壓的基準電壓，用于接收所述限流信號檢測電壓和所 述限流閾值反饋電壓，并以所述限流閾值反饋電壓或者所述基準電壓作為限流閾值輸入電 壓，與所述限流信號檢測電壓進行比較，根據(jù)比較結果產生控制電壓，以控制所述輸出電壓 的變化，從而限制所述輸出電流的輸出。
[0012] 優(yōu)選地，在所述限流閾值反饋電壓大于所述基準電壓時，所述多閾值運算放大模 塊以所述基準電壓作為限流閾值輸入電壓與所述限流信號檢測電壓進行比較，并在所述限 流信號檢測電壓大于所述基準電壓時，控制所述輸出電壓快速降低；在所述限流閾值反饋 電壓小于所述基準電壓時，所述多閾值運算放大模塊以所述限流閾值反饋電壓作為限流閾 值輸入電壓與所述限流信號檢測電壓進行比較，并在所述限流信號檢測電壓等于所述限流 閾值反饋電壓時，控制所述輸出電壓繼續(xù)降低，以使所述輸出電流的額定限流值隨著所述 輸出電壓的降低而逐漸減小，從而限制所述輸出電流的輸出。
[0013] 優(yōu)選地，所述復制電流和限流信號產生模塊至少包括：第五PM0S晶體管和限流信 號檢測電阻；所述第五PM0S晶體管的柵極接入一驅動電壓，所述第五PM0S晶體管的源極接 入一電源電壓，所述第五PM0S晶體管的漏極與所述限流信號檢測電阻的一端相連，所述限 流信號檢測電阻的另一端接地；其中，所述限流信號檢測電壓為所述限流信號檢測電阻兩 端的電壓。
[0014] 優(yōu)選地，所述第五PM0S晶體管的個數(shù)為所述功率晶體管的個數(shù)的1/N，所述復制 電流的電流值為所述輸出電流的電流值的1/N，其中，N為大于等于1的自然數(shù)。
[0015] 優(yōu)選地，所述限流閾值控制反饋模塊至少包括：第一反饋電阻，第二反饋電阻和第 三反饋電阻；所述第一反饋電阻的一端與所述功率晶體管的漏極相連，所述第一反饋電阻 的另一端與所述第二反饋電阻的一端相連，所述第二反饋電阻的另一端與所述第三反饋電 阻的一端相連，所述第三反饋電阻的另一端接地；其中，所述限流閾值反饋電壓為所述第二 反饋電阻兩端和所述第三反饋電阻兩端的電壓之和，所述誤差反饋電壓為所述第三反饋電 阻兩端的電壓。
[0016] 優(yōu)選地，所述第一反饋電阻、所述第二反饋電阻和第三反饋電阻滿足以下關系式 ⑴和⑵：