專(zhuān)利名稱(chēng)：過(guò)壓容限電平檢測(cè)電路及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本主題包括針對(duì)檢測(cè)電路的裝置，具體地說(shuō)，針對(duì)過(guò)壓容限檢測(cè)電路的裝置。
背景技術(shù)：
隨著移動(dòng)電子設(shè)備變得越來(lái)越普及以及設(shè)備功能的擴(kuò)展，設(shè)計(jì)者已經(jīng)實(shí)現(xiàn)了提供更好用戶(hù)體驗(yàn)的功能(feature)。對(duì)所附接的附件設(shè)備進(jìn)行自動(dòng)識(shí)別是眾多此類(lèi)功能中的一個(gè)。然而，為了實(shí)現(xiàn)這些功能，可能需要消耗大量的功率并且可能對(duì)附件敏感的檢測(cè)電路，該附件會(huì)使該電路遭受到遠(yuǎn)高于移動(dòng)設(shè)備可以承受的電壓的電壓
實(shí)用新型內(nèi)容
本文尤其討論了一種檢測(cè)電路和系統(tǒng)。在一個(gè)示例中，檢測(cè)電路可以包括分壓器，其被配置為從連接到所述檢測(cè)電路的外部設(shè)備接收第一電源電壓，第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地，以及偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以設(shè)置所述第一閾值。在一個(gè)示例中，系統(tǒng)包括端口、連接到所述端口的開(kāi)關(guān)以及如上所述的檢測(cè)電路。本實(shí)用新型內(nèi)容旨在提供對(duì)本專(zhuān)利申請(qǐng)的主題的概述，而并非旨在提供對(duì)本實(shí)用新型的排他性或窮盡性解釋。本實(shí)用新型包括具體實(shí)施方式
以提供與本專(zhuān)利申請(qǐng)有關(guān)的其它信息。

在附圖(其不一定按比例繪制)中，相似的數(shù)字可以描述不同視圖中的類(lèi)似部件。具有不同字母后綴的相似數(shù)字可以表示類(lèi)似部件的不同例子。附圖以舉例說(shuō)明而非限制的方式大體地示出了本文中討論的各個(gè)示例。圖I大體示出了根據(jù)本主題的示例性檢測(cè)電路。圖2大體示出了諸如圖I中所示的示例之類(lèi)的檢測(cè)電路的輸出的圖形。圖3大體示出了諸如圖I中所示的示例之類(lèi)的檢測(cè)電路的瞬時(shí)波形。圖4大體示出了設(shè)定點(diǎn)電阻與輸入電壓的關(guān)系，該輸入電壓將觸發(fā)檢測(cè)電路(例如，圖I的示例性電路)的輸出的轉(zhuǎn)換。
具體實(shí)施方式包括便攜式電子設(shè)備在內(nèi)的電子設(shè)備可以包括用于接納擴(kuò)展或增強(qiáng)該電子設(shè)備的附件設(shè)備的端口。這些端口可以包括但不限于例如通用串行總線(USB)端口。這些端口可以包括向附件設(shè)備提供功率或者從附件設(shè)備接收功率的電源端子。一些設(shè)備可以包括允許連接各種不同的附件設(shè)備的端口。一些電子設(shè)備包括檢測(cè)電路，所述檢測(cè)電路用于識(shí)別附件或附件的工作狀況，所述工作狀況例如是與附件端口的電源線或其它端子相連接的外部電壓。檢測(cè)電路可以是有源的，并且即使在附件設(shè)備不存在時(shí)也消耗功率。對(duì)于可以具有受限電源的便攜式電子設(shè)備而言，此類(lèi)電路可能會(huì)減少設(shè)備在給受限電源進(jìn)行充電或替換受限電源之間的可用間隔。檢測(cè)電路可以包括更昂貴的高壓部件以接納可以連接到附件端口的各種不同的附件設(shè)備。圖I大體示出了示例性的檢測(cè)電路100。在一個(gè)示例中，檢測(cè)電路100可以包括輸出端105，所述輸出端105被配置為提供設(shè)備被連接到輸入端101的指示。在某些示例中，檢測(cè)電路100可以由諸如蜂窩電話或個(gè)人媒體播放器之類(lèi)的移動(dòng)電子系統(tǒng)使用。在一些示例中，輸入端101可以包括諸如通用串行總線(USB)連接器之類(lèi)的通信連接器的一部分。在某些示例中，輸入端101可以包括通信連接器的電源端子，例如USB連接器的VBUS端子。在一個(gè)不例中，輸出端105可以指不輸入端101上存在的最小閾值電壓。檢測(cè)電路100可以包括分壓器102。分壓器102可以包括抽頭，所述抽頭可以連接到第一晶體管103和第二晶體管104的控制節(jié)點(diǎn)。第一晶體管103和第二晶體管104可以串聯(lián)連接在輸出端105和參考電壓(例如，地)之間。在一個(gè)示例中，輸出端105可以連接到上拉電阻106。
檢測(cè)電路100可以包括偏置電路107。偏置電路107可以包括設(shè)定點(diǎn)電阻108和偏置開(kāi)關(guān)109(例如，晶體管)。檢測(cè)電路100可以檢測(cè)施加于輸入端101的電壓電平，在不使用高壓部件的情況下，所述電壓電平最高為特定工藝的柵氧化層額定值的約四倍，該特定工藝可以是例如制造第一晶體管103和第二晶體管104所使用的工藝。檢測(cè)電路100可以被配置為使用連接到輸入端101的外部電源電壓作為電源(power)，使得當(dāng)附件未被連接到輸入端時(shí)，檢測(cè)電路100基本上不消耗功率。在某些示例中，當(dāng)施加到輸入端101的電壓上升時(shí)，一比例電壓可以施加到第一晶體管103和第二晶體管104的控制節(jié)點(diǎn)。該比例電壓可以使第一晶體管103和第二晶體管104導(dǎo)通并且將輸出端105拉到低邏輯電平，從而提供例如設(shè)備被連接到輸入端101的指示。在某些示例中，檢測(cè)電路100可以包括諸如緩沖器或反相器之類(lèi)的附加邏輯，以將檢測(cè)電路100與連接到輸出端105的其它電路隔離，或者以提供不同的邏輯電平。在一個(gè)示例中，當(dāng)輸入端101處的電壓上升時(shí)，可以使用在被第一晶體管103和第二晶體管104 二者共用的預(yù)充電節(jié)點(diǎn)111處接收的偏置電壓來(lái)延遲第一晶體管的導(dǎo)通。例如，預(yù)充電節(jié)點(diǎn)111可以被偏置到電壓VDD-Vte3，其中，VtQ3是偏置電路107的偏置開(kāi)關(guān)109的閾值電壓。當(dāng)?shù)诙w管104導(dǎo)通時(shí)，源極處的電壓可以根據(jù)設(shè)定點(diǎn)電阻108的函數(shù)而下降。從穩(wěn)態(tài)的角度來(lái)看，設(shè)定點(diǎn)電阻108可以允許非線性地調(diào)節(jié)閾值。在一個(gè)示例中，設(shè)定點(diǎn)電阻108可以是可調(diào)節(jié)的。在某些示例中，較高的設(shè)定點(diǎn)電阻可以對(duì)應(yīng)于較低的閾值。因此，在某些示例中，檢測(cè)電路100的輸出端105不僅可以指示設(shè)備被連接到端口，而且可以指示輸入端101處的電壓至少等于或大于最小閾值電壓電平。在一個(gè)示例中，電容器110可以用于對(duì)高頻噪聲進(jìn)行濾除并且控制施加于第一晶體管103和第二晶體管104的控制節(jié)點(diǎn)的電壓的邊沿速率。在某些示例中，可以使用其它無(wú)源或有源設(shè)備來(lái)提供邊沿速率控制。在某些示例中，第一晶體管103、第二晶體管104、偏置電路107和上拉電阻106可以包括在集成電路中。在某些示例中，設(shè)定點(diǎn)電阻108可以包括半導(dǎo)體電阻器。在某些示例中，該集成電路可以進(jìn)一步包括諸如電容器110之類(lèi)的邊沿速率控制設(shè)備。圖2大體示出了諸如圖I中所示的示例性檢測(cè)電路100之類(lèi)的示例性檢測(cè)電路的輸出的圖形。在縱軸上表不電路的輸出，并且在橫軸上表不電路的輸入。在一個(gè)不例中，當(dāng)輸入端101處的電壓從零增大時(shí)，控制電壓(例如，針對(duì)第一晶體管102和第二晶體管103的控制電壓)上升。 當(dāng)控制電壓超過(guò)閾值時(shí)，第一晶體管103將輸出端105連接到地。當(dāng)輸入端101處的電壓下降時(shí)，控制電壓觸發(fā)第一晶體管103的高阻抗?fàn)顟B(tài)。第一晶體管103的高阻抗?fàn)顟B(tài)將輸出端105與地之間的連接斷開(kāi)，并且上拉電阻器106將輸出端105拉到高邏輯狀態(tài)。圖3大體示出了諸如圖I的示例性檢測(cè)電路100之類(lèi)的示例性檢測(cè)電路的瞬時(shí)波形，其中，輸出端包括反相器。當(dāng)施加到輸入端的電壓從OV變換到約5V并且變回到OV時(shí)，其可以形成三角波形301。當(dāng)輸入電壓上升到約3V以上時(shí)，輸出波形302可以從邏輯低電平變?yōu)檫壿嫺唠娖健］敵鲞壿嬰娖娇梢员３衷诟唠娖街钡捷斎腚妷鹤兊郊s2. 5V以下為止。第二個(gè)三角波形303可以示出與施加于第一晶體管和第二晶體管的控制節(jié)點(diǎn)的輸入成比例的電壓。注意，電路提供了輸出相對(duì)于輸入電壓的滯后特性。例如，電路的輸出在第一輸入電壓處從低邏輯轉(zhuǎn)換到高邏輯，并且在第二輸入電壓處從高邏輯轉(zhuǎn)換到低邏輯。在某些不例中，第二輸入電壓小于第一輸入電壓。圖4大體示出了將設(shè)定點(diǎn)電阻與輸入電壓的關(guān)系，該輸入電壓將觸發(fā)電路(例如，圖I的示例性電路)的輸出的轉(zhuǎn)換。補(bǔ)充灃釋和示例在示例I中，一種檢測(cè)電路可以包括分壓器，其被配置為從連接到所述檢測(cè)電路的外部設(shè)備接收第一電源電壓，第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓，并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地，以及偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以設(shè)置所述第一閾值。在示例2中，示例I的檢測(cè)電路可選擇地被配置為當(dāng)所述第一電源電壓低于第二閾值時(shí)基本上不消耗來(lái)自電路電源的功率。在示例3中，示例I至2中的任意一個(gè)或多個(gè)的檢測(cè)電路可選擇地包括第一電阻器，所述第一電阻器被配置為當(dāng)所述第一電源電壓低于第二閾值時(shí)將所述輸出端拉到電路電源電壓。在示例4中，示例I至3中的任意一個(gè)或多個(gè)的分壓器可選擇地被配置為接收大于所述第一晶體管和所述第二晶體管的額定工作電壓的第一電源電壓。在示例5中，示例I至4中的任意一個(gè)或多個(gè)的偏置電路可選擇地包括電阻器，并且其中，所述第一閾值是使用所述電阻器來(lái)設(shè)置的。在示例6中，示例I至5中的任意一個(gè)或多個(gè)的電阻器可選擇地包括半導(dǎo)體電阻器件。在示例7中，示例I至6中的任意一個(gè)或多個(gè)的第一閾值的較低值可選擇地對(duì)應(yīng)于所述電阻器的較高電阻值。在示例8中，示例I至7中的任意一個(gè)或多個(gè)的第一晶體管和第二晶體管可選擇地被串聯(lián)連接在輸出端與地之間。示例I至7中的任意一個(gè)或多個(gè)的偏置電路可選擇地包括連接到被所述第一晶體管和所述第二晶體管共用的預(yù)充電節(jié)點(diǎn)的第三晶體管。示例I至7中的任意一個(gè)或多個(gè)的第三晶體管的控制節(jié)點(diǎn)可選擇地連接到輸出端。在示例9中，示例I至8中的任意一個(gè)或多個(gè)的輸出端可選擇地被配置為當(dāng)控制電壓增加到第一閾值電壓以上時(shí)從高邏輯狀態(tài)轉(zhuǎn)換到低邏輯狀態(tài)。在示例10中，示例I至9中的任意一個(gè)或多個(gè)的輸出端可選擇地被配置為當(dāng)所述控制電壓減小到第二閾值以下時(shí)從低邏輯狀態(tài)轉(zhuǎn)換到高邏輯狀態(tài)，其中，所述第一閾值大于所述第二閾值。在示例11中，集成電路可選擇地包括所述分壓器、所述第一晶體管和所述第二晶體管以及所述偏置電路。在示例12中，示例I至11中的任意一個(gè)或多個(gè)的檢測(cè)電路可選擇地包括電容器，其被配置為控制所述控制電壓的轉(zhuǎn)換的邊沿速率。在示例13中，一種操作檢測(cè)電路的方法可以包括從與檢測(cè)電路的分壓器相連接的外部設(shè)備接收電源電壓；在第一晶體管的控制節(jié)點(diǎn)處和第二晶體管的控制節(jié)點(diǎn)處從所述分壓器接收控制電壓，所述第一晶體管和所述第二晶體管串聯(lián)連接在所述檢測(cè)電路的輸出端和地之間；當(dāng)所述控制電壓超過(guò)第一閾值時(shí)，將所述輸出端連接到地；以及對(duì)所述第一 晶體管和所述第二晶體管進(jìn)行偏置以設(shè)置所述第一閾值。在示例14中，示例I至13中的任意一個(gè)或多個(gè)的方法可選擇地包括調(diào)節(jié)所述偏置電路的電阻以設(shè)置所述第一閾值。在示例15中，示例I至14中的任意一個(gè)或多個(gè)的調(diào)節(jié)電阻可選擇地包括增加所述電阻以減小所述第一閾值。在示例16中，示例I至15中的任意一個(gè)或多個(gè)的方法可選擇地包括當(dāng)所述控制電壓減小到第二閾值以下時(shí)斷開(kāi)所述輸出端與地之間的連接，其中，所述第二閾值小于所
述第一閾值。在示例17中，一種系統(tǒng)可以包括端口、連接到該端口的開(kāi)關(guān)、檢測(cè)電路，所述檢測(cè)電路被配置為使用外部設(shè)備的電源電壓提供外部設(shè)備被連接到端口的指示。所述檢測(cè)電路可以包括分壓器，其被配置為接收所連接的設(shè)備的所述電源電壓；串聯(lián)連接的第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓，并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地；以及偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以調(diào)節(jié)所述第一閾值。在示例18中，示例I至17中的任意一個(gè)或多個(gè)的開(kāi)關(guān)可選擇地包括通用串行總線(USB)開(kāi)關(guān)。在示例19中，示例I至18中的任意一個(gè)或多個(gè)的端口可選擇地包括USB端口，并且其中，所述外部設(shè)備被配置為使用所述USB端口連接到所述檢測(cè)電路。在示例20中，示例I至19中的任意一個(gè)或多個(gè)的第一晶體管和第二晶體管可選擇地串聯(lián)連接到輸出端和地之間，偏置電路可選擇地包括連接到被所述第一晶體管和所述第二晶體管共用的預(yù)充電節(jié)點(diǎn)的第三晶體管，并且第三晶體管的控制節(jié)點(diǎn)可選擇地連接到所述輸出端。示例21可以包括如下主題，或者可以可選擇地與示例I至20中的任意一個(gè)或多個(gè)的任意部分或任意部分的組合相結(jié)合以包括如下主題，即，該主題可以包括用于執(zhí)行示例I至20的功能中的任意一個(gè)或多個(gè)的模塊，或包括當(dāng)由機(jī)器執(zhí)行時(shí)使得機(jī)器執(zhí)行示例I至20的功能中的任意一個(gè)或多個(gè)的機(jī)器可讀介質(zhì)。上述詳細(xì)說(shuō)明書(shū)參照了附圖，附圖也是所述詳細(xì)說(shuō)明書(shū)的一部分。附圖以圖解的方式顯示了可應(yīng)用本實(shí)用新型的具體實(shí)施例。這些實(shí)施例在本實(shí)用新型中被稱(chēng)作“示例”。本實(shí)用新型所涉及的所有出版物、專(zhuān)利及專(zhuān)利文件全部作為本實(shí)用新型的參考內(nèi)容，盡管它們是分別加以參考的。如果本實(shí)用新型與參考文件之間存在用途差異，則將參考文件的用途視作本實(shí)用新型的用途的補(bǔ)充，若兩者之間存在不可調(diào)和的差異，則以本實(shí)用新型的用途為準(zhǔn)。在本實(shí)用新型中，與專(zhuān)利文件通常使用的一樣，術(shù)語(yǔ)“一”或“某一”表示包括一個(gè)或多個(gè)，但其他情況或在使用“至少一個(gè)”或“一個(gè)或多個(gè)”時(shí)應(yīng)除外。在本實(shí)用新型中，除非另外指明，否則使用術(shù)語(yǔ)“或”指無(wú)排他性的或者，使得“A或B”包括“A但不是B”、“B但不是A”以及“A和B”。在所附權(quán)利要求中，術(shù)語(yǔ)“包含”和“在其中”等同于各個(gè)術(shù)語(yǔ)“包括”和“其中”的通俗英語(yǔ)。同樣，在下面的權(quán)利要求中，術(shù)語(yǔ)“包含”和“包括”是開(kāi)放性的，即，系統(tǒng)、裝置、物品或步驟包括除了權(quán)利要求中這種術(shù)語(yǔ)之后所列出的那些元件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語(yǔ)“第一”、“第二”和“第三”等僅僅用作標(biāo)簽，并非對(duì)對(duì)象有數(shù)量要求。上述說(shuō)明的作用在于解說(shuō)而非限制。在其它示例中，上述示例(或示例的一個(gè)或多個(gè)方面)可結(jié)合使用?？梢栽诶斫馍鲜稣f(shuō)明書(shū)的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來(lái)執(zhí)行其他實(shí)施例。遵照37C.F.R. § 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開(kāi)的性質(zhì)。提交本摘要時(shí)要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實(shí)施方式
中，各種特征可歸類(lèi)成將本公開(kāi)合理化。這不應(yīng)理解成未要求的公開(kāi)特征對(duì)任何權(quán)利要求必不可少。相反，本實(shí)用新型的主題可在于的特征少于特定公開(kāi)的實(shí)施例的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實(shí)施方式
中，每個(gè)權(quán)利要求均作為一個(gè)單獨(dú)的實(shí)施例。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來(lái)確定本實(shí)用新型的范圍。
權(quán)利要求1.ー種檢測(cè)電路，其特征在于，包括 分壓器，其被配置為從連接到所述檢測(cè)電路的外部設(shè)備接收第一電源電壓； 第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓，并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地；以及 偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以設(shè)置所述第一閾值。
2.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述電路被配置為當(dāng)所述第一電源電壓低于第二閾值時(shí)基本上不消耗來(lái)自電路電源的功率。
3.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其包括第一電阻器，所述第一電阻器被配置為當(dāng)所述第一電源電壓低于第二閾值時(shí)，將所述輸出端拉到電路電源電壓。
4.根據(jù)權(quán)利要求3所述的檢測(cè)電路，其中，所述分壓器被配置為接收大于所述第一晶體管和所述第二晶體管的額定工作電壓的第一電源電壓。
5.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述偏置電路包括電阻器，并且其中，所述第一閾值是使用所述電阻器來(lái)設(shè)置的。
6.根據(jù)權(quán)利要求5所述的檢測(cè)電路，其中，所述電阻器包括半導(dǎo)體電阻器件。
7.根據(jù)權(quán)利要求5所述的檢測(cè)電路，其中，所述第一閾值的較低值對(duì)應(yīng)于所述電阻器的較高電阻值。
8.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述第一晶體管和所述第二晶體管被串聯(lián)連接在所述輸出端和地之間， 其中，所述偏置電路包括連接到被所述第一晶體管和所述第二晶體管共用的預(yù)充電節(jié)點(diǎn)的第三晶體管；并且 其中，所述第三晶體管的控制節(jié)點(diǎn)連接到所述輸出端。
9.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述輸出端被配置為當(dāng)所述控制電壓增加到所述第一閾值電壓以上時(shí)從高邏輯狀態(tài)轉(zhuǎn)換到低邏輯狀態(tài)。
10.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述輸出端被配置為當(dāng)所述控制電壓減小到第二閾值以下時(shí)從低邏輯狀態(tài)轉(zhuǎn)換到高邏輯狀態(tài)，其中，所述第一閾值大于所述第二閾值。
11.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述分壓器、所述第一晶體管和所述第二晶體管以及所述偏置電路包括在集成電路中。
12.根據(jù)權(quán)利要求I所述的檢測(cè)電路，包括電容器，其被配置為控制所述控制電壓的轉(zhuǎn)換的邊沿速率。
13.根據(jù)權(quán)利要求I所述的檢測(cè)電路，其中，所述第一晶體管和所述第二晶體管串聯(lián)連接在所述輸出端和地之間， 其中，所述偏置電路包括連接到被所述第一晶體管和所述第二晶體管共用的預(yù)充電節(jié)點(diǎn)的第三晶體管；并且 其中，所述第三晶體管的控制節(jié)點(diǎn)連接到所述輸出端。
14.一種系統(tǒng),其特征在于,包括 端ロ ； 開(kāi)關(guān)，其連接到所述端ロ ；以及 檢測(cè)電路，其被配置為使用外部設(shè)備的電源電壓來(lái)提供所述外部設(shè)備被連接到所述端口的指示，所述檢測(cè)電路包括 分壓器，其被配置為接收所連接的設(shè)備的所述電源電壓； 串聯(lián)連接的第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓，并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地；以及 偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以調(diào)節(jié)所述第一閾值。
15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中，所述開(kāi)關(guān)包括通用串行總線開(kāi)關(guān)。
16.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中，所述端口包括通用串行總線端口，并且其中，所述外部設(shè)備被配置為使用所述通用串行總線端口連接到所述檢測(cè)電路。
專(zhuān)利摘要除其它內(nèi)容以外，本實(shí)用新型討論了過(guò)壓容限電平檢測(cè)電路及系統(tǒng)。在一個(gè)示例中，檢測(cè)電路可以包括分壓器，其被配置為從連接到所述檢測(cè)電路的外部設(shè)備接收第一電源電壓，第一晶體管和第二晶體管，其被配置為從所述分壓器接收控制電壓并且當(dāng)所述控制電壓超過(guò)第一閾值時(shí)將輸出端連接到地，以及偏置電路，其被配置為對(duì)所述第一晶體管進(jìn)行偏置以設(shè)置所述第一閾值。
文檔編號(hào)G05F1/56GK202649858SQ20122010538
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年3月7日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者格雷戈里·A·馬赫爾 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司