專利名稱：低溫度系數(shù)帶隙基準參考電壓源的制作方法
技術(shù)領域：
本發(fā)明涉及電源及微電子技術(shù)領域，特別涉及一種低溫度系數(shù)帶隙基準參考電壓源。
背景技術(shù)：
模擬及模擬數(shù)字混合信號芯片設計中經(jīng)常需要芯片內(nèi)部產(chǎn)生低溫度系數(shù)的基準電壓，該基準電壓可以提供給芯片內(nèi)部或外部作為參考電壓，產(chǎn)生各種所需的電壓，利用參考電壓芯片或其他電路可以用來完成模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、各種工作電壓源等。
特別是在一些精度要求高、溫度特性好的應用領域，一個具有及低溫度系數(shù)的參考電壓源往往是十分必要的，甚至是絕對必需的。
例如在電能計量應用領域，國家標準就規(guī)定電能表(1級)在-40度自85度的溫度范圍內(nèi)，計量的誤差變化不能夠超過2％，實際上企業(yè)內(nèi)部為了滿足國家標準，制定了更嚴格的內(nèi)部質(zhì)量控制標準，一般要求控制在1％以內(nèi)，再考慮工藝及其他溫度影響，對計量芯片本身的精度要求隨溫度變化不超過0.5％，這對計量芯片內(nèi)部的ADC采用的參考電壓的溫度特性提出了非常嚴格的要求，典型要求溫度系數(shù)為30ppm以內(nèi)。
如圖1、圖2、圖3所示，經(jīng)典的帶隙基準電壓由于只采用了一階溫度系數(shù)補償，其二階溫度系數(shù)未作補償，在溫度變化范圍達120度時，二階溫度系數(shù)引起的基準電壓變化往往大大超過50ppm。因此必須要求一個更好溫度特性的帶隙參考電壓源。
其一階溫度系數(shù)補償原理如下，PTAT(Proportional to absolutetemperature，與絕對溫度成正比)電流產(chǎn)生電路，產(chǎn)生整個電路的偏置電流IPTAT，IPTAT為IPTAT＝(VBE1-VBE2)/R1＝ΔVBE/R1
VBE1=VT×lnIPTATIS1]]>IS2＝IS1×MΔVBE＝VT×1n MIPTAT=ΔVBE/R1=VTR1×lnM]]>其中VT＝26mV，表示溫度的電壓當量，VT=k×Tq]]>，其中k為波耳茲曼常數(shù)1.38×10-23，T為絕對溫度，q為電子電荷1.6×10-19；VBE1、VBE2分別表示PNP晶體管P1、P2的基極一發(fā)射極的壓降；IS1、IS2分別表示PNP晶體管P1、P2的反向飽和電流；M為PNP晶體管P2與P1的發(fā)射極面積比。
IPTAT經(jīng)電流鏡鏡像后流過電阻R2，產(chǎn)生一個正溫度系數(shù)的電壓V1，即V1為V1=R2R1×lnM×VT]]>由于三極管P4、P5、P6都流過IPTAT，同時基極電路被基極電流抵消電路抵消了，因此輸出帶隙基準電壓為VBG＝V1+2×VBE由于VT=K×Tq]]>，故V1的溫度系數(shù)為正，而VBE＝VBE，0×[1+α·(T-T0)+β·(T-T0)2+γ·(T-T0)3+K]其中VBE，0表示常溫下VBE的參考電壓值，β、γ分別為VBE的二階、三階溫度系數(shù)。
其一階溫度系數(shù)α為負，只要調(diào)整電阻R2與R1的比值及M，即可獲得在常溫時一階溫度系數(shù)為零的帶隙參考電壓。圖2為一階溫度系數(shù)補償示意圖經(jīng)過一階溫度補償，VBG最后輸出為VBG＝VBG，0×[1+0·(T-T0)+ξ·(T-T0)2+K]其中VBE，0為常溫下VBG的參考電壓值，T0為常溫(約300K)，T為絕對溫度，ξ為VBG的二階溫度系數(shù)。
然后在實際的工藝中，VBE仍存在2階、3階溫度系數(shù)，如果在高性能的電路設計中，只消除一階溫度系數(shù)，其二階等高階溫度系數(shù)仍然要求考慮。因此必須要想辦法，消除高階溫度系數(shù)的影響。
在實際的電子元件特性中，VBE的三階以上的溫度系數(shù)相對于二階溫度系數(shù)是很小的，完全可以不用考慮。在本發(fā)明中，不考慮三階以上的溫度系數(shù)，即可得到很好得實際結(jié)果。
傳統(tǒng)的芯片設計中，如果需要極低溫度系數(shù)的帶隙基準電壓，往往需要對工藝提出高的要求，一般要用Bipolar工藝或BiCMOS工藝，這增加了產(chǎn)品成本與復雜度。
同時也有其它一些解決方案，例如美國專利US005712590A，其二階補償電路的框圖如圖4所示，圖5為其基準電壓的溫度特性曲線，該方案在實際應用中存在以下幾個問題1、比較電路的失調(diào)電壓對參考電壓選擇的影響。一般在CMOS工藝中，比較器的失調(diào)電壓會達到20～50mV，這么大的失調(diào)電壓，相對高精度的參考電壓是致命的問題。
2、在VBG1與VBG2的電壓非常接近時，比較器會無法判斷具體輸出哪一路參考電壓，容易造成誤操作。

發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種低溫度系數(shù)帶隙基準參考電壓源，使用標準CMOS制造工藝，獲取極低溫度系數(shù)的帶隙參考電壓，同時減低設計低溫度系數(shù)的帶隙基準電壓對工藝的要求。
為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是一種低溫度系數(shù)帶隙基準參考電壓源，包括以下電路PTAT電流產(chǎn)生電路，用于產(chǎn)生PTAT電流；基準電壓啟動電路，與所述PTAT電流產(chǎn)生電路相連，用于克服PTAT電流產(chǎn)生電路的零電流工作點，確保PTAT電流能夠產(chǎn)生；基準電壓合成電路，與所述PTAT電流產(chǎn)生電路輸出端相連，用于產(chǎn)生基準電壓；基極電流抵消電路，與所述基準電壓合成電路相連，用于抵消該基準電壓合成電路中晶體管產(chǎn)生額外基極電流，保證基準電壓的正確產(chǎn)生；第一電流鏡像電路，用于將所述PTAT電流產(chǎn)生電路所生成PTAT電流鏡像復制，并分別輸出至所述PTAT電流產(chǎn)生電路、基準電壓啟動電路、基準電壓合成電路及基極電流抵消電路，其中，該低溫度系數(shù)帶隙基準參考電壓源還包括二階溫度補償電流產(chǎn)生電路，與所述第一電流鏡像電路、基準電壓合成電路相連，輸入IPTAT電流、帶隙基準電壓，通過利用MOS管漏源電流與柵源壓差的平方關(guān)系，產(chǎn)生二階補償電流并輸出至基準電壓合成電路產(chǎn)生二階補償電壓，補償基準電壓的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準電壓。
本發(fā)明的有益效果是本發(fā)明充分利用CMOS工藝中的MOS管的V-I特性，產(chǎn)生二階補償電流，然后通過電阻轉(zhuǎn)換為補償電壓，來補償參考電壓的二階溫度系數(shù)，不僅解決溫度補償問題，同時也克服了傳統(tǒng)帶隙基準電壓的溫度系數(shù)偏高的問題，通過采用標準CMOS工藝即可實現(xiàn)極低溫度系數(shù)的帶隙基準電壓，有效地降低對工藝的要求，容易在各種CMOS集成電路(如參考電壓芯片、電能計量芯片、電壓調(diào)整芯片、數(shù)據(jù)轉(zhuǎn)換芯片)中使用。

圖1一種典型的帶隙基準電壓產(chǎn)生電路。
圖2一種典型的帶隙基準電壓的一階溫度系數(shù)補償示意3一種典型的帶隙基準電壓的溫度特性曲線圖4先前專利US005712590A二階補償電路的框5先前專利US005712590A基準電壓的溫度特性曲線圖6本發(fā)明低溫度系數(shù)帶隙基準電壓源的原理7本發(fā)明的二階溫度系數(shù)補償電流原理8使用本發(fā)明的帶隙基準電壓的溫度特性圖。
具體實施方式下面結(jié)合附圖對本發(fā)明作進一步的描述。
如圖7、圖8所示，本發(fā)明由PTAT電流產(chǎn)生電路、基準電壓合成電路、二階補償電流產(chǎn)生電路、基極電流抵消電路、啟動電路及電流鏡像電路組成。
該PTAT電流產(chǎn)生電路包括第七MOS管MN1、第八MOS管MN2、第三晶體管P1、第四晶體管P2及第二電阻R1，該第七MOS管MN1、第八MOS管MN2的柵極與基準電壓啟動電路的輸出端相連，第七MOS管MN1的漏極與其柵極相連，所述第七MOS管MN1、第八MOS管MN2的漏極與第一電流鏡像電路相連，其中第八MOS管的漏極輸出PTAT電流；該第三晶體管P1、第四晶體管P2的基極、集電極接地，第三晶體管P1的發(fā)射極與第七MOS管MN1的源極相連，第四晶體管P2發(fā)射極的通過第二電阻R1與第八MOS管P2的源極相連，該PTAT電流值與第三晶體管P1、第四晶體管P2發(fā)射極的面積比及第二電阻阻值R1相關(guān)。具體為IPTAT=ΔVBE/R1=VTR1×lnM]]>其中VT＝26mV，為溫度的電壓當量M為P2與P1的發(fā)射極面積比該第七MOS管、第八MOS管為N溝道MOS管；該第三晶體管、第四晶體管為PNP三極管。
該基準電壓啟動電路與所述PTAT電流產(chǎn)生電路相連，用于克服PTAT電流產(chǎn)生電路的零電流工作點，確保PTAT電流能夠產(chǎn)生。
該基準電壓合成電路包括第一晶體管P3、第二晶體管P4及第一電阻R2，該第一電阻R2的一端接地，另一端與第一晶體管P3的基極相連，所述第一晶體管P3、第二晶體管P4的集電極都接地，第一晶體管P3的發(fā)射極與第二晶體管P4的基極相連，所述第一電流鏡像電路輸出的IPTAT電流分別第一晶體管P3的基極及第二晶體管P4的發(fā)射極相連，二階補償電流產(chǎn)生電路的輸出端與所述第一晶體管P3的基極相連，IPTAT經(jīng)第一電阻R2產(chǎn)生正溫度系數(shù)電壓V1，然后經(jīng)第一晶體管P3、第二晶體管P4的基極-發(fā)射極升壓，在第二晶體管P4的發(fā)射極輸出基準電壓VBG，由于基極-發(fā)射極電壓VBE為負溫度系數(shù)，因此經(jīng)過設計，可以得到常溫時溫度系數(shù)為零的基準電壓。即
V1=R2R1×lnM×VT]]>VBG＝V1+2×VBEVBG＝VBG，0×[1+0·(T-T0)+ξ·(T-T0)2+K]其中VT＝26mV，為溫度的電壓當量M為P2與P1的發(fā)射極面積比該第二晶體管P4的發(fā)射極輸出基準電壓VBG。
該基極電流抵消電路與所述基準電壓合成電路相連，用于抵消該基準電壓合成電路中晶體管產(chǎn)生額外基極電流，保證基準電壓的正確產(chǎn)生。
電流鏡像電路若干MOS管組成，該若干MOS管的柵極都接一起，將第八MOS管MN2輸出電流IPTAT全部鏡像復制，并分別輸出至啟動電路、PTAT電流產(chǎn)生電路、二階補償電流產(chǎn)生電路、基準電壓合成電路、基極電流抵消電路。
該二階溫度補償電流產(chǎn)生電路包括高溫補償電路，其包括第一MOS管MN3、第二MOS管MN4、第三MOS管MN5、正溫度系數(shù)電壓△V生成電路及第二電流鏡像電路，該第三MOS管的柵極與第一MOS管MN1的漏極相連，所述第一MOS管MN3、第二MOS管MN4、第三MOS管MN5的源極接地，該正溫度系數(shù)電壓ΔV生成電路分別與所述第一MOS管MN3、第二MOS管MN4柵極相連，所述第二MOS管MN4、第三MOS管MN5的漏極與第二電流鏡像電路相連并合成輸出高溫補償電流Iout1；利用MOS管的特性，輸出電流Iout1與ΔV2成正比。
在CMOS工藝中，其MOS管的V-I轉(zhuǎn)移特性為IDS＝Kβ×(VGS-VTH)2，因此，IOUT1∝Kβ×(VGS1-VTH+ΔV)2-Kβ×(VGS1-VTH)2，我們只要把MOS管偏置電壓(VGS-VTH)偏置為與第一電阻R2產(chǎn)生的二階補償電壓V1成比例，即可以設計一個二階溫度系數(shù)-ξ，從而抵消二階溫度系數(shù)ξ。
只要VGS1-VTH＜＜ΔV就可以近似為IOUT1∝ΔV2，這在電路實現(xiàn)是可能的。
該第一MOS管MN3、第二MOS管MN4、第三MOS管MN5為N溝道MOS管。
低溫補償電路，其包括第四MOS管MP1、第五MOS管MP2、第六MOS管MP3、負溫度系數(shù)電壓ΔV生成電路及第三電流鏡像電路電流鏡組成，第六MOS管MP3的柵極與第四MOS管MP1的漏極相連，所述第四MOS管MP1、第五MOS管MP2、第六MOS管MP3的源極與一電源相連，該負溫度系數(shù)電壓ΔV生成電路與第四MOS管MP1、第五MOS管MP2的柵極相連，所述第五MOS管MP2、第六MOS管MP3的漏極與第三電流鏡電路相連并合成輸出電流低溫補償電流Iout2，輸出電流Iout2與ΔV2成正比，即IOUT2∝Kβ×(VGS1-VTH+ΔV)2-Kβ×(VGS1-VTH)2，只要VGS1-VTH＜＜ΔV就可以近似為IOUT2∝ΔV2，這在電路實現(xiàn)是可能的。
該第四MOS管MP1、第五MOS管MP2、第六MOS管MP3為P溝道MOS管。
電流相加電路，包括第二電流鏡輸出Iout1、MOS管MN3及第三電流鏡輸出Iout2，輸出二階補償電流Iout。
分別與所述高溫補償電路及低溫補償電路輸出端相連，輸出二階補償電流。
該第二晶體管P4的發(fā)射極及第一電流鏡像電路的輸出端分別與所述正溫度系數(shù)電壓ΔV生成電路、負溫度系數(shù)電壓ΔV生成電路的輸入端相連。
二階補償電流產(chǎn)生電路通過輸入IPTAT電流、帶隙基準電壓VBG后，通過利用MOS管的特性，產(chǎn)生二階補償電流后Iout輸出至第一晶體管P3的基極，通過第一電阻R2產(chǎn)生二階補償電壓V1，補償基準電壓VBG的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準電壓。
同時，設計電路常溫附近，設計Iout1，及Iout2非常小，即可以充分補償帶隙基準電壓在高溫時(低溫時)電壓相對常溫時的偏差，從而完成基準電壓的二階溫度系數(shù)的補償，得到極低溫度系數(shù)得帶隙基準電壓。
由于，在實際的電子元件特性中，VBE的三階以上的溫度系數(shù)相對于二階溫度系數(shù)是很小的，完全可以不用考慮。在本發(fā)明中，不考慮三階以上的溫度系數(shù)，即可得到很好得實際結(jié)果，產(chǎn)生極低溫度系數(shù)的帶隙基準電壓。
本發(fā)明充分利用CMOS工藝中的MOS管的V-I特性，產(chǎn)生二階補償電流，然后通過電阻轉(zhuǎn)換為補償電壓，來補償參考電壓的二階溫度系數(shù)，不僅解決溫度補償問題，同時也克服了傳統(tǒng)帶隙基準電壓的溫度系數(shù)偏高的問題，通過采用標準CMOS工藝即可實現(xiàn)極低溫度系數(shù)的帶隙基準電壓，有效地降低對工藝的要求，容易在各種CMOS集成電路(如參考電壓芯片、電能計量芯片、電壓調(diào)整芯片、數(shù)據(jù)轉(zhuǎn)換芯片)中使用。
權(quán)利要求
1.一種低溫度系數(shù)帶隙基準參考電壓源，包括以下電路PTAT電流產(chǎn)生電路，用于產(chǎn)生PTAT電流IPTAT；基準電壓啟動電路，與所述PTAT電流產(chǎn)生電路相連，用于克服PTAT電流產(chǎn)生電路的零電流工作點，確保PTAT電流IPTAT能夠產(chǎn)生；基準電壓合成電路，與所述PTAT電流產(chǎn)生電路輸出端相連，用于產(chǎn)生基準電壓；基極電流抵消電路，與所述基準電壓合成電路相連，用于抵消該基準電壓合成電路中晶體管產(chǎn)生額外基極電流，保證基準電壓的正確產(chǎn)生；第一電流鏡像電路，用于將所述PTAT電流產(chǎn)生電路所生成PTAT電流鏡像復制，并分別輸出至所述PTAT電流產(chǎn)生電路、基準電壓啟動電路、基準電壓合成電路及基極電流抵消電路，其特征在于該低溫度系數(shù)帶隙基準參考電壓源還包括二階溫度補償電流產(chǎn)生電路，與所述第一電流鏡像電路、基準電壓合成電路相連，輸入IPTAT電流、帶隙基準電壓，通過利用MOS管漏源電流與柵源壓差的平方關(guān)系，產(chǎn)生二階補償電流并輸出至基準電壓合成電路產(chǎn)生二階補償電壓，補償基準電壓的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準電壓。
2.如權(quán)利1所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該二階溫度補償電流產(chǎn)生電路包括高溫補償電路，其包括第一MOS管、第二MOS管、第三MOS管、正溫度系數(shù)電壓ΔV生成電路及第二電流鏡像電路，該第三MOS管的柵極與第一MOS管的漏極相連，所述第一MOS管、第二MOS管、第三MOS管的源極接地，該正溫度系數(shù)電壓ΔV生成電路分別與所述第一MOS管、第二MOS管柵極相連，所述第二MOS管、第三MOS管的漏極與第二電流鏡像電路相連并合成輸出高溫補償電流；低溫補償電路，其包括第四MOS管、第五MOS管、第六MOS管、負溫度系數(shù)電壓ΔV生成電路及第三電流鏡像電路電流鏡組成，第六MOS管的柵極與第四MOS管的漏極相連，所述第四MOS管、第五MOS管、第六MOS管的源極與一電源相連，該負溫度系數(shù)電壓ΔV生成電路與第四MOS管、第五MOS的柵極相連，所述第五MOS管、第六MOS管的漏極與第三電流鏡電路相連并合成輸出電流低溫補償電流；電流相加電路，分別與所述高溫補償電路及低溫補償電路輸出端相連，輸出二階補償電流Iout。
3.如權(quán)利2所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該第一MOS管、第二MOS管、第三MOS管為N溝道MOS管；該第四MOS管、第五MOS管、第六MOS管為P溝道MOS管。
4.如權(quán)利2所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該基準電壓合成電路包括第一晶體管、第二晶體管及第一電阻，該第一電阻的一端接地，另一端與第一晶體管的基極相連，所述第一晶體管、第二晶體管的集電極都接地，第一晶體管的發(fā)射極與第二晶體管的基極相連，所述第一電流鏡像電路輸出的IPTAT電流分別第一晶體管的基極及第二晶體管的發(fā)射極相連，二階補償電流產(chǎn)生電路的輸出端與所述第一晶體管的基極相連，該第二晶體管的發(fā)射極輸出基準電壓。
5.如權(quán)利4所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于第二晶體管的發(fā)射極及第一電流鏡像電路的輸出端分別與所述正溫度系數(shù)電壓ΔV生成電路、負溫度系數(shù)電壓ΔV生成電路的輸入端相連。
6.如權(quán)利4所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該第一晶體管、第二晶體管為PNP三極管。
7.如權(quán)利1所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該PTAT電流產(chǎn)生電路包括第七MOS管、第八MOS管、第三晶體管、第四晶體管及第二電阻，該第七MOS管、第八MOS管的柵極與基準電壓啟動電路的輸出端相連，第七MOS管的漏極與其柵極相連，所述第七MOS管、第八MOS管的漏極與第一電流鏡像電路相連，其中第八MOS管的漏極輸出PTAT電流；該第三晶體管、第四晶體管的基極、集電極接地，第三晶體管的發(fā)射極與第七MOS管的源極相連，第四晶體管發(fā)射極的通過第二電阻與第八MOS管的源極相連，該PTAT電流值與第三晶體管、第四晶體管發(fā)射極的面積比成正比，并與第二電阻阻值成反比。
8.如權(quán)利7所述的低溫度系數(shù)帶隙基準參考電壓源，其特征在于該第七MOS管、第八MOS管為N溝道MOS管；該第三晶體管、第四晶體管為PNP三極管。
全文摘要
本發(fā)明涉及一種低溫度系數(shù)帶隙基準參考電壓源，包括PTAT電流產(chǎn)生電路、基準電壓啟動電路、基準電壓合成電路、基極電流抵消電路、第一電流鏡像電路，其中該低溫度系數(shù)帶隙基準參考電壓源還包括二階溫度補償電流產(chǎn)生電路，與所述第一電流鏡像電路、基準電壓合成電路相連，輸入PTAT電流、帶隙基準電壓，通過利用MOS管漏源電流與柵源壓差的平方關(guān)系，產(chǎn)生二階補償電流并輸出至基準電壓合成電路產(chǎn)生二階補償電壓，補償基準電壓的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準電壓。本發(fā)明克服了經(jīng)典帶隙基準電壓的溫度系數(shù)偏高的問題，通過采用標準CMOS工藝即可實現(xiàn)極低溫度系數(shù)的帶隙基準電壓，有效地降低對工藝的要求。
文檔編號G05F3/26GK1987713SQ200510120849
公開日2007年6月27日 申請日期2005年12月23日 優(yōu)先權(quán)日2005年12月23日
發(fā)明者周命福, 馮秉剛, 王金瑣, 劉小靈 申請人:深圳市芯海科技有限公司