本實用新型屬于B碼對時技術領域，尤其涉及一種利用單片機實現(xiàn)高精度B碼對時的衛(wèi)星時鐘裝置。

背景技術：

隨著電力需求的不斷增長，電網(wǎng)結構越來越復雜，為了保證電力系統(tǒng)的安全穩(wěn)定運行，提高自動化控制水平和電網(wǎng)發(fā)生故障后的準確分析定位、判斷事故原因，需要實現(xiàn)電網(wǎng)時間的精確和統(tǒng)一。IRIG-B碼(簡稱B碼)對時由于其對時精度高、穩(wěn)定性強，成為國家電網(wǎng)公司發(fā)布的《關于加強電力二次系統(tǒng)時鐘管理的通知》中明確要求的對時模式之一，所有的衛(wèi)星時鐘裝置都必須支持輸出IRIG-B碼對時功能

通過IRIG-B碼實現(xiàn)授時過程中，能夠將絕對時間同步發(fā)送到電力行業(yè)的自動設備中，相比與傳統(tǒng)的秒脈沖對時，要求更高，實現(xiàn)也更為復雜，需要衛(wèi)星時鐘裝置的處理器更多干預。由于單片機工作原理的局限，無法保證IRIG-B碼的P0碼元上升沿的準確性，常用的方法是增加FPGA芯片或者CPLD芯片來輔助單片機實現(xiàn)IRIG-B碼授時，但無論是FPGA芯片還是CPLD芯片都需要專用的軟件來進行單獨編程和燒錄，對硬件設計也會提出更高的要求，增加衛(wèi)星時鐘裝置的開發(fā)難度、生產調試工作量和裝置硬件成本。

技術實現(xiàn)要素：

鑒于上述問題，本實用新型的目的在于提供一種利用單片機實現(xiàn)高精度B碼對時的衛(wèi)星時鐘裝置，旨在解決現(xiàn)有衛(wèi)星時鐘裝置開發(fā)難度大、成本較高的技術問題。

本實用新型采用如下技術方案：

所述利用單片機實現(xiàn)高精度B碼對時的衛(wèi)星時鐘裝置包括衛(wèi)星時鐘模塊、單片機、與門和或門，所述衛(wèi)星時鐘模塊輸出基準秒脈沖波形至所述單片機和與門，所述單片機一方面輸出B碼參考波形至所述或門，另一方面輸出方波輸出波形至所述與門，所述與門根據(jù)所述基準秒脈沖波形和方波輸出波形輸出輔助輸出波形至所述或門，所述或門根據(jù)所述B碼參考波形和輔助輸出波形輸出B碼輸出波形。

進一步的，所述或門為SN74LVC1G32芯片，所述與門為SN74LVC1G08芯片。

本實用新型的有益效果是：本裝置結構簡單，設置一塊單片機以及一個與門和或門，并設置單片機的一個管腳輸出一個方波，幾乎不增加裝置調試工作量，開發(fā)難度比較低；而且整體結構簡單，成本低，對時非常精確，滯后時間穩(wěn)定，小于20納秒，完全滿足國家標準的要求。

附圖說明

圖1是本實用新型實施例提供的衛(wèi)星時鐘裝置的結構圖；

圖2是本實用新型實施例提供的衛(wèi)星時鐘裝置中的各個波形圖。

具體實施方式

為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

為了說明本實用新型所述的技術方案，下面通過具體實施例來進行說明。

簡單通過單片機實現(xiàn)IRIG-B碼授時，需要按照衛(wèi)星時鐘模塊輸出的基準秒脈沖波形做為IRIG-B碼的P0碼元上升沿的依據(jù)，由于單片機代碼執(zhí)行需要時間，輸出P0碼元的上升沿必然會滯后于衛(wèi)星時鐘模塊輸出的基準秒脈沖，滯后時間與單片機的速度、中斷處理的方法、中斷發(fā)生時刻的工作狀態(tài)相關，即使以最快的模式處理中斷也需要執(zhí)行至少10余條指令，使得滯后時間都在微秒級，無法滿足國家標準的要求。而且性能越強大的單片機，其中斷處理會更復雜，需要更多的指令，僅僅通過選擇更高性能的單片機無法減少滯后時間。因此簡單單片機無法實現(xiàn)精確B碼對時。

為此，本實用新型使用簡單的外圍電路設計，消除單片機代碼處理所帶來延時，對單片機的性能沒有特別要求，實現(xiàn)低成本、高精度的IRIG-B碼授時。

具體的，如圖1所示，本實施例提供的利用單片機實現(xiàn)高精度B碼對時的衛(wèi)星時鐘裝置包括衛(wèi)星時鐘模塊1、單片機2、與門3和或門4，所述衛(wèi)星時鐘模塊1輸出基準秒脈沖波形至所述單片機2和與門3，所述單片機2一方面輸出B碼參考波形至所述或門4，另一方面輸出方波輸出波形至所述與門3，所述與門3根據(jù)所述基準秒脈沖波形和方波輸出波形輸出輔助輸出波形至所述或門4，所述或門4根據(jù)所述B碼參考波形和輔助輸出波形輸出B碼輸出波形。

本實施例中，所述與門為SN74LVC1G08單與門芯片，所述或門為SN74LVC1G32單或門芯片。參照圖2所示的波形圖，衛(wèi)星時鐘模塊輸出基準秒脈沖波形至單片機和與門，基準秒脈沖波形是一個方波，周期t1＝1秒，其中高電平持續(xù)時間為t2，t2的時間規(guī)定較為寬泛，從50到200ms都符合國家標準?；鶞拭朊}沖波形進入單片機后，單片機將根據(jù)IRIG-B碼的國家標準，從硬件管腳輸出B碼參考波形，并接入或門。根據(jù)國家標準的要求，IRIG-B碼每秒鐘輸出100個碼元，組成一組，每個碼元10毫秒，共有P碼(高電平8毫秒)，1碼(高電平5毫秒)，0碼(高電平2毫秒)三種類型的碼元，每組碼元的第一個碼元和最后一個碼元分別被稱為P0碼和PR碼，P0碼的上升沿做為每組碼元的起始時刻，需要與秒脈沖的上升沿對齊。圖2中，理論上P0碼上升沿需要和基準秒脈沖上升沿對齊。

但是由于單片機的代碼執(zhí)行需要時間，單片機管腳輸出P0碼元的上升沿必然會滯后于衛(wèi)星時鐘模塊輸出的基準秒脈沖上升沿，滯后時間與單片機的速度、中斷處理的方法、中斷發(fā)生時刻單片機的工作狀態(tài)相關，滯后的時間在微秒級，無法達到國家標準的要求。需要說明的是，為了描述清晰，圖2所示的延時不合比例，但不影響本實施方式的說明。

為了消除上述的滯后時間，單片機需要額外輸出一個方波輸出波形并接入所述與門。如圖2所示，其上升沿在基準秒脈沖波形的下降沿之后均可，其下降沿在P0碼的高電平時間輸出，本設計的上升沿在IRIG-B碼輸出第80個碼元后產生，下降沿在P0碼的高電平第3毫秒產生，高電平持續(xù)時間大約為203毫秒?；鶞拭朊}沖波形和方波輸出波形接入與門進行與操作，產生的輔助輸出波形接入或門。

輔助輸出波形的上升沿與基準秒脈沖波形的上升沿幾乎對齊，滯后時間僅為單與門芯片的固有延時，小于10納秒，圖示中予以忽略。輔助輸出波形的下降沿與方波輸出波形下降沿對齊，滯后時間也小于10納秒，圖示中也予以忽略。輔助輸出波形的高電平持續(xù)時間大約為3毫秒。

單片輸出的B碼參考波形和輔助輸出波形接入與門后進行或操作，產生B碼輸出波形為最終的IRIG-B碼輸出波形。

由于輔助輸出波形的高電平持續(xù)時間僅為3毫秒左右，在單片機的B碼參考波形的P0碼下降沿到達之前就已經結束，變?yōu)榈碗娖?，所以或操作不會對P0碼之后的其他碼元產生影響，唯一的作用是將B碼輸出波形的P0碼上升沿與輔助輸出波形的上升沿對齊，B碼輸出波形的P0碼上升沿較輔助輸出波形上升沿的滯后時間僅為或門的固有延時，小于10納秒，圖示中予以忽略。

經過以上設計，最終的IRIG-B碼輸出波形的P0碼上升沿與基準秒脈沖波形的上升沿相比，滯后時間僅為單與門芯片的固有時間加上單或門芯片的固有時間，滯后時間非常穩(wěn)定，小于20納秒，完全滿足國家標準的要求。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。