半導體芯片I的正面11粘貼一基板2，以方便在步驟S15中研磨時支撐所述半導體芯片1，所述基板2的大小可以需要進行選擇，例如，所述基板2可以為lcm*lcm的方板。較佳的，所述基板2為導電基板,例如空白晶圓等,可以提高所述分析樣品的導電性。所述半導體芯片I和所述導電基板2通過導電膠11粘貼。
[0065]然后，進行步驟S15，對所述半導體芯片I的背面12進行研磨，直至露出所述開孔125。較佳的，所述步驟S15分為以下兩個子步驟:
[0066]子步驟S151，如圖9所示，對所述半導體芯片I的背面12進行粗磨，利用粗糙度較大的研磨介質(zhì)進行研磨，直至所述半導體芯片I的背面12表面與所述開孔125的距離H3為50nm?100nm時,停止粗磨；
[0067]子步驟S152，如圖10所示，對所述半導體芯片I的背面12進行細磨，利用粗糙度較小的研磨介質(zhì)(例如磚石膏)進行研磨，例如直至露出所述開孔125，得到分析樣品3。由于所述開孔125的深度大于等于所述P阱111的深度，所以，當露出所述開孔125時，所述P阱111剛好露出或還未露出，不易損傷所述P阱111，從而提高測試的準確性。而采用先粗磨、后細磨的方法，既可以提高研磨效率，又可以避免損傷所述P阱111。
[0068]所述分析樣品3被研磨過的表面作為測試時的分析表面，由于該表面被研磨過，所以所述分析樣品3的分析表面平整，有利于提高測試的準確性。并且，所述半導體芯片I的背面12的比較干凈，沒有過多的干擾結(jié)構(gòu)(例如所述柵極121、連接塞122、互連結(jié)構(gòu)等)，使得所述分析樣品3的分析區(qū)域31 (位于所述分析樣品3被研磨過的表面上，且位于所述開孔125的中間)較大，從而提高分析的準確性。
[0069]另外，本發(fā)明還提供一種二次離子質(zhì)譜分析方法，具體包括:
[0070]首先，進行步驟S21，提供所述分析樣品3 ；
[0071]然后，進行步驟S22，根據(jù)所述開孔125確定所述P阱111的位置，在本實施例中，在所述分析樣品3被研磨過的一面上找到所述開孔125，被定位的所述P阱111位于所述開孔125的中間；
[0072]最后，進行步驟S23，從所述分析樣品3被研磨過的一面，對所述一個待測結(jié)構(gòu)進行二次離子質(zhì)譜分析。具體的，用初級離子41入射所述分析樣品3的分析區(qū)域31，濺射產(chǎn)生二次離子42，探測所述二次離子42的信息，并進行分析。
[0073]本發(fā)明的較佳實施例如上所述，但是本發(fā)明并不限于上述公開范圍，例如:
[0074]所述開孔的個數(shù)并不限于I個，所述開孔的形狀也不限于環(huán)形，在本發(fā)明的另一實施例中，所述開孔的個數(shù)還可以為4個，如圖13所示，所述開孔225為條形，四個所述開孔225圍繞在所述一個待測結(jié)構(gòu)111的四周，從而定位出所述一個待測結(jié)構(gòu)111的位置。當然，所述開孔的個數(shù)還可以為2個、3個或更多；另外，所述開孔的形狀還可以為圓形孔，若干圓形孔排列于所述一個待測結(jié)構(gòu)的至少兩個側(cè)面，例如，若干圓形孔排列于所述一個待測結(jié)構(gòu)的兩個相鄰的側(cè)面，或若干圓形孔排列于所述一個待測結(jié)構(gòu)的兩個相對的側(cè)面，或者，若干圓形孔排列于所述一個待測結(jié)構(gòu)的四周，等等；只要所述開孔位于所述一個待測結(jié)構(gòu)的至少兩個側(cè)面，均可以定位出所述一個待測結(jié)構(gòu)111的位置，亦在本發(fā)明的思想范圍之內(nèi)；
[0075]另外，所述待測結(jié)構(gòu)并不限于為P型阱，還可以為其它規(guī)則排列的結(jié)構(gòu)，根據(jù)本發(fā)明的上述表述，本領(lǐng)域的普通技術(shù)人員可以將上述方法應用于離子擴散的分析領(lǐng)域，此為本領(lǐng)域的技術(shù)人員可以理解的，在此不作贅述。
[0076]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【主權(quán)項】
1.一種樣品制備方法，包括: 提供一形成有若干規(guī)則排列的待測結(jié)構(gòu)的半導體芯片，所述半導體芯片包括正面、與所述正面相對的背面以及垂直于所述正面和背面的橫截面； 對所述半導體芯片的正面進行剝離，剝離至所述待測結(jié)構(gòu)所在膜層的上一層膜層，根據(jù)所述待測結(jié)構(gòu)所在膜層的上一層膜層的結(jié)構(gòu)，判斷所述待測結(jié)構(gòu)的位置分布； 對所述半導體芯片的橫截面進行腐蝕處理，根據(jù)所述腐蝕處理的結(jié)果，判斷所述待測結(jié)構(gòu)的深度以及所述待測結(jié)構(gòu)在所述橫截面的寬度； 根據(jù)所述待測結(jié)構(gòu)的位置分布、深度以及寬度，從所述半導體芯片的正面制備至少一開孔，所述開孔位于其中一個所述待測結(jié)構(gòu)的至少兩個側(cè)面，所述開孔的深度大于等于所述待測結(jié)構(gòu)的深度； 對所述半導體芯片的背面進行研磨，直至露出所述開孔，得到分析樣品。2.如權(quán)利要求1所述的樣品制備方法，其特征在于，在所述半導體芯片的正面制備至少一開孔的步驟和對所述半導體芯片的背面進行研磨的步驟之間，還包括: 在所述開孔內(nèi)填充導電材料。3.如權(quán)利要求2所述的樣品制備方法，其特征在于，所述導電材料為鉬。4.如權(quán)利要求1-3中任意一項所述的樣品制備方法，其特征在于，在對所述半導體芯片的正面進行剝離的步驟和對所述半導體芯片的橫截面進行腐蝕處理的步驟之間，還包括: 采用聚焦離子束對所述半導體芯片的橫截面進行預處理。5.如權(quán)利要求1-3中任意一項所述的樣品制備方法，其特征在于，從所述半導體芯片的正面制備至少一開孔的步驟和對所述半導體芯片的背面進行研磨的步驟之間，還包括: 在所述半導體芯片的正面粘貼一基板。6.如權(quán)利要求5所述的樣品制備方法，其特征在于，所述基板為導電基板，所述半導體芯片和所述導電基板通過導電膠粘貼。7.如權(quán)利要求1-3中任意一項所述的樣品制備方法，其特征在于，對所述半導體芯片的背面進行研磨的步驟包括: 對所述半導體芯片的背面進行粗磨，直至所述半導體芯片的背面表面距所述開孔50nm ?lOOOnm ； 對所述半導體芯片的背面進行細磨，露出所述開孔。8.如權(quán)利要求1所述的樣品制備方法，其特征在于，所述半導體芯片包括若干層疊的膜層，所述待測結(jié)構(gòu)在其中一個所述膜層內(nèi)排列。9.如權(quán)利要求1所述的樣品制備方法，其特征在于，所述腐蝕處理的處理液包括氫氟酸、硝酸和乙酸中的一種或幾種的組合，所述腐蝕處理的處理時間為10s?30s。10.如權(quán)利要求1所述的樣品制備方法，其特征在于，從所述半導體芯片的正面制備一個所述開孔，所述開孔為環(huán)形，并包圍所述一個待測結(jié)構(gòu)。11.如權(quán)利要求1所述的樣品制備方法，其特征在于，從所述半導體芯片的正面制備四個所述開孔，所述開孔為條形，四個所述開孔圍繞在所述一個待測結(jié)構(gòu)的四周。12.如權(quán)利要求1所述的樣品制備方法，其特征在于，采用聚焦離子束在所述半導體芯片的正面制備至少一所述開孔。13.—種二次離子質(zhì)譜分析方法，包括:提供采用如權(quán)利要求1-12中任意一種所述樣品制備方法制備的所述分析樣品；根據(jù)所述開孔確定所述一個待測結(jié)構(gòu)的位置；從所述分析樣品被研磨過的一面，對所述一個待測結(jié)構(gòu)進行二次離子質(zhì)譜分析。
【專利摘要】本發(fā)明揭示了一種樣品制備方法，包括：提供一半導體芯片，包括若干規(guī)則排列的待測結(jié)構(gòu)；對所述半導體芯片的正面進行剝離，并判斷所述待測結(jié)構(gòu)的位置分布；對所述半導體芯片的橫截面進行腐蝕處理，并判斷所述待測結(jié)構(gòu)的深度以及所述待測結(jié)構(gòu)在所述橫截面的寬度；根據(jù)所述待測結(jié)構(gòu)的位置分布、深度以及寬度，在所述半導體芯片的正面制備至少一開孔，所述開孔位于其中一個所述待測結(jié)構(gòu)的至少兩個側(cè)面，所述開孔的深度大于等于所述待測結(jié)構(gòu)的深度；對所述半導體芯片的背面進行研磨，直至露出所述開孔，得到分析樣品。本發(fā)明還提供一種使用所述分析樣品的二次離子質(zhì)譜分析方法，所述分析樣品的表面平整，分析區(qū)域大，有利于提高測試分析的準確性。
【IPC分類】G01N1/28, G01N1/32
【公開號】CN105334085
【申請?zhí)枴緾N201410395360
【發(fā)明人】史江北
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2016年2月17日
【申請日】2014年8月12日