間上收集到的信號的幅度之和小于閾值，則認(rèn)為在這個工作周期內(nèi)該小區(qū)間沒有收集到信號。
[0022]本發(fā)明的技術(shù)方案具有以下有益效果:
1、由于實(shí)現(xiàn)了探測器信號的在線處理，使得需要傳輸和記錄的數(shù)據(jù)減小了數(shù)個數(shù)量級，對于同樣規(guī)模的讀出電子學(xué)系統(tǒng)，大幅提高的探測器工作時間的占空比。對于同樣的數(shù)據(jù)獲取系統(tǒng)，使其可以支持更大規(guī)模的讀出電子學(xué)系統(tǒng)，因此可以實(shí)現(xiàn)靈敏區(qū)更大的探測器或精度更高的位置測量。
[0023]2、由于在硬件級別實(shí)現(xiàn)了信號的幅度與持續(xù)時間甄別，因此大幅降低了信號本底，所獲取的信號的質(zhì)量更高。因此在同樣實(shí)驗條件下，同樣的工作時間內(nèi)探測器能夠記錄更多的有效徑跡，使得成像的質(zhì)量更高。
[0024]3、在實(shí)驗測量時可以直接獲得實(shí)時結(jié)果，因此可以在實(shí)驗的過程中調(diào)節(jié)探測器及電子學(xué)系統(tǒng)的工作狀態(tài)，獲得更高質(zhì)量的數(shù)據(jù)。為實(shí)驗測量帶來了極大的便利。
[0025]下面通過附圖和實(shí)施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
【附圖說明】
[0026]圖1為本發(fā)明實(shí)施例所述的基于氣體探測器的在線徑跡重建數(shù)據(jù)獲取系統(tǒng)的原理框圖；
圖2為模擬仿真數(shù)據(jù)的處理結(jié)果示意圖。
【具體實(shí)施方式】
[0027]以下結(jié)合附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。
[0028]如圖1所示，一種基于氣體探測器的在線徑跡重建數(shù)據(jù)獲取系統(tǒng)，包括現(xiàn)場可編輯邏輯門陣列、模擬數(shù)字轉(zhuǎn)化器、第一大規(guī)模復(fù)雜可編輯邏輯芯片、第二大規(guī)模復(fù)雜可編輯邏輯器件、DDR SDRAM存儲器、閃存和SSRAM存儲器，模擬數(shù)字轉(zhuǎn)化器與現(xiàn)場可編輯邏輯門陣列雙向通信連接，第一大規(guī)模復(fù)雜可編輯邏輯芯片的輸出端與現(xiàn)場可編輯邏輯門陣列的輸入端連接，第二大規(guī)模復(fù)雜可編輯邏輯器件與現(xiàn)場可編輯邏輯門陣列雙向通信連接，DDR SDRAM存儲器與第二大規(guī)模復(fù)雜可編輯邏輯器件電連接，該DDR SDRAM存儲器與現(xiàn)場可編輯邏輯門陣列電連接，閃存和SSRAM存儲器均與第一大規(guī)模復(fù)雜可編輯邏輯芯片電連接，且閃存和SSRAM存儲器均與現(xiàn)場可編輯邏輯門陣列電連接。
[0029]現(xiàn)場可編輯邏輯門陣列的前端連接GSM探測器和前端電子學(xué)放大芯片，GSM探測器探測的信號經(jīng)前端電子學(xué)放大芯片傳輸至現(xiàn)場可編輯邏輯門陣列，前端電子學(xué)放大芯片在本實(shí)施例中具體的采用APV25模擬數(shù)據(jù)獲取芯片。
[0030]優(yōu)選的，現(xiàn)場可編輯邏輯門陣列采用Arria II GX EP2AGX125EF35 FPGA芯片。
[0031]優(yōu)選的，復(fù)雜可編輯邏輯芯片和大規(guī)模復(fù)雜可編輯邏輯器件均采用MAX IIEPM2210F256 CPLD 芯片。
[0032]優(yōu)選的，現(xiàn)場可編輯邏輯門陣列的輸出端口電連接LED燈，現(xiàn)場可編輯邏輯門陣列的輸入端口連接USB接口。
[0033]優(yōu)選的，現(xiàn)場可編輯邏輯門陣列連接155.52MHz的時鐘芯片。
[0034]GEM探測器的信號輸出端與APV芯片相接，APV通過母板與ADC及FPGA相接，完成探測器的信號到處理芯片的傳輸過程。與FPGA相連的有Flash, USB端口，SDRAM，CPLD,ADC以及其他周邊電路。
[0035]涉及的元器件包括:Altera公司生產(chǎn)的Arria II GX EP2AGX125EF35 FPGA芯片，Altera 公司生產(chǎn)的 MAX II EPM2210F256 CPLD 芯片，Double Data Rate SDRAM 采用Micron 公司生產(chǎn)的 MT46V64M8(128M*8 bits), ADC 采用 ADS5281 (2*8channels, 40MHz,12b it ADC, with DDR serial interface @480Mbit/s)，芯片與電腦數(shù)據(jù)傳輸米用標(biāo)準(zhǔn) UBS接口。Flash采用意法半導(dǎo)體公司推出的M25P80型芯片。
[0036]FPGACField — Programmable Gate Array)即現(xiàn)場可編程門陣列它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA作為現(xiàn)場可編輯門陣列，允許用戶根據(jù)自己的需求對芯片進(jìn)行編程，實(shí)現(xiàn)用戶想要的邏輯和算法。
[0037]CPLD (Complex Programmable Logic Device)即復(fù)雜可編程邏輯器件，是從 PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。也是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。它與FPGA的區(qū)別主要在于CPLD更擅長于完成算法和組合邏輯，而FPGA更擅長于完成時序邏輯。
[0038]FPGA器件內(nèi)部主要包括六個部分，他們分別是可編程的I/O (輸入/輸出單元)，可編輯邏輯單元，豐富的布線資源，嵌入式RAM塊，內(nèi)嵌專用功能單元，嵌入式專用硬核。
[0039]GEM探測器二維讀出板上可包含數(shù)千個“像素點(diǎn)”，使用多個APV25芯片可以同時獲取數(shù)千個點(diǎn)的信息。商用的FPGA芯片的I/O已經(jīng)達(dá)到512個，足夠滿足GEM探測器的二維讀出信號的獲取。FPGA具有很強(qiáng)大的并行運(yùn)算能力，這是由于FPGA不需要任何系統(tǒng)，它只是各種邏輯單元根據(jù)輸入時鐘依次運(yùn)行。理論上FPGA的并行數(shù)只受該類型芯片的資源的限制。利用FPGA芯片的并行處理能力可以將各個“像素”的信息進(jìn)行預(yù)處理，將沒用的數(shù)據(jù)扣除，這將大大壓縮探測器的信息量，工業(yè)級的FPGA的主頻已經(jīng)可以達(dá)到1GHz，這樣的處理速度完全可以趕上GEM探測器的信號傳輸速度。根據(jù)已經(jīng)完成的分析代碼，將初步處理有效的GEM探測器的信號，這樣將減輕后續(xù)芯片的處理壓力。由于代碼內(nèi)含大量的算法和組合邏輯，在后端使用CPLD對FPGA預(yù)處理完的數(shù)據(jù)進(jìn)行運(yùn)算，完成質(zhì)子和X射線的甄別和質(zhì)子徑跡的重建包括中子位置的確定。之后使用通用的通信接口(USB，PXI, INTERNET)將計算完成的數(shù)據(jù)(主要是質(zhì)子徑跡Λ射線能量沉積點(diǎn)/質(zhì)子產(chǎn)生點(diǎn)等信息)傳輸給電腦，用于數(shù)據(jù)存儲、成像結(jié)果的顯示及數(shù)據(jù)的再處理等。
[0040]同時本發(fā)明技術(shù)方案公開一種基于氣體探測器的在線徑跡重建數(shù)據(jù)獲取系統(tǒng)的重建方法，包括以下步驟:
步驟一、按照設(shè)定的大小尺寸在邏輯上將探測器的探測平面平均劃分為多個小區(qū)間，并對每一個小區(qū)間都分配一個與位置相關(guān)的二維編號，對每一個小區(qū)間內(nèi)的電子學(xué)系統(tǒng)單個工作周期中收集到的信號進(jìn)行預(yù)處理；首先進(jìn)行信號-本底甄別，其次對于甄別為有信號的區(qū)間，通過進(jìn)一步分析比較，獲得該區(qū)間內(nèi)信號的初步幾何分布范圍；
步驟二、對于上述已經(jīng)甄別為有信號的小區(qū)間，利用其分配的二維編號進(jìn)行相鄰識別；
步驟三、在上述步驟一和步驟二的基礎(chǔ)上，針對相鄰的電子學(xué)工作周期內(nèi)所采集到的信號，識別不同的信號是否仍由同一個徑跡所引起；
步驟四、將多個經(jīng)步驟三識別后的電子學(xué)工作周期的信號聯(lián)結(jié)起來，對整個徑跡上的所有信號進(jìn)行擬合后選取信號的末端，從而完成對整個徑跡的重建。
[0041]優(yōu)選的，步驟一中進(jìn)行信號-本底甄別具體為:如在一個工作周期內(nèi)某個小區(qū)間上收集到的信號的幅度之和小于閾值，則認(rèn)為在這個工作周期內(nèi)該小區(qū)間沒有收集到信號。
[0042]對于信號進(jìn)行在線徑跡重建的重建方法具體步驟為:
第一步:首先，按照設(shè)定大小尺寸(預(yù)設(shè)值為2mm，但做為算法的可調(diào)參數(shù)之一)在邏輯上將探測器的探測平面(一般為20cmX 1cm)平均劃分為多個小區(qū)間，并對每一個小區(qū)間都分配一個與位置相關(guān)的二維編號。對每一個小區(qū)間內(nèi)的電子學(xué)系統(tǒng)單個工作周期(25ns)中收集到的信號進(jìn)行預(yù)處理。首先進(jìn)行信號-本底甄別，即如果在一個工作周期內(nèi)某個小區(qū)間上收集到的信號的幅度之和小于閾值(算法可調(diào)參數(shù))，則認(rèn)為在這個工作周期內(nèi)該小區(qū)間沒有收集到信號。其次對于甄別為有信號的區(qū)間，通過進(jìn)一步分析比較，獲得該區(qū)間內(nèi)信號的初步幾何分布范圍，即在探測器平面的X、y兩個方向上信號分布的最大最小值。
[0043]第二步:其次，對于上一步中已經(jīng)甄別為有信號的小區(qū)間，利用其分配的二維編號進(jìn)行相鄰識別。由于二維編號是按照位置以此排布的，因此如果兩個有信號的小區(qū)間的二維編號相鄰，則說明這兩個小區(qū)間在該電子學(xué)工作周期內(nèi)收集到的信號可能為同一個徑跡所引起。除了信號所在的小區(qū)間必須相鄰?fù)?，還需要根據(jù)小區(qū)間內(nèi)的信號分布的范圍進(jìn)行二維的判別(不同小區(qū)間內(nèi)信號的分布必然有一定間隔，當(dāng)間隔相對于區(qū)間的大小足夠小時，才能夠?qū)蓚€區(qū)間的信號視為由同一個徑跡引起。)，才能夠最終確定兩個相鄰的小區(qū)間內(nèi)收集到的信號是否為同一個徑跡所引起。在此基礎(chǔ)上，由于每個小區(qū)間的信號處理都是并行完成的，因此處理完成的時間可能前后不一致。而當(dāng)一個徑跡在多個小區(qū)間內(nèi)都引發(fā)信號時，很可能被判別為多個徑跡。所以對于小區(qū)間內(nèi)信號同一性的判定要迭代多次，以保證同一個徑跡在探測器平面上的多個小區(qū)間內(nèi)引起的信號能夠被正確的識