技術特征：

技術總結
本發(fā)明公開了一種基于FPGA的電纜局部放電脈沖信號時頻分析系統(tǒng)及方法，包括多個外部ADC，用于采集局部放電脈沖信號，并輸入至FPGA的對應通道中；外部MCU，通過gpmc或者emif總線將脈沖寬度信息傳輸給FPGA，由FPGA截取局部放電脈沖信號；FPGA，包括多個并行排列的內部存儲器，用于存儲計算所需的局部放電脈沖信號數據；還包括由多個乘法器、除法器及傅立葉變換模塊串行組成的函數計算模塊，用于完成每一個脈沖信號的時頻變換計算；內置的控制邏輯具有多個讀取地址及寫入地址線，用于操作內部存儲器。解決了傳統(tǒng)的ARM或DSP實現時頻變換耗時過多的問題，可以優(yōu)質高效的完成時頻變換。

技術研發(fā)人員：黃吉洋;張方紅;杜建國;李定強;邵寅;楊瑞景;李勇輝;補敏
受保護的技術使用者：貴州電網有限責任公司
技術研發(fā)日：2017.06.01
技術公布日：2017.09.15