本發(fā)明屬于激光慣導(dǎo)儀表技術(shù)領(lǐng)域，具體地涉及一種激光陀螺慣導(dǎo)儀表信號采集電路。

背景技術(shù)：

傳統(tǒng)的激光陀螺儀輸出信號利用FPGA進行鑒相和可逆計數(shù)，然后將計數(shù)值發(fā)送到DSP進行FIR濾波，最后由導(dǎo)航計算機將陀螺儀數(shù)據(jù)、加速度計數(shù)據(jù)和GPS數(shù)據(jù)融合進行組合導(dǎo)航。但在高速運動的慣導(dǎo)系統(tǒng)中，由于FPGA與DSP信號傳輸之間存在時間延時，對姿態(tài)解算的同步性造成影響，以至于影響導(dǎo)航精度，利用DSP進行FIR濾波雖然具有良好的濾波效果，卻增大了數(shù)據(jù)采集電路板的體積與濾波時間；還有一種方法是采用FPGA的IP硬核濾波，這種方法需要將Matlab生產(chǎn)的濾波系數(shù)進行量化擴大，這樣無形中增加了FIR濾波器占用FPGA的資源，并且IP硬核的內(nèi)部結(jié)構(gòu)決定其精度無法滿足激光陀螺濾波要求。

技術(shù)實現(xiàn)要素：

本發(fā)明就是針對上述問題，彌補現(xiàn)有技術(shù)的不足，提供一種激光陀螺慣導(dǎo)儀表信號采集電路；本發(fā)明結(jié)構(gòu)簡單，且精度高、體積小。

為實現(xiàn)本發(fā)明的上述目的，本發(fā)明采用如下技術(shù)方案。

本發(fā)明一種激光陀螺慣導(dǎo)儀表信號采集電路，包括激光陀螺、光電耦合器件、加速度計、I/F轉(zhuǎn)換電路、FPGA、導(dǎo)航計算機；其結(jié)構(gòu)要點是：所述FPGA采用軟核EDK嵌入式技術(shù)，所述激光陀螺的信號輸出端連接光電耦合器件的輸入端，所述加速度計的信號輸出端連接I/F轉(zhuǎn)換電路的信號輸入端；所述光電耦合器件和I/F轉(zhuǎn)換電路的信號輸出端分別連接FPGA內(nèi)部的16位可逆計數(shù)器的輸入端和可逆計數(shù)器的輸入端，所述FPGA的信號輸出端連接導(dǎo)航計算機。

作為本發(fā)明的一種優(yōu)選方案，所述I/F轉(zhuǎn)換電路內(nèi)部包括選通開關(guān)、積分電路、電壓比較器、門限選通電路、恒流源電路；所述選通開關(guān)與積分電路相連，積分電路與電壓比較器相連，電壓比較器與門限選通電路相連；所述加速度計的信號輸出端連接I/F轉(zhuǎn)換電路內(nèi)部的選通開關(guān)的輸入端，所述恒流源電路的輸出端連接門限選通電路的輸入端，所述I/F轉(zhuǎn)換電路內(nèi)部的門限選通電路的輸出端連接FPGA內(nèi)部的可逆計數(shù)器的輸入端。

作為本發(fā)明的另一種優(yōu)選方案，所述EDK內(nèi)核包括FIR低通濾波器。

作為本發(fā)明的另一種優(yōu)選方案，所述加速度計采用石英撓性加速度計。

本發(fā)明的有益效果是。

1、本發(fā)明一種激光陀螺慣導(dǎo)儀表信號采集電路，采用FPGA的軟核EDK嵌入式技術(shù)對激光陀螺信號進行FIR濾波，再對激光陀螺進行溫度補償、正交標(biāo)定和零偏標(biāo)定以達(dá)到高精度測量。

2、本發(fā)明采用FPGA軟核對激光陀螺輸出信號進行FIR濾波具有精度高、體積小的優(yōu)點，所述 I/F轉(zhuǎn)換電路在提高石英撓性加速度計精度方面具有較大的優(yōu)勢，加速度計的高精度對后期的導(dǎo)航解算優(yōu)化具有非常重要的促進作用；本發(fā)明采集電路對于激光慣導(dǎo)的設(shè)計具有重要的參考意義，可應(yīng)用于激光慣導(dǎo)設(shè)計領(lǐng)域。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明做進一步說明。本發(fā)明保護范圍不僅局限于以下內(nèi)容的表述。

圖1是本發(fā)明一種激光陀螺慣導(dǎo)儀表信號采集電路的結(jié)構(gòu)框圖。

具體實施方式

參見圖1所示，本發(fā)明一種激光陀螺慣導(dǎo)儀表信號采集電路包括激光陀螺、光電耦合器件、加速度計、I/F轉(zhuǎn)換電路、FPGA、導(dǎo)航計算機；其結(jié)構(gòu)要點是：所述FPGA采用軟核EDK嵌入式技術(shù)，所述激光陀螺的信號輸出端連接光電耦合器件的輸入端，所述加速度計的信號輸出端連接I/F轉(zhuǎn)換電路的信號輸入端；所述光電耦合器件和I/F轉(zhuǎn)換電路的信號輸出端分別連接FPGA內(nèi)部的16位可逆計數(shù)器的輸入端和可逆計數(shù)器的輸入端，所述FPGA的信號輸出端連接導(dǎo)航計算機。

所述I/F轉(zhuǎn)換電路內(nèi)部包括選通開關(guān)、積分電路、電壓比較器、門限選通電路、恒流源電路；所述選通開關(guān)與積分電路相連，積分電路與電壓比較器相連，電壓比較器與門限選通電路相連；所述加速度計的信號輸出端連接I/F轉(zhuǎn)換電路內(nèi)部的選通開關(guān)的輸入端，所述恒流源電路的輸出端連接門限選通電路的輸入端，所述I/F轉(zhuǎn)換電路內(nèi)部的門限選通電路的輸出端連接FPGA內(nèi)部的可逆計數(shù)器的輸入端。

所述EDK內(nèi)核包括FIR低通濾波器；所述加速度計采用石英撓性加速度計。

結(jié)合附圖和技術(shù)方案闡述本發(fā)明的整個工作過程：所述激光陀螺產(chǎn)生的兩列正弦(余弦)脈沖信號經(jīng)過光電耦合隔離后進入FPGA，通過對其進行鑒相和倍頻、可逆計數(shù)，然后輸入到FPGA嵌入式內(nèi)核EDK進行FIR濾波，解算出角速度值之后進行溫度補償、零偏和正交修正、刻度因子標(biāo)定，最后輸出到導(dǎo)航計算機進行姿態(tài)解算；所述石英撓性加速度計通過I/F轉(zhuǎn)換方法將加速度計輸出的電流信號轉(zhuǎn)換為脈沖頻率信號，然后對脈沖信號進行高精度的頻率可逆計數(shù)，得到對應(yīng)的加速度測量信號值。

本發(fā)明所述恒流源電路能夠向負(fù)載提供恒定電流源，穩(wěn)定的恒流源能給I/F電路提供比較精準(zhǔn)的電流源來作為參考的標(biāo)準(zhǔn)。本發(fā)明采用MAX6250作為+5 V參考電壓源，選用運算放大器0PA277U和少量的外圍分立元器件則可以產(chǎn)生基準(zhǔn)的電流源+5V-I。

本發(fā)明所述激光陀螺輸出的信號包含轉(zhuǎn)動角速度信號、抖動偏頻和隨機干擾噪聲信號，可以通過所述FIR低通濾波器濾除抖動偏頻和隨機噪聲信號；所述FIR濾波器為64階，采樣率為10 kHz，截止頻率為100 Hz，通帶內(nèi)紋波抖動為1dB，阻帶下降60 dB，濾波器系數(shù)由Matlab的FDATool工具產(chǎn)生。

本發(fā)明所述FPGA內(nèi)部程序主要由鑒相倍頻模塊、可逆計數(shù)器模塊和EDK軟核組成，其中，EDK內(nèi)核模塊包括FIR濾波器模塊、激光陀螺角速度解算模塊、加速度值解算模塊、零偏修正模塊、正交標(biāo)定模塊、溫度補償模塊和平滑濾波模塊。在時鐘CLK上升沿的作用下，F(xiàn)PGA采集激光陀螺信號進行鑒相、可逆計數(shù)、將含有高頻信號的計數(shù)值輸入到EDK內(nèi)核中調(diào)用FIR濾波器濾除高頻信號，再通過頻率值解算出相應(yīng)的角速度、經(jīng)過誤差補償?shù)扰c加速度計輸出信號打包發(fā)送到導(dǎo)航計算機進行姿態(tài)角解算。采集的加速度計信號也需要進行可逆計數(shù)轉(zhuǎn)換為頻率才可以得到相應(yīng)的加速度值。

可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實施例所描述的技術(shù)方案，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明進行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿足使用需要，都在本發(fā)明的保護范圍之內(nèi)。